CN102869998B - 用于测试待测装置的方法及设备 - Google Patents

用于测试待测装置的方法及设备 Download PDF

Info

Publication number
CN102869998B
CN102869998B CN201080062069.7A CN201080062069A CN102869998B CN 102869998 B CN102869998 B CN 102869998B CN 201080062069 A CN201080062069 A CN 201080062069A CN 102869998 B CN102869998 B CN 102869998B
Authority
CN
China
Prior art keywords
hardware resource
test channel
test
resource
ctrl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080062069.7A
Other languages
English (en)
Other versions
CN102869998A (zh
Inventor
吉尔·戈洛夫
托马斯·亨克
罗纳德·拉森
尤瑞驰·那克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Verigy Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verigy Singapore Pte Ltd filed Critical Verigy Singapore Pte Ltd
Publication of CN102869998A publication Critical patent/CN102869998A/zh
Application granted granted Critical
Publication of CN102869998B publication Critical patent/CN102869998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits

Abstract

本发明公开了一种测试待测装置(130)的概念，该概念包括：从至少一个测试通道集成电路(240-n)接收描述至少一个硬件资源(150)的期望操作的至少一个逻辑控制命令(U-CTRL-n)，所述至少一个测试通道集成电路被专用于借助于至少一个硬件资源(615；616)与所述待测装置(130)的输入针脚或输出针脚进行通信；并且借助于资源控制装置(260)将所述至少一个逻辑控制命令(U-CTRL-n)转换成用于所述至少一个硬件资源的至少一个专用控制命令(D-CTRL-n)，其中所述至少一个专用控制命令(D-CTRL-n)适合于所述至少一个硬件资源(615；616)的物理实施方式。

Description

用于测试待测装置的方法及设备
技术领域
本发明涉及借助于自动测试设备(ATE)对集成电路(IC)和半导体装置进行测试。
背景技术
在典型的半导体制造工艺过程中，对IC进行测试以确保它们的正确操作。ATE执行必要的测试以确保功能和质量，IC为待测装置(DUT)。一般地，在DUT上执行的测试包括一组数字图形矢量(patternvector)，该数字图形矢量根据预先指定的时序转变成将要施加于DUT的输入信号针脚的激励电压电平。从DUT的输出信号针脚捕获的信号被转变成相应的响应矢量，可以分析该响应矢量以确定DUT是否是根据其规范进行操作的。ATE一般提供多个信号生成资源，这些信号生成资源可以生成具有可配置时序的可配置信号水平。测试器还提供能将DUT生成的信号(例如，模拟形式的)转换成测试器可读的格式(例如，数字形式的)的信号处理资源。信号处理资源也可以是可配置的。ATE可以被配置为(例如通过一组继电器)将任何测试器资源电连接至任何测试器接口针脚。
用于集成电路的典型自动测试器包括一组所谓的测试通道，各测试通道连接至IC或DUT的单独的针脚。这示意性地表示在图1a中。
图1a示意性地示出了用于测试DUT 130的ATE 100。ATE 100包括多个测试通道110-1、110-2至110-n。各测试通道110耦接至中央测试控制单元120，如计算机或微控制器。在DUT端，各测试通道110-1、110-2至110-n专用于DUT 130的不同输入和/或输出(I/O)针脚。各测试通道110-1、110-2至110-n可以被划分成数字和模拟信号处理部分。在数字部分内，各测试通道110-1、110-2至110-n包括耦接至中央测试控制单元120的特定于通道的通道控制块111，其中通道控制块111又控制另外的数字测试通道块，例如用于生成数字图形矢量的数字测试图形生成器112、用于分析响应矢量的测试图形比较器113和生成预先指定的时序的时间格式化块114。块111、112、113和114一起组成所谓的数字测试通道。通道控制块111传统上还控制耦接在DUT 130的I/O针脚与数字测试通道之间的模拟信号处理块或硬件资源115、116，其中硬件资源115、116适于将数字测试通道连接至DUT 130，或其中硬件资源115、116适于将去往/来自DUT 130的信号或测试图形转换成适合于DUT针脚/数字测试通道的信号。因此，硬件资源115、116例如包括开关、继电器、信号水平驱动器、阈值比较器、模数转换器(ADC)和/或数模转换器(DAC)等。
传统上，数字测试通道被设置在单独的数字测试通道IC中，而使硬件资源115、116保持在数字测试通道IC的外部，以便分别使它们的置换变得简单。这种设置示例性地表示在图1b中。
如以上已说明的，各测试通道110-1、110-2至110-n被分别划分成数字测试通道部分140-1、140-2，...，140-n和模拟测试通道部分150-1、150-2，...，150-n。因此，测试通道110-1、110-2，...，110-n各自的数字测试通道部分140-1、140-2，...，140-n(即，块111、112、113和114)被放置在专用测试图形处理IC 140中。模拟测试通道部分150-1、150-2，...，150-n，即，分别包括硬件资源115、116的部分，位于DUT 130与图形处理IC140之间、测试图形处理IC 140的外部。
如已参照图1a所说明的，专用图形处理IC 140负责生成数字图形，这些数字图形根据预先指定的时序通过硬件资源150转变成将要施加于DUT 130的多个输入信号针脚的激励电压电平。通过硬件资源150从DUT130的多个输出信号针脚捕获的信号被转变成相应的响应矢量，这些响应矢量可以再次被专用图形处理IC 140分析。由于这个原因，这种芯片140通常具有多个数字测试通道140-1、140-2，...，140-n。此外，需要外部硬件组件或资源150-1、150-2，...，150-n，例如继电器116或能够驱动各种电压的信号驱动器115。此外，还可能应用ADC、DAC和更多的硬件资源。
传统上，图形处理或测试通道IC 140中的各数字测试通道部分140-1、140-2，...，140-n分别控制其相关联的模拟硬件资源150-1、150-2，...，150-n。当由于任何原因外部资源150-1、150-2，...，150-n被替换为以不同方式运转的其他组件或资源时，这种设置就会产生很大的困难。通常地，在这种情况中必须改编测试通道IC 140。然而，修改测试通道IC 140是一个昂贵而且耗时的过程。再者，在这种修改的情况中将必须改编在中央测试控制单元120上运行的测试软件。
因此，本发明的一个目的是避免这些缺点，并且因此提供了一种自动测试DUT的改进的概念。
发明内容
根据权利要求1的用于测试DUT的设备以及根据权利要求9的用于测试DUT的方法达成了此目的。
本发明的一些实施例还提供了用于执行本发明方法的步骤的计算机程序。
本发明的实施例提供了一种用于测试DUT的设备，该设备包括测试通道集成电路，该测试通道集成电路适于借助于硬件资源与待测装置的输入或输出针脚进行通信。此外，该设备包括耦接至测试通道集成电路以用于接收描述硬件资源的期望操作的逻辑控制命令的资源控制装置，其中资源控制装置适于将逻辑控制命令转换成用于硬件资源的专用控制命令，其中专用控制命令适合于硬件资源的物理实施方式。因此，从测试通道集成电路接收的逻辑控制命令适应了硬件资源种属(genus)或类别，然而，其保持独立于硬件资源的实际物理实施方式。
根据本发明的实施例，该设备包括多个测试通道集成电路，其中资源控制装置被多个测试通道集成电路共享并且适于将来自不同的测试通道集成电路的不同逻辑控制命令多路复用到单个控制数据端口，该单个控制数据端口可以耦接至多通道硬件资源的多通道端口。根据本发明，多个测试通道集成电路与参照图1b说明的图形(pattern)处理或测试通道IC 140中的数字测试通道部分140-1、140-2，...，140-n相对应。
因此，本发明的实施例允许将用于仅具有单个控制端口或通道的多于一个通道的现代硬件资源(即，所谓的多通道硬件资源)高度集成，同时节省控制信号、空间、电能和成本。
根据本发明的又一实施例，该设备包括多个测试通道集成电路，其中共享资源控制装置适于从时间上调度来自不同测试通道集成电路的不同的逻辑控制命令，以使得不同的测试通道集成电路随后可以以多路复用方案(例如时分多路复用(TDM))来访问单个硬件资源。
因此，本发明的实施例允许将单个通用硬件资源用于多个测试通道。事实上，该硬件资源针对每个测试通道而存在。然而，在物理上仅存在该硬件资源的一个实例。这能使测试系统灵活，并且缩减了系统和组件成本。
再者，根据一些实施例，(共享)资源控制装置例如通过编程而是可重新配置的，用于使资源控制装置适应于实际连接的硬件资源的变化的或改变的物理实施方式。即，当由于任何原因至少一个外部资源被替换为以不同方式运转的其他组件或资源时，(共享)资源控制装置可以针对至少一个新的外部资源被重新配置。
本发明的实施例允许仿真硬件资源控制协议，同时使用于控制硬件资源的逻辑通道控制命令对于各硬件资源种属(类别)保持统一，但不依赖于所连接的硬件资源的实际物理实施方式。这意味着，例如，如果ADC资源被替换为另一个ADC资源，则从测试通道集成电路传递到资源控制装置的逻辑通道控制命令对于新的替换后的ADC资源仍然是有效的。因此，可以在不改变在中央测试控制单元120和/或特定于通道的通道控制块111上运行的通道控制算法的情况下改变通道资源。在改变通道硬件资源时，仅从逻辑控制命令到专用控制命令的相应“转变方案”必须适应新的通道资源。
附图说明
将参考附图更为详细地描述本发明的实施例，其中：
图1a示出了现有技术的自动测试系统(ATE)的示意框图；
图1b示出了将根据图1a的ATE分开成数字测试通道集成电路和外部模拟硬件资源；
图2示出了根据本发明的实施例的用于测试待测装置(DUT)的设备；
图3a示出了数字测试通道对作为硬件资源的继电器的传统控制；
图3b示意性地表示了在传统测试概念中根据图3a的硬件资源的变化的影响；
图3c示出了根据本发明的实施例的耦接至资源控制装置的测试通道集成电路，该资源控制装置用于将逻辑通道控制命令转变成专用通道控制命令；
图4a示出了通过特定于通道的通信端口与专用硬件资源通信的测试通道IC的传统配置；
图4b示意性地示出了通过单个通信端口与多通道硬件资源通信的共享资源控制装置的使用；
图5a示意性地示出了分别使用专用的硬件资源的各种测试通道的传统设置；
图5b示出了根据本发明的实施例的与单个硬件资源通信的共享资源控制装置的概念，该单个硬件资源以多路复用的方案被用于多个测试通道；
图6示意性地示出了使用本发明概念的ATE的框图；以及
图7示出了根据本发明的实施例的共享资源控制装置的连接。
具体实施方式
以下描述出于解释而非限制的目的阐述了具体的细节，如特定的实施例、过程、技术等。本领域技术人员将会认识到，除了这些具体的细节之外，还可以应用其他的实施例。例如，尽管使用非限制性的示例应用来便于以下的描述，但是该技术可以应用于任何类型的ATE。在一些实例中，省略了对公知的方法、接口、电路和装置的详细描述，以免不必要的细节使该描述模糊。此外，在一些附图中示出了单独的块。本领域技术人员将会认识到，这些块的功能可以使用单独的硬件电路、结合适当编程的数字微处理器或通用计算机而使用软件程序和数据、使用专用集成电路(ASIC)和/或使用一个或多个数字信号处理器(DSP)来实施。
图2示意性地示出了根据本发明的实施例的用于测试待测装置的设备200的框图。
设备200可以包括ATE，该设备200包括数字图形处理或测试通道IC240-n(n＝1，2，...，N)，适于借助于(模拟)硬件资源150-n(n＝1，2，...，N)与DUT 130的I/O针脚进行通信。测试通道IC 240-n(n＝1，2，...，N)耦接至资源控制装置260。资源控制装置260从测试通道IC 240-n(n＝1，2，...，N)接收描述硬件资源150-n(n＝1，2，...，N)的期望操作的逻辑控制命令U-CTRL，其中资源控制装置260适于将逻辑控制命令U-CTRL转换成针对硬件资源150-n(n＝1，2，...，N)的专用控制命令D-CTRL，其中专用控制命令D-CTRL适合于硬件资源150-n(n＝1，2，...，N)的实际物理实施方式。
来自测试通道IC 240-n(n＝1，2，...，N)的逻辑控制命令U-CTRL取决于硬件资源150-n(n＝1，2，...，N)的种属(genus)或类别，即，硬件资源150-n(n＝1，2，...，N)是否是例如ADC、DAC、开关、电压/电流水平驱动器等的种属/类别。另一方面，从测试通道IC 240-n(n＝1，2，...，N)接收到的逻辑控制命令U-CTRL不依赖于硬件资源150-n(n＝1，2，...，N)的实际物理实施方式，即，不依赖于硬件资源150-n(n＝1，2，...，N)是否是例如ADC-x或ADC-y。这意味着逻辑控制命令U-CTRL对于某一种属的硬件资源是统一的，并且抽象地描述了硬件资源150-n(n＝1，2，...，N)的期望操作。例如，对于硬件资源种属“开关”，逻辑控制命令U-CTRL可以例如是二进制形式的“断开”(开关)或“闭合”(开关)。对于其他硬件资源类别，各个逻辑控制命令U-CTRL可以类似地描述抽象的硬件资源操作，例如，像对于类别ADC的“采样”。
资源控制装置260然后将抽象的逻辑控制命令U-CTRL转变成特定于硬件资源的专用控制命令D-CTRL，这些特定于硬件资源的专用控制命令D-CTRL以适合于外部硬件资源150-n(n＝1，2，...，N)的特定物理实施方式的方式来对外部硬件资源150-n(n＝1，2，...，N)进行具体地寻址、控制或编程。这将参照硬件资源种属“开关”并且参考图3a-3c进行说明。
图3a示出了继电器的传统的连接，该继电器是电动操作开关，作为连接在测试通道IC 140-n(n＝1，2，...，N)与DUT 130之间的硬件资源150-n(n＝1，2，...，N)。测试通道IC 140-n(n＝1，2，...，N)包括用于传送测试图形到DUT和/或从DUT接收测试图形的数据线310。此外，测试通道IC 140-n(n＝1，2，...，N)包括用于从测试通道IC 140-n(n＝1，2，...，N)传送专用的特定于硬件的控制命令D-CTRL到继电器150-n(n＝1，2，...，N)的专用控制信号线320。对于继电器150-n(n＝1，2，...，N)，特定于硬件的控制命令D-CTRL是简单的“开”/“关”，这可以仅使用单个比特(“1”/“0”)来编码。
继电器150-n(n＝1，2，...，N)的经济的替代品可以是电子开关350-n(n＝1，2，...，N)，该电子开关被集成为针脚电子芯片的一部分并且还能够执行其他的测量功能，参看图3b。由于开关350-n(n＝1，2，...，N)的硅实施方式，所以在开关过程中需要特别小心。例如，为了防止开关时的尖峰，当用电子开关350-n(n＝1，2，...，N)代替继电器150-n(n＝1，2，...，N)时，需要应当被遵循的事件序列(或专用的特定于硬件的控制命令D-CTRL)。即，也可被视为用于继电器/开关的逻辑控制命令的、用于继电器150-n(n＝1，2，...，N)的简单控制命令“开”/“关”必须被转变成可用于电子开关350-n(n＝1，2，...，N)的专用控制命令D-CTRL序列，例如像“打开电压钳位”、“接通开关”，然后“释放钳位”。尽管在根据图3a原理的传统的ATE中，测试通道IC140-n(n＝1，2，...，N)必须发送对应于“开/关”的单个比特“0”、“1”，然而测试通道IC 340-n(n＝1，2，...，N)需要适应于针脚电子器件所需的协议，例如SPI(串行外围接口总线)。此外，通道IC 340-n(n＝1，2，...，N)必须遵循事件序列，以实现针脚电子芯片350-n(n＝1，2，...，N)所需的安全开关。因此，必须在通道IC 140-n(n＝1，2，...，N)内建立专用的针脚电子解决方案。然而，修改测试通道IC 140-n(n＝1，2，...，N)或更具体地，修改其特定于通道的通道控制块111是一个昂贵且费时的过程。再者，必须改编在中央测试控制单元120上运行的测试软件。
图3a和3b的示例示出了每当改变了外部硬件资源并且因而需要其不同的处理时，测试通道IC 140-n(n＝1，2，...，N)必须再次被改编。通过应用本发明的概念能够避免这种情况，将会参照图3c对此进行详述。
根据本发明的实施例，逻辑控制命令U-CTRL(例如，“1”/“0”(“开”或“关”))与专用控制命令D-CTRL之间被分开，专用控制命令D-CTRL包括新的外部资源350-n(n＝1，2，...，N)需要的控制事件序列。从图3c可以看出，从逻辑控制命令U-CTRL到专用控制命令D-CTRL的转换是由本发明的资源控制装置260处理的，即使当外部资源被替换了并且因此需要不同的处理时，测试通道IC 240-n(n＝1，2，...，N)也总是以统一的逻辑控制命令U-CTRL保持统一的控制接口。根据本发明的实施例，资源控制装置260适于将来自测试图形处理或测试通道IC 240-n(n＝1，2，...，N)的统一的逻辑控制命令U-CTRL转变成由于相关联的外部硬件资源的物理实施方式而需要的专用控制命令D-CTRL、通信协议和/或事件序列。这允许节省成本，因为每当改变用于与DUT通信的相关联的硬件资源时不需要将测试通道IC 240-n(n＝1，2，...，N)进行改编。因此，可以节省开发时间。
现在，将参照图4a和4b说明本发明的又一实施例。
图4a示意性地示出了传统的ATE设置，其中各测试通道IC 140-n(n＝1，2，3)包括对于外部资源350-n(n＝1，2，3)的其自身的控制线320-n(n＝1，2，3)及其自身的收发器420-n(n＝1，2，3)。例如，可以根据同步串行数据链路标准，例如串行外围接口总线(SPI)，来实线专用的控制通信。
对于一些测试情形，各个特定于通道的硬件资源350-n(n＝1，2，3)可以被替换为具有所谓的多通道端口的硬件资源。一个示例可以是作为单个芯片并且仅具有根据SPI的单个控制端口的双通道驱动器。类似的情形被示例性地图示在图4b中。
图4b示出了外部多通道硬件资源芯片450，该外部多通道硬件资源芯片包括用于来自多个特定测试通道IC 240-n(n＝1，2，3)的多个测试图形数据线310-n(n＝1，2，3)的多个测试图形数据端口。然而，多通道硬件资源450仅包括用于从测试通道IC 240(包括各个测试通道IC 240-n(n＝1，2，3))接收专用控制命令D-CTRL的单个控制端口460。根据图4b中表示的实施例，资源控制装置260被多个单独的测试通道IC 240-n(n＝1，2，3)共享，并且适于将来自不同的各测试通道集成电路240-n(n＝1，2，3)的不同逻辑控制命令U-CTRL-n(n＝1，2，3)多路复用到共享资源控制装置260的单个控制数据端口470，该单个控制数据端口470可以被耦接至多通道硬件资源450的多通道控制端口460。即，作为不同测试通道IC 240-n(n＝1，2，3)之间的共享资源控制装置的资源控制装置260分别从各个测试通道IC 240-n(n＝1，2，3)接收各个逻辑控制命令U-CTRL-n(n＝1，2，3)，并且将接收到的各个逻辑控制命令转换成经多路复用的专用控制命令D-CTRL。可以在测试通道IC240上完成多路复用，使得经多路复用的专用控制命令通过单个控制数据端口470被传输到外部多通道硬件资源450。这可以节省两端上的I/O针脚并且不需要如图4a所示的多个收发器(主/从SPI)。
现在，将参照图5a和5b描述本发明的第三实施例。
图5a示出了包括图形处理测试通道IC 140的传统的ATE设置，该图形处理测试通道IC具有分别与外部硬件资源350-n、550-n(n＝1，2，3)进行通信的多个单独的测试通道IC 140-n(n＝1，2，3)。对于与外部硬件资源350-n、550-n(n＝1，2，3)两者进行的通信，各个测试通道IC 140-n(n＝1，2，3)将专用控制命令D-CTRL分别发送到外部硬件资源350-n、550-n(n＝1，2，3)两者。在图5a示出的示例中，各单独的传统测试通道IC 140-n(n＝1，2，3)对其自身的DAC 550-n(n＝1，2，3)进行配置。
在不同的测试通道IC 140-n(n＝1，2，3)不需要在时间上并行地访问它们相关联的DAC 550-n(n＝1，2，3)的情况下，图5a的设置可以通过应用本发明的实施例来针对通信端口和硬件资源计数被极大地简化。在各个测试通道IC 140-n(n＝1，2，3)随后访问各个DAC 550-n(n＝1，2，3)的情况下，在图5b中示意性地示出的实施例允许显著地减少外部硬件资源。
根据图5b，仅一个共同的通用硬件资源550(例如DAC)被用于多个单独的测试通道IC 240-n(n＝1，2，3)。该共同的通用资源550不是各个测试通道的物理部分，然而，尽管其在物理上仅存在一个或少数实例，但事实上各测试通道将其视为专用硬件资源。该共享硬件资源550被共享资源控制装置260控制，该共享资源控制装置260能够确定各个测试通道或测试通道IC 240-n(n＝1，2，3)之间的使用控制的优先次序。由于这个原因，根据一个实施例，共享资源控制装置260适于在时间上调度来自不同的测试通道IC 240-n(n＝1，2，3)的不同逻辑控制命令U-CTRL-n(n＝1，2，3)，使得不同通道的测试通道IC 240-n(n＝1，2，3)随后可以根据多路复用方案(例如时分多址接入(TDMA)方案)来访问单个外部硬件资源550。在此情况下，共享资源控制装置260从多个测试通道IC 240-n(n＝1，2，3)接收逻辑控制命令U-CTRL-n(n＝1，2，3)并且对将这些逻辑控制命令转换成用于共同硬件资源550的专用控制命令D-CTRL进行调度。如果例如测试通道IC 240-1在时间上在测试通道IC 240-2之前需要访问硬件资源(例如，DAC)550，则共享资源控制装置260相应地调度各自的转变后的专用控制命令D-CTRL。即，首先，与测试通道IC 240-1的逻辑控制命令U-CTRL-1相对应的专用控制命令D-CTRL-1与用于控制多路复用器560的MUX控制信号一起被传输到DAC 550，使得DAC 550根据测试通道1的需求进行操作。随后，与测试通道IC 240-2的逻辑控制命令U-CTRL-2相对应的专用控制命令D-CTRL-2与用于控制多路复用器560的MUX控制信号一起被传输到共同的DAC 550。
根据图5b的实施例，事实上每个测试通道n(n＝1，2，3)都看到了共同的DAC 550并且可以完全像与图5a相对应的情形那样来配置它。而且，可以保持已存在的测试软件。实际上，仅存在可以在不同的测试通道n(n＝1，2，3)之间共享的单个DAC 550。共享资源控制块260对每个特定于通道的逻辑DAC控制命令作出反应，并且决定哪个通道借助于外部多路复用器560在物理上连接至该共同的DAC 550。对于某些测试，共享资源控制块260允许各通道以时间分享的方式访问DAC 550。然而，对于其他测试，有些时候该设置中仅需要一个DAC 550并且共享资源控制装置260允许以自动方式将其连接至该测试通道而不用做专用于该测试通道的任何事情。
根据图5b的ATE设置可以节省外部资源、成本、电能和印刷电路板(PCB)上的空间。外部资源550不再专用于单个测试通道。在此示例中，仅一个DAC为多个测试通道服务，而共享资源控制装置260将其调度并多路复用到适当的测试通道。
图6中示出了根据本发明的实施例的具有共享资源控制块260的ATE600的概况。
共享资源控制装置260耦接至各单独的测试通道IC 140-n(n＝1，2，...，N)的通道控制实例611。即，共同的共享资源控制装置260从各单独的测试通道IC 140-n(n＝1，2，...，N)被馈给信号，并且被各测试通道视为专用的通道资源块。共享资源控制装置260适于从各个特定于通道的控制块611-n(n＝1，2，...，N)接收统一化的通道命令U-CTRL并且生成外部通道资源615、616所需的适当的信号、通信协议以及控制事件序列。
外部硬件资源中的一些可具有多个通道端口，例如作为单个芯片并且具有单控制端口(例如SPI)的双通道驱动器。在此情况下，共享资源控制装置260对来自多个测试通道IC 140-n(n＝1，2，...，N)的逻辑控制命令U-CTRL进行多路复用并且将它们转变成单个所需的资源通信协议，如已参照图4b所说明的。
不作为测试通道一部分的共同的通用资源650事实上被每个测试通道IC 140-n(n＝1，2，...，N)视为专用资源。然而，其在物理上仅存在一个或少量实例。该共同的通用资源650被共享资源控制装置260控制，该共享资源控制装置260能够确定不同的测试通道之间的使用控制的优先次序。例如，多个测试通道可以具有访问单个A/D或D/A转换器的权力，如已参照图5b所描述的。
现在参照图7，(共享)资源控制装置260可以以微处理器的形式来实现，其可以位于包括各个测试通道IC 240-n(n＝1，2，...，N)的主测试通道IC 240的外壳内。然而，资源控制装置260也可以在物理上位于测试通道IC 240的外壳之外。也可以将其实施为在微处理器上运行的软件。另一实施方法是专用硬件，如ASIC或软件状态机。
如图所示，(共享)资源控制装置260包括各种连接或接口，如配置通道710、至外部通用I/O针脚(能够接口连接至各种外部硬件资源)的连接720、以及使用统一的协议(即，逻辑控制命令(U-CTRL))的、至各个测试通道IC 240-n(n＝1，2，...，N)的连接730。
尽管本发明的一些方面已在设备的上下文中进行了描述，但要清楚的是，这些方面还表示对相应的方法的描述，其中块或装置对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的多个方面还表示对相应设备的相应的块或项目或的特征的描述。
根据情况，本发明的概念可以用硬件或软件来实施。本实施方式可以在数字存储介质上实现，数字存储介质特别是具有电子可读控制信号的磁盘、CD或DVD，该数字存储介质可以与可编程计算机系统协作以使得用于测试DUT的方法被运行。一般地，本发明因此还包括计算机程序产品，该计算机程序产品具有存储在机器可读载体上的程序代码，当该计算机程序产品在计算机上运行时，用于执行本发明的方法。换言之，本发明可以因此实现为具有程序代码的计算机程序，当该计算机程序在计算机或数字信号处理器上运行时，用于执行测试DUT的方法。
尽管本发明已就若干个优选实施例进行了描述，但是还存在落在本发明的范围内的变更、置换和等效内容。还应当注意，存在实施本发明的方法和组成的多种替代方式。因此，下面所附的权利要求旨在理解为包括落在本发明的真实精神和范围内的所有此类变更、置换和等效内容。

Claims (9)

1.一种用于测试待测装置(130)的设备(200；600)，所述设备包括：
测试通道集成电路(240)，适于借助于硬件资源(150；350；450；550；615；616；650)与所述待测装置(130)的输入针脚或输出针脚通信；以及
资源控制装置(260)，被耦接至所述测试通道集成电路(240)以接收描述所述硬件资源(150；350；450；550；615；616；650)的期望操作的逻辑控制命令(U-CTRL)，其中所述资源控制装置(260)适于将所述逻辑控制命令(U-CTRL)转换成用于所述硬件资源的专用控制命令(D-CTRL)，其中所述专用控制命令(D-CTRL)适合于所述硬件资源(150；350；450；550；615；616；650)的物理实施方式。
2.根据权利要求1所述的设备，其中从所述测试通道集成电路(240)接收的所述逻辑控制命令(U-CTRL)不依赖于所述硬件资源(150；350；450；550；615；616；650)的物理实施方式。
3.根据权利要求1所述的设备，其中所述测试通道集成电路(240)包括用于生成数字测试图形的数字测试图形生成器(112)和用于将时序与所述数字测试图形的二进制值相关联的时间格式化器(114)，以用于与所述待测装置(130)的输入针脚或输出针脚进行通信。
4.根据权利要求1所述的设备，其中所述测试通道集成电路(240)包括用于将从所述针脚接收到的测试图形与期望的数字测试图形进行比较的数字测试图形比较器(113)，以用于与所述待测装置(130)的输入针脚或输出针脚进行通信。
5.根据权利要求1所述的设备，其中所述硬件资源(150；350；450；550；615；616；650)被设置在所述测试通道集成电路(240)的外部，并且其中所述硬件资源(150；350；450；550；615；616；650)适于将所述测试通道集成电路(240)连接至所述待测装置(130)或者适于将去往/来自所述待测装置(130)的测试图形的信号转换成适合所述针脚或所述测试通道集成电路(240)的信号。
6.根据权利要求1所述的设备，包括多个测试通道集成电路(240-n)，其中所述资源控制装置(260)被所述多个测试通道集成电路(240-n)共享并且适于将来自不同的测试通道集成电路(240-n)的不同逻辑控制命令(U-CTRL-n)多路复用到单个控制数据端口(470)，所述单个控制数据端口能够被耦接至多通道硬件资源(450)的多通道端口。
7.根据权利要求1所述的设备，包括多个测试通道集成电路(240-n)，其中所述资源控制装置(260)适于在时间上调度来自不同测试通道集成电路(240-n)的不同逻辑控制命令(U-CTRL-n)，以使得所述不同测试通道集成电路(240-n)随后能够以时分多路复用方案来访问单个硬件资源(550)。
8.根据权利要求1所述的设备，其中所述资源控制装置(260)可重新配置用于使所述资源控制装置适应于实际连接的硬件资源(150；350；450；550；615；616；650)的物理实施方式。
9.一种用于测试待测装置(130)的方法，所述方法包括：
从测试通道集成电路(240)接收描述硬件资源(150；350；450；550；615；616；650)的期望操作的逻辑控制命令(U-CTRL)，所述测试通道集成电路(240)被专用于借助于所述硬件资源(150；350；450；550；615；616；650)与所述待测装置(130)的输入针脚或输出针脚进行通信；以及
将所述逻辑控制命令(U-CTRL)转换成用于所述硬件资源的专用控制命令(D-CTRL)，其中所述专用控制命令(D-CTRL)适合于所述硬件资源(150；350；450；550；615；616；650)的物理实施方式。
CN201080062069.7A 2010-01-20 2010-01-20 用于测试待测装置的方法及设备 Active CN102869998B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2010/050641 WO2011088893A1 (en) 2010-01-20 2010-01-20 Method and apparatus for testing a device-under-test

Publications (2)

Publication Number Publication Date
CN102869998A CN102869998A (zh) 2013-01-09
CN102869998B true CN102869998B (zh) 2015-02-11

Family

ID=42941904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080062069.7A Active CN102869998B (zh) 2010-01-20 2010-01-20 用于测试待测装置的方法及设备

Country Status (6)

Country Link
US (1) US9274175B2 (zh)
KR (1) KR101394778B1 (zh)
CN (1) CN102869998B (zh)
SG (1) SG182469A1 (zh)
TW (1) TWI424181B (zh)
WO (1) WO2011088893A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255265B1 (ko) * 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스터에서 에러 발생장치
KR101254646B1 (ko) * 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스터에서 스토리지 인터페이스장치
US9087557B2 (en) 2013-10-29 2015-07-21 Advantest Corporation Programming multiple serial input devices
US10044451B2 (en) * 2014-02-24 2018-08-07 Litepoint Corporation Method for testing multiple wireless data packet signal transceivers using shared testing resources
CN104433486B (zh) 2014-10-29 2018-03-06 嘉兴赛诺机械有限公司 电驱动机构和电动家具
US9628202B2 (en) 2015-02-27 2017-04-18 Rohde & Schwarz Gmbh & Co. Kg Testing front end modules, testing methods and modular testing systems for testing electronic equipment
US10102092B2 (en) * 2015-03-02 2018-10-16 Rohde & Schwarz Gmbh & Co. Kg Testing front end module, testing methods and modular testing systems for testing electronic equipment
FR3066606B1 (fr) * 2017-05-19 2019-08-23 Institut Polytechnique De Grenoble Appareil de test et procede de test d'un circuit integre
KR20190074691A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US11442098B2 (en) * 2019-06-20 2022-09-13 Teradyne, Inc. Generating a waveform based on digital pulses
CN111273157B (zh) * 2020-02-24 2022-07-08 上海御渡半导体科技有限公司 一种芯片共享资源串行测试装置及方法
CN114646867B (zh) * 2022-05-18 2022-10-28 南京宏泰半导体科技有限公司 一种集成电路并发测试装置及方法
CN117665686B (zh) * 2024-01-31 2024-04-09 珠海芯业测控有限公司 基于ate设备的动态负载校准方法及系统、设备、介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994732A (en) * 1985-12-18 1991-02-19 Schlumberger Technologies, Inc. Automatic test system having a "true tester-per-pin" architecture
TW200608033A (en) * 2004-05-21 2006-03-01 Advantest Corp Carrier module for adapting non-standard instrument cards to test systems
CN101501517A (zh) * 2006-08-04 2009-08-05 惠瑞捷（新加坡）私人有限公司 具有通用和专门资源的块的测试模块
CN101523232A (zh) * 2006-09-29 2009-09-02 泰拉丁公司 联网测试系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222041B2 (en) * 2001-11-08 2007-05-22 Teradyne, Inc. High-speed digital multiplexer
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
DE10345979A1 (de) * 2003-10-02 2005-05-04 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten und Testvorrichtung
US7058535B2 (en) * 2004-02-12 2006-06-06 Credence Systems Corporation Test system for integrated circuits with serdes ports
US7065693B2 (en) * 2004-02-13 2006-06-20 Broadcom Corporation Implementation of test patterns in automated test equipment
US7242209B2 (en) * 2004-05-03 2007-07-10 Dft Microsystems, Inc. System and method for testing integrated circuits
US7168021B2 (en) * 2005-02-01 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in test circuit for an integrated circuit device
EP2092358B1 (en) * 2006-12-22 2010-09-01 Verigy (Singapore) Pte. Ltd. Tester, method for testing a device under test and computer program
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device
CN103328994B (zh) * 2010-12-22 2016-10-26 爱德万测试公司 用于测试器的校准模块和测试器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994732A (en) * 1985-12-18 1991-02-19 Schlumberger Technologies, Inc. Automatic test system having a "true tester-per-pin" architecture
TW200608033A (en) * 2004-05-21 2006-03-01 Advantest Corp Carrier module for adapting non-standard instrument cards to test systems
CN101501517A (zh) * 2006-08-04 2009-08-05 惠瑞捷（新加坡）私人有限公司 具有通用和专门资源的块的测试模块
CN101523232A (zh) * 2006-09-29 2009-09-02 泰拉丁公司 联网测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
数字集成电路测试系统结构分析;赵龙等;《集成电路应用》;20010215(第2期);第17-18页 *

Also Published As

Publication number Publication date
CN102869998A (zh) 2013-01-09
TWI424181B (zh) 2014-01-21
US9274175B2 (en) 2016-03-01
KR101394778B1 (ko) 2014-05-15
WO2011088893A1 (en) 2011-07-28
US20130193993A1 (en) 2013-08-01
TW201140102A (en) 2011-11-16
SG182469A1 (en) 2012-08-30
KR20120120946A (ko) 2012-11-02

Similar Documents

Publication Publication Date Title
CN102869998B (zh) 用于测试待测装置的方法及设备
CN101222732B (zh) 状态控制信号测试装置
US7906981B1 (en) Test apparatus and test method
CN111398786B (zh) 切换控制电路、片上系统芯片、芯片测试系统及方法
US20160196232A1 (en) Commissioning Method, Master Control Board, and Service Board
CN112988495B (zh) 一种soc芯片复用管脚的多功能测试方法、装置及系统
CN105207712A (zh) 一种光模块多通道并行测试系统及方法
CN105144114A (zh) Fpga块具有混合协议引擎的测试器
KR102471141B1 (ko) 전기 시설, 특히 핵 시설을 제어하기 위한 프로그래밍가능 논리 회로, 연관된 제어 디바이스 및 방법
CN102104515A (zh) 耦合装置、包括耦合装置的系统和用于该系统的方法
CN102088384B (zh) 一种标准化的多功能lxi设备
CN112597097B (zh) 一种基于adc数据采集卡的通信系统及其应用方法、介质
CN106199230A (zh) 测试电子设备的测试前端模块、测试方法和模块化测试系统
CN106373458A (zh) 一种基于软件无线电技术的通信实验设备及其实验方法
US7137053B2 (en) Bandwidth matching for scan architectures in an integrated circuit
CN104077200B (zh) 一种脱离于主机的cpci模块独立测试装置
CN101871995A (zh) 一种jtag连接控制装置及单板
CN114490214A (zh) 一种老化测试接口扩展模块和老化测试系统
CN110647431B (zh) 一种用于板卡和整机诊断测试的测试盒
US20030226079A1 (en) Scan-path flip-flop circuit for integrated circuit memory
CN101021826A (zh) 桥接装置及其相关的电子系统与接口控制方法
CN111651385A (zh) 一种双通道数据传输装置及系统
CN111585850A (zh) 一种hinoc信道绑定方法、芯片及设备
CN101207491B (zh) 用于以太网系统的带宽自适应切换装置和方法
CN109992457B (zh) 层次化可配置式微小卫星的测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150508

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150508

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore