CN111398786B - 切换控制电路、片上系统芯片、芯片测试系统及方法 - Google Patents
切换控制电路、片上系统芯片、芯片测试系统及方法 Download PDFInfo
- Publication number
- CN111398786B CN111398786B CN202010256151.9A CN202010256151A CN111398786B CN 111398786 B CN111398786 B CN 111398786B CN 202010256151 A CN202010256151 A CN 202010256151A CN 111398786 B CN111398786 B CN 111398786B
- Authority
- CN
- China
- Prior art keywords
- switching
- access port
- test
- test access
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 447
- 238000000034 method Methods 0.000 title abstract description 8
- 239000013598 vector Substances 0.000 claims description 19
- 230000005284 excitation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种切换控制电路、片上系统芯片、芯片测试系统及方法，切换控制电路包括：第一多路复用单元，其控制端与第一指令寄存器的切换源选择指令输出端相连，其第一输入端与第一指令寄存器的切换指令输出端相连，其第二输入端与切换引脚相连，其输出端与共享测试访问端口的选择控制端相连；复位控制单元，其输入端与第二指令寄存器的切换指令输出端相连，其输出端分别与第一指令寄存器的复位控制端和第二指令寄存器的复位控制端相连。本发明实施例提供的切换控制电路通过切换引脚或者片上指令寄存器等多条切换路径对共享测试访问端口的控制权进行切换，可根据芯片测试阶段调整切换路径，高效灵活，测试成本低，测试可靠性高。
Description
技术领域
本发明实施例涉及芯片可测试性设计技术领域，尤其涉及一种切换控制电路、片上系统芯片、芯片测试系统及方法。
背景技术
片上系统(SoC，System-on-a-Chip)，指的是将终端产品的主要功能集成在单个芯片或者芯片组中集成电路。
随着集成电路设计的小型化和复杂化，在大规模片上系统芯片中，单芯片多核设计及IP核大量复用等技术的发展，导致单个芯片内集成了多个测试访问端口控制器，为了减少片上系统芯片的引脚需求，现有的片上系统芯片采用多个测试访问端口控制器共享一个测试访问端口的芯片结构，在对片上系统芯片进行测试时，需要对共享测试访问端口的控制权进行切换，实现由IEEE149.1标准协议确定的芯片测试的工作时序。在对片上系统芯片进行测试时，一般通过与共享测试访问端口相连的切换引脚，实现对共享测试访问端口的控制权的切换，或者，利用自切换电路实现对共享测试访问端口的控制权的切换，其存在以下问题：
其一，片上系统芯片测试一般包括两个阶段，即裸片测试和封装后测试。由于现有的切换方式单一，灵活性较差，在不同的测试阶段只能采用同一种切换手段，导致芯片测试无法获得全局最优解；
其二，现有的自切换电路不支持国际标准协议(例如IEEE P1687协议)，在使用现有的测试向量生成系统对片上系统芯片进行测试时，无法自动生成测试激励，需要操作人员执行额外的测试工艺，导致测试时间延长；
其三，采用单一的切换方式，无法兼顾测试的经济性和便利性，会增加测试成本和测试时间。
发明内容
本发明提供一种用于对片上系统芯片中共享测试访问端口的控制权进行切换的切换控制电路，解决了切换方式单一的问题，高效灵活、成本低。
第一方面，本发明实施例提供了一种切换控制电路，用于对片上系统芯片中共享测试访问端口的控制权进行切换，所述切换控制电路包括：第一指令寄存器、第二指令寄存器、切换引脚、第一多路复用单元和复位控制单元，
所述第一多路复用单元的控制端与所述第一指令寄存器的切换源选择指令输出端相连，所述第一多路复用单元的第一输入端与所述第一指令寄存器的切换指令输出端相连，所述第一多路复用单元的第二输入端与所述切换引脚相连，所述第一多路复用单元的输出端与所述共享测试访问端口的选择控制端相连，其中，所述切换引脚用于发出第一测试访问端口切换指令，所述第一指令寄存器的切换指令输出端用于发出第二测试访问端口切换指令；
所述复位控制单元的输入端与所述第二指令寄存器的切换指令输出端相连，所述复位控制单元的输出端分别与所述第一指令寄存器的复位控制端和所述第二指令寄存器的复位控制端相连，所述第二指令寄存器的切换指令输出端用于发出第三测试访问端口切换指令。
第二方面，本发明实施例还提供了一种片上系统芯片，包括：共享测试访问端口，与所述共享测试访问端口耦接的主测试访问端口控制器，与所述共享测试访问端口耦接的至少一个从测试访问端口控制器，及权利要求1-6中任一项所述的切换控制电路，所述切换控制电路与所述共享测试访问端口的选择控制端相连。
第三方面，本发明实施例还提供了一种芯片测试系统，包括：自动化测试向量生成系统和权利要求7所述的片上系统芯片，所述片上系统芯片符合国际标准测试协议，使所述自动化测试向量生成系统用于自动生成测试激励。
第四方面，本发明实施例还提供了一种芯片测试方法，用于对上述片上系统芯片进行测试，所述片上系统芯片包括切换控制电路，所述切换控制电路包括：第一指令寄存器、第二指令寄存器、切换引脚、第一多路复用单元和复位控制单元，所述芯片测试方法包括以下步骤：若所述切换引脚发出第一测试访问端口切换指令，则控制所述第一指令寄存器的切换源选择指令输出端输出低电平信号；若所述切换引脚接地或者处于闲置状态，则控制所述第一指令寄存器的切换源选择指令输出端输出高电平信号。
本发明实施例提供的切换控制电路、片上系统芯片、芯片测试系统及方法，在使用共享测试访问端口时，采用切换控制电路，通过设置切换引脚或者片上指令寄存器等不同的切换指令发送路径对共享测试访问端口的控制权的切换，解决了由切换方式单一的问题，提高了测试的灵活性，提高测试效率，降低测试成本，减少封装测试的连接，提高裸片测试的可靠性。
附图说明
图1是本发明实施例一提供的切换控制电路的结构示意图；
图2是本发明实施例一提供的切换控制电路的电路原理图；
图3是本发明实施例二提供的片上系统芯片的结构示意图；
图4是本发明实施例三提供的芯片测试系统的结构示意图；
图5是本发明实施例四提供的芯片测试方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
现有的芯片测试规范符合IEEE-1149.1国际标准协议，IEEE-1149.1国际标准协议提出了一个测试访问端口控制器连接测试访问端口，硬件结构包括测试访问端口控制器、边界扫描寄存器和指令寄存器。由于片上系统芯片中的测试访问端口采用复用设计技术，将传统的IEEE-1149.1国际标准协议用于片上系统芯片的测试存在诸多问题，例如，硬件接口兼容性问题。基于此，行业制定了IEEE-P1687国际标准协议，IEEE-P1687国际标准协议构造了连接JTAG接口和芯片内部的多个嵌入式器件的多条路径，实现IEEE-1149.1国际标准硬件接口与芯片内部的多个嵌入式器件的访问通信，本发明实施例提出了符合IEEE-P1687国际标准协议的切换控制电路，该切换控制电路对片上系统芯片中共享测试访问端口的控制权进行切换。
下面将结合附图，对本发明实施例提出的切换控制电路、片上系统芯片、芯片测试系统及方法的进行详细描述。
实施例一
图1是本发明实施例一提供的切换控制电路的结构示意图。图2是本发明实施例一提供的切换控制电路的电路原理图。本实施例可适用于在不同测试阶段对片上系统芯片的片内嵌入式器件进行测试的应用场景。该切换控制电路100用于对片上系统芯片中共享测试访问端口201的控制权进行切换。如图1和图2所示，切换控制电路100包括：第一指令寄存器010、第二指令寄存器020、切换引脚030、第一多路复用单元040和复位控制单元050。
结合参考图1和图2所示，第一多路复用单元040的控制端C与第一指令寄存器010的切换源选择指令输出端S1相连，第一多路复用单元040的第一输入端I1与第一指令寄存器010的切换指令输出端S2相连，第一多路复用单元040的第二输入端I2与切换引脚030相连，第一多路复用单元040的输出端O与共享测试访问端口201的选择控制端相连，其中，切换引脚030用于发出第一测试访问端口切换指令，第一指令寄存器010的切换指令输出端S2用于发出第二测试访问端口切换指令；复位控制单元050的输入端与第二指令寄存器020的切换指令输出端S2＇相连，复位控制单元050的输出端分别与第一指令寄存器010的复位控制端R和第二指令寄存器020的复位控制端R＇相连，第二指令寄存器020的切换指令输出端S2＇用于发出第三测试访问端口切换指令。
其中，共享测试访问端口201与多个测试访问端口控制器耦接，在执行芯片测试时，切换控制电路100选择其中任意一个测试访问端口控制器使能共享测试访问端口201，测试访问端口控制器由测试访问端口的测试时钟信号驱动，并接收由测试访问端口传来的测试模式输入信号(逻辑信号为0与1)，测试访问端口控制器解析测试模式输入信号，并根据测试模式输入信号执行测试操作，例如控制测试数据及指令的输入、移位、观测、更新和输出等。
在本实施例中，切换源表示用于发出测试访问端口切换指令的电路单元。切换控制电路100的切换源包括切换引脚030、第一指令寄存器010和第二指令寄存器020，其中，切换引脚030用于连接自动测试机，并根据自动测试机提供的测试控制信号获取并发出第一测试访问端口切换指令，切换控制电路100根据第一测试访问端口切换指令选择一个测试访问端口控制器使能共享测试访问端口201；第一指令寄存器010用于获取并发出第二测试访问端口切换指令，切换控制电路100根据第二测试访问端口切换指令选择一个测试访问端口控制器使能共享测试访问端口201；第二指令寄存器020用于获取并发出第三测试访问端口切换指令，切换控制电路100根据第三测试访问端口切换指令解除当前执行测试的测试访问端口控制器对共享测试访问端口201的控制权，其中，第三测试访问端口切换指令可为脉冲信号。
在本实施例中，片上系统芯片测试包括两个阶段，即裸片测试阶段和封装后测试阶段，在不同的芯片测试阶段，切换控制电路100根据不同的切换源发出的测试访问端口切换指令选择对应的测试访问端口控制器使能共享测试访问端口201。具体地，在不同的芯片测试阶段，第一指令寄存器010的切换源选择指令输出端S1输出不同的切换源选择指令。第一多路复用单元040的输入端与多个切换源分别相连，并根据切换源选择指令选择对应的切换源，以获取对应的测试访问端口切换指令，并输出对应的端口选择控制信号，共享测试访问端口201的控制端接收端口选择控制信号，根据端口选择控制信号选择一个测试访问端口控制器使能共享测试访问端口201。
示例性地，若第一多路复用单元040根据第一指令寄存器010发出的第二测试访问端口切换指令生成端口选择控制信号，根据该端口选择控制信号选择一个测试访问端口控制器使能共享测试访问端口201，则在该测试访问端口控制器使能共享测试访问端口201执行测试操作之后，第二指令寄存器020的切换指令输出端发出第三测试访问端口切换指令，复位控制单元050根据第三测试访问端口切换指令生成复位控制信号，并将复位控制信号发送至第一指令寄存器010的复位控制端和第二指令寄存器020的复位控制端，以清除第一指令寄存器010和第二指令寄存器020中的指令及数据，解除当前执行测试的测试访问端口控制器对共享测试访问端口201的控制权。
本发明实施例提供的切换控制电路，通过设置切换引脚及指令寄存器等不同的切换指令发送路径对共享测试访问端口的控制权的切换，解决了切换方式单一的问题，提高了测试的灵活性，测试效率高，降低了测试成本。
可选地，第一指令寄存器010被配置用于，在切换引脚030发出第一测试访问端口切换指令时，第一指令寄存器010的切换源选择指令输出端输出低电平信号；在切换引脚030接地不用时，第一指令寄存器010的切换源选择指令输出端输出高电平信号。
在本实施例中，可在不同的测试阶段调整切换引脚030的连接方式，在裸片测试阶段，可将切换引脚030与自动测试机相连，切换引脚030根据自动测试机的测试控制信号发出第一测试访问端口切换指令，此时，第一指令寄存器010的切换源选择指令输出端输出低电平信号，选择切换引脚030作为切换源；或者，切换引脚030可直接接地，切换引脚030停止发出第一测试访问端口切换指令，此时，第一指令寄存器010的切换源选择指令输出端输出高电平信号，选择第一指令寄存器010或者第二指令寄存器020作为切换源。
可选地，第一多路复用单元040用于在第一多路复用单元040的控制端接收到低电平信号时，根据切换引脚030发出的第一测试访问端口切换指令对共享测试访问端口201的控制权进行切换；第一多路复用单元040还用于在第一多路复用单元040的控制端接收到高电平信号时，根据第一指令寄存器010发出的第二测试访问端口切换指令和第二指令寄存器020发出的第三测试访问端口切换指令对共享测试访问端口201的控制权进行切换。
在本实施例中，第一多路复用单元040可为多路复用器，第一多路复用单元040的输入端与多个切换源分别相连，接收多个输入信号，并根据不同的输入信号输出一路对应的输出信号到共享测试访问端口201的控制端，对共享测试访问端口201的控制权进行切换。
示例性地，在裸片测试阶段，将切换引脚030与测试机连接，第一指令寄存器010的切换源选择指令输出端输出低电平信号，若第一多路复用单元040接收到低电平信号，则选择切换引脚030作为切换源。第一多路复用单元040根据切换引脚030发出的第一测试访问端口切换指令生成第一端口选择控制信号，根据第一端口选择控制信号选择一个测试访问端口控制器使能共享测试访问端口201，例如，第一测试访问端口切换指令可为电平信号，若共享测试访问端口201接收到一个电平信号，则选择相应的测试访问端口控制器使能共享测试访问端口201，由相应的测试访问端口控制器使能共享测试访问端口201执行测试操作。由此，可以提高裸片测试时切换动作的可靠性，简化测试程序开发过程和测试流程，测试方法简单高效。
在封装后测试阶段，切换引脚030可不封装出来处于闲置状态或者封装出来处于接地状态，第一指令寄存器010的切换源选择指令输出端输出高电平信号，第一多路复用单元040的控制端接收到高电平信号，则选择第一指令寄存器010或者第二指令寄存器020作为切换源。第一多路复用单元040根据第一指令寄存器010发出的第二测试访问端口切换指令生成第二端口选择控制信号，根据第二端口选择控制信号选择一个测试访问端口控制器使能共享测试访问端口201。在从测试访问端口控制器使能共享测试访问端口201执行测试操作时，其对应的第二指令寄存器020获取并发出第三测试访问端口切换指令，复位控制单元050根据第三测试访问端口切换指令生成复位控制信号，并将复位控制信号发送至第一指令寄存器010的复位控制端和第二指令寄存器020的复位控制端，以清除第一指令寄存器010和第二指令寄存器020中的指令及数据，解除当前执行测试的测试访问端口控制器对共享测试访问端口201的控制权。由此，可以实现测试访问端口控制器对共享测试访问端口的控制权的自动选择和自动释放，避免进行额外的连接操作，有效减少封装测试时的连接，提高测试效率，降低芯片生产和测试的成本。
在芯片测试的不同阶段，灵活选择切换控制电路100的切换路径，在默认情况下，连接自动测试机进行芯片测试，采用切换引脚030作为切换源，实现测试访问端口控制器对共享测试访问端口201的控制权的切换，简单高效；在芯片封装后，测试无需额外的连接，采用芯片内指令寄存器作为切换源，实现测试访问端口控制器对共享测试访问端口201的控制权的切换，可以降低测试成本，提高测试效率。
可选地，如图2所示，第一指令寄存器010设置于主测试访问端口控制器202，主测试访问端口控制器202与共享测试访问端口201耦接；第二指令寄存器020设置于从测试访问端口控制器203，从测试访问端口控制器203与共享测试访问端口201耦接。
在本实施例中，片上系统芯片可包括一个主测试访问端口控制器202和多个从测试访问端口控制器203，主测试访问端口控制器202和多个从测试访问端口控制器203分别与共享测试访问端口201耦接。下面结合参考图2所示，以一个主测试访问端口控制器202和一个从测试访问端口控制器203为例，对本发明实施例的切换控制电路的工作过程进行说明。
可选地，如图2所示，复位控制单元050包括第二多路复用单元204和延时寄存器205，第二多路复用单元204的控制端与第二指令寄存器020的切换源选择指令输出端S1＇相连，第二多路复用单元204的第一输入端I1＇接地，第二多路复用单元204的第二输入端I2＇与第二指令寄存器020的切换指令输出端S2＇相连，第二多路复用单元204的输出端分别与第一指令寄存器010的复位控制端和延时寄存器的第一输入端相连；延时寄存器205的第二输入端与第二指令寄存器020的切换源选择指令输出端相连，延时寄存器205的输出端与第二指令寄存器020的复位控制端相连。
其中，复位控制单元050可为独立的电路单元，复位控制单元050用于根据第三测试访问端口切换指令输出复位控制信号，在每次测试操作执行后，自动清除第一指令寄存器010和第二指令寄存器020中的测试指令及数据，实现共享测试访问端口201控制权的自清除，无需增加额外的控制。
具体地，第二多路复用单元204可为多路复用器。若第二指令寄存器020的切换源选择指令输出端输出高电平信号，对应的测试访问端口控制器使能共享测试访问端口执行测试操作，则第二多路复用单元204根据第二指令寄存器020的切换指令输出端发送的第三测试访问端口切换指令生成复位控制信号，并将复位控制信号发送至第一指令寄存器010的复位控制端，清除第一指令寄存器010中的测试指令和数据。延时寄存器205接收到复位控制信号，经过预设延时时间后，将复位控制信号发送至第二指令寄存器020的复位控制端，清除第二指令寄存器020中的测试指令和数据。
示例性地，若将切换引脚030与自动测试机相连，上电之后，切换引脚030发出第一测试访问端口切换指令，主测试访问端口控制器202使能共享测试访问端口201，第一指令寄存器010的切换源选择指令输出端输出低电平信号，第一多路复用单元040根据第一测试访问端口切换指令对共享测试访问端口201的控制权进行切换，以使从测试访问端口控制器203使能共享测试访问端口201进行测试访问。
若将切换引脚030接地，上电之后，主测试访问端口控制器202使能共享测试访问端口201，第一指令寄存器010的切换源选择指令输出端输出高电平信号，第一指令寄存器010获取并发出第二测试访问端口切换指令，第一多路复用单元040根据第二测试访问端口切换指令对共享测试访问端口201的控制权进行切换，以使从测试访问端口控制器203使能共享测试访问端口201进行测试访问。在从测试访问端口控制器203使能共享测试访问端口201进行测试访问时，第二指令寄存器020获取并发出第三测试访问端口切换指令，复位控制单元050接收第三测试访问端口切换指令并输出复位控制信号，清除第一指令寄存器010和第二指令寄存器020中的指令及数据，解除从测试访问端口控制器203对共享测试访问端口201的控制权。
需要说明的是，每个从测试访问端口控制器203中设有独立的第二指令寄存器020，各个第二指令寄存器020的切换指令输出端分别与复位控制单元050的输入端相连，由主测试访问端口控制器202解析共享测试访问端口201输入的测试模式输入信号，并根据测试模式输入信号选择对应的从测试访问端口控制器203执行测试操作，在每次测试操作执行后，自动清除主测试访问端口控制器202和从测试访问端口控制器203中的测试指令及数据，实现共享测试访问端口201控制权的自清除和自动切换，以使切换控制电路100符合IEEE P1687国际标准协议。
可选地，如图2所示，共享测试访问端口201用于连接JTAG测试引脚206，JTAG测试引脚206包括测试方式输入(TMS)引脚、测试时钟输入(TCK)引脚、测试数据输入(TDI)引脚、测试数据输出(TDO)引脚和重置信号输入(TRST)引脚。
在本实施例中，JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议(IEEE-1149.1兼容)，JTAG测试引脚206是满足IEEE-1149.1规范的测试引脚，共享测试访问端口201接收JTAG测试引脚206的指令，用于控制执行相应的操作。
其中，各JTAG测试引脚206的具体功能如下：测试时钟输入(TCK)引脚，用于发送测试时钟输入信号，为测试访问端口控制器和寄存器提供独立的测试时钟信号参考，在测试时钟信号的作用下，测试数据输入(TDI)引脚和测试数据输出(TDO)引脚串行移入或者移出数据及指令。测试数据输入(TDI)引脚，用作JTAG指令和数据寄存器的串行数据输入端，测试时钟输入(TCK)的上升沿有效，即测试时钟输入(TCK)的上升沿时刻，所有要输入到特定寄存器的数据通过测试数据输入(TDI)引脚串行输入。测试数据输出(TDO)引脚，用作JTAG指令和数据寄存器的串行数据输出端；测试时钟输入(TCK)的上升沿有效，即测试时钟输入(TCK)的上升沿时刻，所有需要从特定寄存器中输出的数据通过测试数据输入(TDI)引脚串行输出。测试方式输入(TMS)引脚，用于设置共享测试访问端口201处于某种特定的测试模式，测试时钟输入(TCK)的上升沿有效，即在测试时钟输入(TCK)的上升沿时刻，测试方式输入(TMS)控制测试访问端口控制器在不同状态间的切换。重置信号输入(TRST)引脚，用于发送测试复位输入信号，低电平有效，即当重置信号输入(TRST)引脚接收到低电平信号时，重置信号输入(TRST)引脚向测试访问端口控制器发出初始化信号。
在本实施例中，在切换控制电路100选择一个测试访问端口控制器使能共享测试访问端口执行测试操作时，被选定的测试访问端口控制器由测试时钟输入(TCK)引脚输入的测试时钟信号驱动，并接收由测试方式输入(TMS)引脚传来的测试模式输入信号，测试访问端口控制器解析测试模式输入信号，并根据测试模式输入信号执行测试操作，例如控制测试数据的输入、移位、更新和输出等，由此，切换控制电路100与IEEE1149.1国际标准硬件匹配，符合IEEE-1149.1国际标准协议。
由此，本发明实施例提供的切换控制电路，通过设置切换引脚及片上指令寄存器等不同的切换指令发送路径对共享测试访问端口的控制权的切换，解决了切换方式单一的问题，切换控制电路符合国际标准协议，可以兼容标准的测试软硬件，提高了测试的灵活性，测试效率高，降低了测试成本。
实施例二
本发明实施例提供了一种片上系统芯片，本发明实施例适用于在不同测试阶段对片上系统芯片进行测试的应用场景。图3是本发明实施例二提供的片上系统芯片的结构示意图。如图3所示，该片上系统芯片200包括：共享测试访问端口201，与共享测试访问端口201耦接的主测试访问端口控制器202，与共享测试访问端口耦接的至少一个从测试访问端口控制器203，及上述切换控制电路100，切换控制电路100与共享测试访问端口201的选择控制端相连。
在本实施例中，采用切换控制电路100对共享测试访问端口201的控制权进行切换。第一指令寄存器010设于主测试访问端口控制器202，第二指令寄存器020设于测试访问端口控制器203，在对片上系统芯片200进行测试时，第一指令寄存器010和第二指令寄存器020用于获取测试指令及数据。切换控制电路100设有多条切换路径，切换路径用于获取测试访问端口切换指令，并根据测试访问端口切换指令选择主测试访问端口控制器202及从测试访问端口控制器203中的任意一个使能共享测试访问端口201执行测试操作。
例如，可通过切换引脚获取测试访问端口切换指令，并根据第一测试访问端口切换指令对共享测试访问端口201的控制权进行切换；或者，可通过第一指令寄存器010和第二指令寄存器020获取测试访问端口切换指令，并根据该测试访问端口切换指令对共享测试访问端口201的控制权进行切换，可根据不同的芯片测试阶段选择对应的切换路径。
在本实施例中，通过引入切换控制电路100，使得片上系统芯片符合IEEE-P1687国际标准协议，其中，IEEE-P1687国际标准协议通过构造灵活可变的连接JTAG接口和芯片内部的多个嵌入式器件的路径来完成通过IEEE-1149.1国际标准硬件与芯片内部的多个嵌入式器件的访问通信。
本发明实施例提供的片上系统芯片，采用切换控制电路对共享测试访问端口的控制权进行切换，切换控制电路提供多条切换路径，解决了切换方式单一的问题，切换控制电路符合国际标准协议，可以兼容标准的测试软硬件，提高了测试的灵活性，测试效率高，降低了测试成本。
实施例三
本发明实施例还提供了一种芯片测试系统，本发明实施例适用于利用现有的测试向量生成系统对片上系统芯片进行测试的应用场景。图4是本发明实施例三提供的芯片测试系统的结构示意图。如图4所示，该芯片测试系统300包括：自动化测试向量生成系统301和上述片上系统芯片200，其中，片上系统芯片符合国际标准测试协议(例如IEEE-1149.1及IEEE-P1687)，使自动化测试向量生成系统用于自动生成测试激励。
其中，自动化测试向量生成系统包括测试软件，该测试软件根据操作人员的测试需求生成测试激励向量，测试激励向量生成是测试的基础和前提。自动化测试向量生成系统与自动测试机相连，自动测试机通过共享测试访问端口与待测片上系统芯片相连，其中，片上系统芯片符合国际标准测试协议(例如IEEE1149.1及IEEE P1687)，可以对共享测试访问端口控制权进行自清除和自动切换。在执行片上系统芯片测试时，自动化测试向量生成系统预先根据操作人员的测试需求生成测试激励向量，自动测试机根据测试激励向量与片上系统芯片直接进行数据和指令交互，无需额外的工作量来生成测试激励向量。
示例性地，测试激励向量包括测试访问端口选择激励信号、测试方式输入激励信号及测试时钟输入激励信号，以对封装后的片上系统芯片进行测试为例，芯片测试系统上电之后，自动测试机根据测试激励向量下发测试访问端口选择指令，片上系统芯片对测试访问端口选择指令进行解析，并根据解析结果选择一个测试访问端口控制器使能共享测试访问端口执行测试操作。自动测试机接收被选定的测试访问控制器发出的数据指令，并根据收到的数据指令确定需要验证的芯片的功能及相关的器件，进而，根据测试激励向量下发对应的测试方式输入(TMS)信号及测试时钟输入(TCK)信号，控制测试数据及指令的输入、移位、更新和输出等。
实施例四
本发明实施例还提供了一种芯片测试方法，该芯片测试方法用于对上述片上系统芯片进行测试。图5是本发明实施例四提供的芯片测试方法的流程图。片上系统芯片包括切换控制电路，切换控制电路包括：第一指令寄存器、第二指令寄存器、切换引脚、第一多路复用单元和复位控制单元。如图5所示，芯片测试方法包括以下步骤：
步骤S101：若切换引脚发出第一测试访问端口切换指令，则控制第一指令寄存器的切换源选择指令输出端输出低电平信号，并执行步骤S102。
步骤S102：根据第一测试访问端口切换指令对共享测试访问端口的控制权进行切换。
步骤S103：若切换引脚接地，则控制第一指令寄存器的切换源选择指令输出端输出高电平信号，并执行步骤S104。
步骤S104：根据第一指令寄存器发出的第二测试访问端口切换指令或者第二指令寄存器发出的第三测试访问端口切换指令对共享测试访问端口的控制权进行切换。
在本实施例中，默认使用切换引脚获取测试访问端口切换指令，对共享测试访问端口的控制权进行切换；在切换引脚接地时，也可使用片内的指令寄存器获取测试访问端口切换指令，对共享测试访问端口的控制权进行切换。
由此，本发明实施例提供的切换控制电路、片上系统芯片、芯片测试系统及方法，在使用共享测试访问端口时，引入切换控制电路，通过设置切换引脚或者片上指令寄存器等不同的切换指令发送路径实现对共享测试访问端口的控制权的切换，解决了由单一路径获取切换指令的问题，提高了测试的灵活性，提高测试效率，降低测试成本，减少封装测试的连接，提高裸片测试的可靠性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种切换控制电路，其特征在于，用于对片上系统芯片中共享测试访问端口的控制权进行切换，所述切换控制电路包括：第一指令寄存器、第二指令寄存器、切换引脚、第一多路复用单元和复位控制单元，所述第一指令寄存器设置于主测试访问端口控制器，所述主测试访问端口控制器与所述共享测试访问端口耦接；所述第二指令寄存器设置于从测试访问端口控制器，所述从测试访问端口控制器与所述共享测试访问端口耦接；
所述第一多路复用单元的控制端与所述第一指令寄存器的切换源选择指令输出端相连，所述第一多路复用单元的第一输入端与所述第一指令寄存器的切换指令输出端相连，所述第一多路复用单元的第二输入端与所述切换引脚相连，所述第一多路复用单元的输出端与所述共享测试访问端口的选择控制端相连，其中，所述切换引脚用于发出第一测试访问端口切换指令，所述第一指令寄存器的切换指令输出端用于发出第二测试访问端口切换指令；
所述复位控制单元的输入端与所述第二指令寄存器的切换指令输出端相连，所述复位控制单元的输出端分别与所述第一指令寄存器的复位控制端和所述第二指令寄存器的复位控制端相连，所述第二指令寄存器的切换指令输出端用于发出第三测试访问端口切换指令，所述第三测试访问端口切换指令用于解除当前执行测试的测试访问端口控制器对共享测试访问端口的控制权。
2.根据权利要求1所述的切换控制电路，其特征在于，所述第一指令寄存器被配置用于，在所述切换引脚发出第一测试访问端口切换指令时，所述第一指令寄存器的切换源选择指令输出端输出低电平信号；在所述切换引脚接地或者处于闲置状态时，所述第一指令寄存器的切换源选择指令输出端输出高电平信号。
3.根据权利要求2所述的切换控制电路，其特征在于，所述第一多路复用单元用于在所述第一多路复用单元的控制端接收到低电平信号时，根据所述切换引脚发出的所述第一测试访问端口切换指令对所述共享测试访问端口的控制权进行切换；所述第一多路复用单元还用于在所述第一多路复用单元的控制端接收到高电平信号时，根据所述第一指令寄存器发出的所述第二测试访问端口切换指令和所述第二指令寄存器发出的所述第三测试访问端口切换指令对所述共享测试访问端口的控制权进行切换。
4.根据权利要求1-3任一项所述的切换控制电路，其特征在于，所述复位控制单元包括第二多路复用单元和延时寄存器，所述第二多路复用单元的控制端与所述第二指令寄存器的切换源选择指令输出端相连，所述第二多路复用单元的第一输入端接地，所述第二多路复用单元的第二输入端与所述第二指令寄存器的切换指令输出端相连，所述第二多路复用单元的输出端分别与所述第一指令寄存器的复位控制端和所述延时寄存器的第一输入端相连；
所述延时寄存器的第二输入端与所述第二指令寄存器的切换源选择指令输出端相连，所述延时寄存器的输出端与所述第二指令寄存器的复位控制端相连。
5.根据权利要求1所述的切换控制电路，其特征在于，所述共享测试访问端口用于连接JTAG测试引脚，所述JTAG测试引脚包括测试方式输入（TMS）引脚、测试时钟输入（TCK）引脚、测试数据输入（TDI）引脚、测试数据输出（TDO）引脚和重置信号输入（TRST）引脚。
6.一种片上系统芯片，其特征在于，包括：共享测试访问端口，与所述共享测试访问端口耦接的主测试访问端口控制器，与所述共享测试访问端口耦接的至少一个从测试访问端口控制器，及权利要求1-5中任一项所述的切换控制电路，所述切换控制电路与所述共享测试访问端口的选择控制端相连。
7.一种芯片测试系统，其特征在于，包括：自动化测试向量生成系统和权利要求6所述的片上系统芯片，所述片上系统芯片符合国际标准测试协议，使所述自动化测试向量生成系统用于自动生成测试激励。
8.一种芯片测试方法，其特征在于，用于对权利要求6所述的片上系统芯片进行测试，所述片上系统芯片包括切换控制电路，所述切换控制电路包括：第一指令寄存器、第二指令寄存器、切换引脚、第一多路复用单元和复位控制单元，所述芯片测试方法包括以下步骤：若所述切换引脚发出第一测试访问端口切换指令，则控制所述第一指令寄存器的切换源选择指令输出端输出低电平信号；若所述切换引脚接地，则控制所述第一指令寄存器的切换源选择指令输出端输出高电平信号。
9.根据权利要求8所述的芯片测试方法，其特征在于，还包括以下步骤：若所述第一多路复用单元的控制端接收到低电平信号，则根据第一测试访问端口切换指令对共享测试访问端口的控制权进行切换；若所述第一多路复用单元的控制端接收到高电平信号时，则根据所述第一指令寄存器发出的第二测试访问端口切换指令和所述第二指令寄存器发出的第三测试访问端口切换指令对共享测试访问端口的控制权进行切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010256151.9A CN111398786B (zh) | 2020-04-02 | 2020-04-02 | 切换控制电路、片上系统芯片、芯片测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010256151.9A CN111398786B (zh) | 2020-04-02 | 2020-04-02 | 切换控制电路、片上系统芯片、芯片测试系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111398786A CN111398786A (zh) | 2020-07-10 |
| CN111398786B true CN111398786B (zh) | 2020-12-25 |
Family
ID=71434857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010256151.9A Active CN111398786B (zh) | 2020-04-02 | 2020-04-02 | 切换控制电路、片上系统芯片、芯片测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111398786B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111913097B (zh) * | 2020-08-26 | 2022-11-29 | 西安微电子技术研究所 | 一种用于测试SoC功能的测试电路、测试方法和SoC |
| CN112559418B (zh) * | 2020-12-07 | 2022-10-14 | 天津津航计算技术研究所 | 一种jtag切换电路 |
| CN113009317B (zh) * | 2021-02-20 | 2024-03-29 | 上海燧原科技股份有限公司 | 接口转换电路、芯片、芯片测试系统及方法 |
| CN115344105A (zh) * | 2021-05-14 | 2022-11-15 | 上海磐启微电子有限公司 | 接口复用的芯片和芯片的调试系统 |
| CN113702801A (zh) * | 2021-07-09 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种芯片的信号量测方法、装置及相关组件 |
| CN113721131A (zh) * | 2021-09-02 | 2021-11-30 | 展讯通信（上海）有限公司 | 输入测试电路及芯片 |
| CN113533943B (zh) * | 2021-09-16 | 2021-12-07 | 深圳市爱普特微电子有限公司 | 用于芯片的输入参数测试电路及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4434474A (en) * | 1981-05-15 | 1984-02-28 | Rockwell International Corporation | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus |
| CN1475887A (zh) * | 2002-08-15 | 2004-02-18 | 联发科技股份有限公司 | 时钟脉冲切换结构及其时钟脉冲切换方法 |
| CN103345459A (zh) * | 2013-06-05 | 2013-10-09 | 福建星网锐捷通讯股份有限公司 | 基于单板上的多个处理器串口复用的切换方法及切换电路 |
| CN103346771A (zh) * | 2013-05-06 | 2013-10-09 | 成都默一科技有限公司 | 兼容两种协议的多通道切换控制电路及控制方法 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
| CN106940668A (zh) * | 2017-03-24 | 2017-07-11 | 上海与德科技有限公司 | 一种芯片、备用引脚切换电路及其切换方法 |
| CN109425824A (zh) * | 2017-08-28 | 2019-03-05 | 意法半导体国际有限公司 | 在jtag接口中的组合串行和并行测试访问端口选择 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891793A (zh) * | 2011-07-20 | 2013-01-23 | 中兴通讯股份有限公司 | 端口物理隔离方法及装置 |
| US10095519B2 (en) * | 2015-09-19 | 2018-10-09 | Microsoft Technology Licensing, Llc | Instruction block address register |
| US10678544B2 (en) * | 2015-09-19 | 2020-06-09 | Microsoft Technology Licensing, Llc | Initiating instruction block execution using a register access instruction |
-
2020
- 2020-04-02 CN CN202010256151.9A patent/CN111398786B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4434474A (en) * | 1981-05-15 | 1984-02-28 | Rockwell International Corporation | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus |
| CN1475887A (zh) * | 2002-08-15 | 2004-02-18 | 联发科技股份有限公司 | 时钟脉冲切换结构及其时钟脉冲切换方法 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
| CN103346771A (zh) * | 2013-05-06 | 2013-10-09 | 成都默一科技有限公司 | 兼容两种协议的多通道切换控制电路及控制方法 |
| CN103345459A (zh) * | 2013-06-05 | 2013-10-09 | 福建星网锐捷通讯股份有限公司 | 基于单板上的多个处理器串口复用的切换方法及切换电路 |
| CN106940668A (zh) * | 2017-03-24 | 2017-07-11 | 上海与德科技有限公司 | 一种芯片、备用引脚切换电路及其切换方法 |
| CN109425824A (zh) * | 2017-08-28 | 2019-03-05 | 意法半导体国际有限公司 | 在jtag接口中的组合串行和并行测试访问端口选择 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111398786A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111398786B (zh) | 切换控制电路、片上系统芯片、芯片测试系统及方法 | |
| US11385285B2 (en) | Automated test equipment using an on-chip-system test controller | |
| JP4037494B2 (ja) | テストアクセスポート制御器及びそれを用いた有効な通信方法 | |
| CN107704346B (zh) | Soc芯片调试方法及调试系统 | |
| US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
| EP1610135B1 (en) | Test device and test method | |
| US11709202B2 (en) | Interfaces for wireless debugging | |
| JPH10269103A (ja) | 製造テスト・システム | |
| TWI424181B (zh) | 用以測試受測裝置之方法與設備 | |
| WO2007115235B1 (en) | Application specific distributed test engine architecture system and method | |
| JPH10253719A (ja) | Ｔａｐコントローラを有する集積回路 | |
| TW201901176A (zh) | 用於多晶粒晶片之高效測試架構 | |
| CN114563691B (zh) | 一种集成电路高速数字接口通用检测装置及方法 | |
| US7137053B2 (en) | Bandwidth matching for scan architectures in an integrated circuit | |
| US20040193980A1 (en) | Configurator arrangement and approach therefor | |
| JPH1123675A (ja) | チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ | |
| CN117706322A (zh) | 一种芯片测试方法及系统 | |
| US8935583B2 (en) | Removing scan channel limitation on semiconductor devices | |
| CN106685588B (zh) | 一种适配器、数据传输系统及方法 | |
| CN107193705B (zh) | 一种芯片调试方法及装置 | |
| JPH10177501A (ja) | 埋め込みコアのボンドパッドアクセスのための信号コレクタを有する集積回路 | |
| CN207717920U (zh) | 一种圆晶测试系统 | |
| CN116774775B (zh) | 一种片上时钟控制器及工作方法 | |
| EP1482395B1 (en) | Transfer clocks for a multi-channel architecture | |
| CN217360011U (zh) | 测试机及测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 902c-5, 560 shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201209 Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Country or region after: China Address before: Room 902c-5, 560 shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201209 Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |