CN117706322A - 一种芯片测试方法及系统 - Google Patents
一种芯片测试方法及系统 Download PDFInfo
- Publication number
- CN117706322A CN117706322A CN202311547879.7A CN202311547879A CN117706322A CN 117706322 A CN117706322 A CN 117706322A CN 202311547879 A CN202311547879 A CN 202311547879A CN 117706322 A CN117706322 A CN 117706322A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- singlechip
- algorithm program
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 claims description 7
- 230000005284 excitation Effects 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000004891 communication Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片测试方法及系统，包括：单片机通过自动测试机下载待测芯片的算法程序；单片机通过在线升级电路将算法程序烧录至对应的待测芯片；单片机与在线升级电路均集成在测试负载板上；自动测试机获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功；其中，若是待测芯片的输入输出接口的输出频率与自动测试机的预设频率一致，则算法程序成功烧录至待测芯片上。本发明在需要更换待测芯片时，单片机通过自动测试机下载待测芯片对应的算法程序，再通过在线升级电路将算法程序下载到待测芯片中，使得不同的待测芯片可以共用一块测试负载板，不仅节省了测试负载板制作成本，且减少了工作人员的工作量。
Description
技术领域
本发明涉及芯片测试技术领域，尤其涉及的是一种芯片测试方法及系统。
背景技术
目前在随着芯片技术的不断发展，芯片功能越来越复杂，为了保证芯片的可靠性，芯片设计完成后都需要进行功能验证及测试，同时需要对不同型号设计一款专用的测试负载板(load board)。在集成电路自动测试机(Automatic Test Equipment，ATE)生产测试时，需要对不同的待测芯片(Device Under Test，DUT)型号设计一款专用的load board及对应的程序去筛选出因生产、封装等造成的不良品，避免不良品出货到客户手中。
因为每款DUT芯片的FLM算法文件唯一，即使DUT的引脚定义和外围电路一模一样也无法做到共用一块load board，使得需要一款型号对应一块loadboard，然而，生产成本较高。并且，在生产测试中，因为一款load board对应一款DUT，当需要更换DUT测试时，因为load board不兼容也需要更换对应的load board，增加了工作人员的工作量。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种芯片测试方法及系统，以解决现有芯片测试方案中因一款DUT芯片需要对应一块loadboard导致的成本较高、工作量较大的问题。
本发明的技术方案如下：
一种芯片测试方法，其包括：
单片机通过自动测试机下载待测芯片的算法程序；
单片机通过在线升级电路将算法程序烧录至对应的待测芯片；其中，所述单片机与所述在线升级电路均集成在测试负载板上；
自动测试机获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功；其中，若是待测芯片的输入输出接口的输出频率与自动测试机的预设频率一致，则算法程序成功烧录至待测芯片上。
本发明的进一步设置，所述单片机通过在线升级电路将算法程序烧录至对应的待测芯片的步骤包括：
单片机通过在线升级电路与待测芯片通信，并将任意的一个输入输出接口模拟为调试接口协议；
对调试接口模块进行验证，并通过调试接口模块将算法程序下载到对应的待测芯片中。
本发明的进一步设置，所述调试接口模块包括SWD－DP调试接口模块、JTAG－DP调试接口模块与SPI调试接口模块。
本发明的进一步设置，所述单片机通过自动测试机下载待测芯片的算法程序的步骤包括：
选择与待测芯片对应的算法程序；
将选择的算法程序转换为自动测试机可识别的格式，并通过自动测试机下载选择的算法程序。
本发明的进一步设置，所述单片机通过自动测试机下载待测芯片的算法程序的步骤还包括：
在单片机下载完成选择的算法程序后，返回测试结果给自动测试机。
本发明的进一步设置，所述单片机采用离线烧录的方式将算法程序烧录至待测芯片。
一种用于实现上述所述的芯片测试方法的芯片测试系统，其包括：自动测试机、测试负载板、单片机与在线升级电路；其中，
所述单片机与待测芯片集成在所述测试负载板上；
所述自动测试机分别与所述单片机以及待测芯片连接，用于为所述单片机提供电源、激励信号与电压，并用于为待测芯片提供电源；
所述单片机分别与所述自动测试机以及所述在线升级电路连接；所述在线升级电路与待测芯片连接；
所述单片机用于通过自动测试机下载待测芯片对应的算法程序，并通过在线升级电路将算法程序烧录至对应的待测芯片；
所述自动测试机还用于获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功。
本发明的进一步设置，所述在线升级电路包括：电磁继电器、栅极电源驱动器与二极管；其中，
所述栅极电源驱动器的栅极与所述自动测试机连接，所述栅极电源驱动器的漏极分别与所述电磁继电器的第八脚以及所述二极管的正极连接，所述栅极电源驱动器的源极接地；
所述二极管的负极连接所述电磁继电器的第一脚；
所述电磁继电器的第二脚与第七脚与所述自动测试机连接；
所述电磁继电器的第三脚与第六脚与待测芯片连接；
所述电磁继电器的第四脚与第五脚与所述单片机的输入输出接口连接；
其中，所述电磁继电器的第五脚与第六脚连接，所述电磁继电器的第三脚与第四脚连接。
本发明的进一步设置，所述自动测试机与所述单片机之间采用SWD调试接口、JTAG调试接口或SPI调试接口进行通信。
本发明的进一步设置，所述在线升级电路设置有多个，并分别集成在所述测试负载板上，分别与所述单片机以及所述自动测试机连接。
本发明所提供的一种芯片测试方法及系统，其包括：单片机通过自动测试机下载待测芯片的算法程序；单片机通过在线升级电路将算法程序烧录至对应的待测芯片；其中，所述单片机与所述在线升级电路均集成在测试负载板上；自动测试机获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功；其中，若是待测芯片的输入输出接口的输出频率与自动测试机的预设频率一致，则算法程序成功烧录至待测芯片上。本发明通过在测试负载板上内置单片机与在线升级电路，通过单片机实现自动测试机与待测芯片之间的通信，当需要更换待测芯片时，单片机通过自动测试机下载待测芯片对应的算法程序，再通过在线升级电路将对应的算法程序下载到待测芯片中即可，这样，不同的待测芯片可以共用一块测试负载板，不仅节省了测试负载板的设计和制造成本，且减少了工作人员的工作量。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明中一种芯片测试方法的流程示意图。
图2是本发明中一种芯片测试系统的原理框图。
图3是本发明一个实施例中自动测试机与单片机的电路原理图。
图4是本发明一个实施例中单片机、在线升级电路与待测芯片的电路原理图。
附图中各标记：100、自动测试机；200、测试负载板；300、单片机；400、在线升级电路；500、待测芯片。
具体实施方式
本发明提供一种芯片测试方法及系统，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提供了一种芯片测试方法，如图1所示，其包括步骤：
S100、单片机通过自动测试机下载待测芯片的算法程序；
S200、单片机通过在线升级电路将算法程序烧录至对应的待测芯片；其中，所述单片机与所述在线升级电路均集成在测试负载板上；
S300、动测试机获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功；其中，若是待测芯片的输入输出接口的输出频率与自动测试机的预设频率一致，则算法程序成功烧录至待测芯片上。
具体地，所述测试负载板是连接待测芯片与自动测试机的讯号传送接点的转换界面，所述单片机与所述在线升级电路均内置在所述负载测试板上。在具体测试待测芯片时，待测芯片放置于所述测试负载板上，待测芯片通过所述测试负载板与所述自动测试机连接，由所述自动测试机为待测芯片供电，以驱动待测芯片工作。同时，所述单片机以及所述在线升级电路也与所述自动测试机连接，所述自动测试机为所述单片机提供电源、激励信号与电压，并提供控制信号驱动所述在线升级电路工作。
具体实施时，所述单片机通过通信脚与所述自动测试芯片实现通信，待测芯片所需要的算法程序通过所述自动测试机下载到所述单片机，其后所述单片机将算法程序通过在线升级电路下载到待测芯片，为验证待测芯片程序是否烧录成功，可以通过待测芯片的输入输出接口的输出频率进行判断，若是有频率输出，即待测芯片的输入输出接口的输出频率与预先在自动测试机上设置的预设频率一致，则说明程序烧录成功，例如，自动测试机的预设频率为300KHZ，待测芯片的输入输出接口的输出频率为300KHZ则说明待测芯片算法程序烧录成功。这样，当待测芯片的封装引脚外围测试电路相同，需要更新不同型号的待测芯片进行测试时(不同型号芯片的FLM算法程序文件唯一)，只需要将单片机中的程序更新为待测芯片对应的算法程序，再通过所述在线升级电路下载至待测芯片即可，这样多种型号的待测芯片可以兼容同一块测试负载板，以降低测试负载板的制造与设计成本，同时减少了人工操作，从而可以降低测试成本，增加测试数据量，提高测试效率。
在一些实施例中，所述单片机通过自动测试机下载待测芯片的算法程序的步骤包括子步骤：
S110、选择与待测芯片对应的算法程序；
S120、将选择的算法程序转换为自动测试机可识别的格式，并通过自动测试机下载选择的算法程序；
S130、在单片机下载完成选择的算法程序后，返回测试结果给自动测试机。
具体地，所述单片机与所述自动测试机通过串口或其他通信接口相连使得所述单片机与所述自动测试机可以进行数据传输，从而实现数据交换。在具体实施的过程中，所述单片机与所述自动测试机首先进行初始化，所述自动测试机通过调试接口发送数据(测试指令)给所述单片机，所述单片机在接收到测试指令后，进入所述测试指令对应的测试模式，并发送完成指令给所述自动测试机，所述自动测试机在接收到所述单片机的完成指令后，配置自身的硬件资源或者外接的硬件资源，并发送完成指令给所述单片机。
其中，自动测试机需要选择当前的待测芯片对应的FLM算法程序文件，将选择的算法文件转换为自动测试机可以识别的格式，其后所述单片机可从所述自动测试机下载算法程序。在所述单片机接收到所述自动测试机的完成指令后，所述单片机下载选择的算法程序，在下载完成后返回测试结果给自动测试机，以验证算法程序是否已经下载至所述单片机。
在一些实施中，所述单片机通过在线升级电路将算法程序烧录至对应的待测芯片的步骤包括子步骤：
S210、单片机通过在线升级电路与待测芯片通信，并将任意的一个输入输出接口模拟为调试接口协议；
S220、对调试接口模块进行验证，并通过调试接口模块将算法程序下载到对应的待测芯片中。
具体地，所述自动测试机通过调试接口将待测芯片的算法程序下载至所述单片机。在一些实施例中，所述调试接口模块包括SWD－DP调试接口模块、JTAG－DP调试接口模块与SPI调试接口模块等。在一种实现方式中，所述调试接口模块可以是SWD－DP调试接口模块，SWD调试接口的引脚较少，通过其I/O线打印调试信息，整体性能比JTAG调试接口更好。当需要进行在线升级时，即需要单片机更新算法程序，将算法程序烧录至新的型号的待测芯片时，所述单片机通过所述在线升级电路使用任意的I/O(输入输出接口)模拟SWD协议将对应程序下载至待测芯片。在烧录算法程序至待测芯片期间，对待测芯片的SW－DP模块进行验证，所述单片机通过对SW－DP模块与待测芯片进行交互可以验证SWD的擦除、编程、读操作、校验的全功能，从而可增加测试覆盖率，以提高测试可靠性。
需要说明的是，在SWJ－DP接口中，JTAG调试接口是默认的调试接口，因此，若需要将调试接口调整为SWD调试接口，则需要进行切换。在切换时，需要在TMS/TCK上输出指定的JTAG序列分别映射至SWDIO和SWCLK，该指定的JTAG序列禁止JTAG－DP并激活SW－DP。其中，该指定的JTAG序列为：发送超过50个cycle的SWCLK/TCK，SWDIO/TMS＝1，以确保SWD处于重置状态，发送16－bit数据给SWD以选择合适的序列，发送超过50个cycle的SWCLK/TCK，SWDIO/TMS＝1，以确保如果SWJ－DP已经处于SWD模式，在发送选择序列之前，SWD会进行线路重置。在完成JTAG调试接口与SWD调试接口的切换后，通过执行READID操作以验证SW－DP调试接口模块是否已经切换到SWD操作。
在一些实施例中，所述单片机采用离线烧录的方式将算法程序烧录至待测芯片，这样所述单片机可以当作离线烧录器，通过所述自动测试机大批量烧录程序，不需要人工进行烧录，从而可以进行更多大批量的测试。
在一些实施例中，如图2所示，本发明还提供了一种用于实现上述所述的芯片测试方法的芯片测试系统，其包括：自动测试机100、测试负载板200、单片机300与在线升级电路400。其中，所述单片机300与待测芯片500集成在所述测试负载板200上；所述自动测试机100分别与所述单片机300以及待测芯片500连接，用于为所述单片机300提供电源、激励信号与电压，并用于为待测芯片500提供电源；所述单片机300分别与所述自动测试机100以及所述在线升级电路400连接；所述在线升级电路400与待测芯片500连接；所述单片机300用于通过自动测试机100下载待测芯片500对应的算法程序，并通过在线升级电路400将算法程序烧录至对应的待测芯片500；所述自动测试机100还用于获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功。
在具体测试待测芯片500时，待测芯片500放置于所述测试负载板200上，待测芯片500通过所述测试负载板200与所述自动测试机100连接，由所述自动测试机100为待测芯片500供电，以驱动待测芯片500工作。同时，所述单片机300以及所述在线升级电路400也与所述自动测试机100连接，所述自动测试机100为所述单片机300提供电源、激励信号与电压，并提供控制信号驱动所述在线升级电路400工作。
在一些实施例中，如图4所示，所述在线升级电路400设置有多个，并分别集成在所述测试负载板200上，分别与所述单片机300以及所述自动测试机100连接，这样可以通过一个单片机300实现同时对多个待测芯片500的测试。
在一些实施例中，所述自动测试机100与所述单片机300之间采用SWD调试接口、JTAG调试接口或SPI调试接口进行通信，例如，可以采用SWD调试接口进行通信。
在一个实施例的进一步地实施方式中，如图3所示，所述自动测试机100的供电端(ATE＿Power)与所述单片机300的电源端(ADD)连接，所述自动测试机100的信号传输脚(ATE＿Channel)与所述单片机300的输入输出接口(SWDIO)、时钟接口(SWCLK)与复位接口(RESET)连接，所述自动测试机100的地端(EDN)与所述单片机300的地端(EDN)连接。
在一个实施例的进一步地实施方式中，如图4所示，所述在线升级电路400包括：电磁继电器(图4中的U1、U2、U3)、栅极电源驱动器(图4中的Q1、Q2、Q3)与二极管(图4中的D1、D2、D3)。其中，所述栅极电源驱动器的栅极与所述自动测试机100连接，所述栅极电源驱动器的漏极分别与所述电磁继电器的第八脚以及所述二极管的正极连接，所述栅极电源驱动器的源极接地；所述二极管的负极连接所述电磁继电器的第一脚；所述电磁继电器的第二脚与第七脚与所述自动测试机100连接；所述电磁继电器的第三脚与第六脚与待测芯片(DUT1、DUT2、DUT3)连接；所述电磁继电器的第四脚与第五脚与所述单片机300的输入输出接口连接；其中，所述电磁继电器的第五脚与第六脚连接，所述电磁继电器的第三脚与第四脚连接。
具体地，所述自动测试机100与所述待测芯片连接，以为待测芯片供电，所述自动测试机100的信号传输脚(ATE＿Channel)与所述电磁继电器的第二脚与第七脚连接，所述电磁继电器的DUT＿SWDIO/DUT＿SWCLK默认与自动测试机100的信号传输脚(ATE＿Channel)连接，即默认所述电磁继电器的第六脚和第七脚相连，第二脚和第三脚相连。当需要更换DUT测试时，给DUT Control(即栅极电源驱动器的栅极)高电平，MCU用任意I/O模拟SWD协议使SWDIO与DUT SWDIO相连，SWCLK与DUT SWCLK相连，即所述电磁继电器的第五脚和第六脚连接，第三脚与第四脚连接，以完成MCU与在线升级电路之间的通信。在此期间，需要将调试接口调整为SWD调试接口，在切换时，需要在TMS/TCK上输出指定的JTAG序列分别映射至SWDIO和SWCLK，该指定的JTAG序列禁止JTAG－DP并激活SW－DP，在完成JTAG调试接口与SWD调试接口的切换后，通过执行READID操作以验证SW－DP调试接口模块是否已经切换到SWD操作。其中，所述电磁继电器的第一脚为电源脚，接入5V电源，在所述电磁继电器的电源脚与所述栅极电源驱动器的漏极之间连接有所述二极管，可以防止电流倒灌。
综上所述，本发明所提供的一种芯片测试方法及系统，具有以下有益效果：
可以将相同封装和相同引脚定义的待测芯片共用一块load board，减少了loadboard的制作成本，同时可以验证SWD的擦除，编程，读写与校验的全功能测试，提高了测试覆盖率，从而增加了可靠性，且当更换DUT时只需要更换芯片不用更换load board，减少了人工操作。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种芯片测试方法，其特征在于，包括：
单片机通过自动测试机下载待测芯片的算法程序；
单片机通过在线升级电路将算法程序烧录至对应的待测芯片；其中，所述单片机与所述在线升级电路均集成在测试负载板上；
自动测试机获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功；其中，若是待测芯片的输入输出接口的输出频率与自动测试机的预设频率一致，则算法程序成功烧录至待测芯片上。
2.根据权利要求1所述的芯片测试方法，其特征在于，所述单片机通过在线升级电路将算法程序烧录至对应的待测芯片的步骤包括：
单片机通过在线升级电路与待测芯片通信，并将任意的一个输入输出接口模拟为调试接口协议；
对调试接口模块进行验证，并通过调试接口模块将算法程序下载到对应的待测芯片中。
3.根据权利要求2所述的芯片测试方法，其特征在于，所述调试接口模块包括SWD－DP调试接口模块、JTAG－DP调试接口模块与SPI调试接口模块。
4.根据权利要求1所述的芯片测试方法，其特征在于，所述单片机通过自动测试机下载待测芯片的算法程序的步骤包括：
选择与待测芯片对应的算法程序；
将选择的算法程序转换为自动测试机可识别的格式，并通过自动测试机下载选择的算法程序。
5.根据权利要求4所述的芯片测试方法，其特征在于，所述单片机通过自动测试机下载待测芯片的算法程序的步骤还包括：
在单片机下载完成选择的算法程序后，返回测试结果给自动测试机。
6.根据权利要求1所述的芯片测试方法，其特征在于，所述单片机采用离线烧录的方式将算法程序烧录至待测芯片。
7.一种用于实现权利要求1－6任一项所述的芯片测试方法的芯片测试系统，其特征在于，包括：自动测试机、测试负载板、单片机与在线升级电路；其中，
所述单片机与待测芯片集成在所述测试负载板上；
所述自动测试机分别与所述单片机以及待测芯片连接，用于为所述单片机提供电源、激励信号与电压，并用于为待测芯片提供电源；
所述单片机分别与所述自动测试机以及所述在线升级电路连接；所述在线升级电路与待测芯片连接；
所述单片机用于通过自动测试机下载待测芯片对应的算法程序，并通过在线升级电路将算法程序烧录至对应的待测芯片；
所述自动测试机还用于获取待测芯片的输入输出接口的输出频率以验证算法程序是否烧录成功。
8.根据权利要求7所述的芯片测试系统，其特征在于，所述在线升级电路包括：电磁继电器、栅极电源驱动器与二极管；其中，
所述栅极电源驱动器的栅极与所述自动测试机连接，所述栅极电源驱动器的漏极分别与所述电磁继电器的第八脚以及所述二极管的正极连接，所述栅极电源驱动器的源极接地；
所述二极管的负极连接所述电磁继电器的第一脚；
所述电磁继电器的第二脚与第七脚与所述自动测试机连接；
所述电磁继电器的第三脚与第六脚与待测芯片连接；
所述电磁继电器的第四脚与第五脚与所述单片机的输入输出接口连接；
其中，所述电磁继电器的第五脚与第六脚连接，所述电磁继电器的第三脚与第四脚连接。
9.根据权利要求7所述的芯片测试系统，其特征在于，所述自动测试机与所述单片机之间采用SWD调试接口、JTAG调试接口或SPI调试接口进行通信。
10.根据权利要求7所述的芯片测试系统，其特征在于，所述在线升级电路设置有多个，并分别集成在所述测试负载板上，分别与所述单片机以及所述自动测试机连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311547879.7A CN117706322A (zh) | 2023-11-17 | 2023-11-17 | 一种芯片测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311547879.7A CN117706322A (zh) | 2023-11-17 | 2023-11-17 | 一种芯片测试方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117706322A true CN117706322A (zh) | 2024-03-15 |
Family
ID=90148806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311547879.7A Pending CN117706322A (zh) | 2023-11-17 | 2023-11-17 | 一种芯片测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117706322A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117910401A (zh) * | 2024-03-19 | 2024-04-19 | 英诺达(成都)电子科技有限公司 | 工作模式配置方法、装置、设备、存储介质及程序产品 |
-
2023
- 2023-11-17 CN CN202311547879.7A patent/CN117706322A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117910401A (zh) * | 2024-03-19 | 2024-04-19 | 英诺达(成都)电子科技有限公司 | 工作模式配置方法、装置、设备、存储介质及程序产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108205308B (zh) | 一种基于车身域控制器的自动诊断测试系统 | |
| CN106569118B (zh) | 一种芯片短路失效检测系统及方法 | |
| CN100549711C (zh) | 远程集成电路测试方法和装置 | |
| US20050022087A1 (en) | Method and system for controlling interchangeable components in a modular test system | |
| CN101329385B (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
| CN117706322A (zh) | 一种芯片测试方法及系统 | |
| CN115932540B (zh) | 一种多通道多功能的芯片测试机及测试方法 | |
| US7423443B2 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
| JP2007052028A (ja) | 集積回路をテストする方法および装置 | |
| CN104483959A (zh) | 故障模拟与测试系统 | |
| CN101593903B (zh) | 测试背板及基于该背板的下载方法和测试方法 | |
| CN101102566B (zh) | 一种手机jtag调试接口信号设计方法及其调试方法 | |
| CN112286833B (zh) | 智能电能表实时操作系统驱动测试方法及装置 | |
| CN110907798A (zh) | 集成SoC的交换芯片的测试验证板、测试装置及方法 | |
| CN111984479A (zh) | 基于单片机对Android主板进行开关机、重启测试的方法及系统 | |
| CN210666480U (zh) | 一种车辆测试系统 | |
| US7702480B2 (en) | Manufacturing test and programming system | |
| CN207541496U (zh) | 一种基于车身域控制器的自动诊断测试装置 | |
| CN101645745A (zh) | 综测仪控制设备及测试方法 | |
| US5548525A (en) | Method and apparatus for pin assignment in automatic circuit testers | |
| CN107589368A (zh) | Epc3c120f484型fpga配置/测试/调试适配器 | |
| CN115856573B (zh) | 一种芯片量产测试的pd协议测试系统及其方法 | |
| CN114019357A (zh) | 一种逻辑处理模块的测试引脚的管理方法及相关组件 | |
| CN211528548U (zh) | 一种基于片上系统的小型化卫星通用测试平台 | |
| US8346498B2 (en) | Programmable device testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |