CN217982803U - 显示测试装置和测试设备 - Google Patents
显示测试装置和测试设备 Download PDFInfo
- Publication number
- CN217982803U CN217982803U CN202222367211.1U CN202222367211U CN217982803U CN 217982803 U CN217982803 U CN 217982803U CN 202222367211 U CN202222367211 U CN 202222367211U CN 217982803 U CN217982803 U CN 217982803U
- Authority
- CN
- China
- Prior art keywords
- module
- data
- interface
- command
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型涉及一种显示测试装置和测试设备。所述装置包括:主机和至少一个从机;主机和每个从机均包括测试板;测试板包括串接模块、存储模块、显示驱动模块和多个显示测试接口;串接模块与存储模块连接,存储模块和显示驱动模块连接,显示驱动模块分别和多个显示测试接口连接;主机中的串接模块和从机中的串接模块连接,从机之间通过从机中的串接模块连接,串接模块用于传输命令和图像视频数据;其中,测试板上还设有通过串行总线接口,主机还包括:处理芯片,通过串行总线接口与主机中测试板的所述存储模块连接,用于输入图像视频数据和命令。能够在额外增加测试设备时,不会增加ARM芯片以及外围电路,节约成本。
Description
技术领域
本实用新型涉及显示测试技术领域,特别是涉及一种显示测试装置和测试设备。
背景技术
随着显示测试技术的发展,传统技术中,测试设备由于硬件的限制通常对显示屏测试时,仅可以点亮有限数量的显示屏幕。而在需要增加待测试的显示屏的数量时,即当测试的屏幕超过一套系统/设备的最大支持数量时,只能通过另外增加测试设备的方式实现。
然而,额外增加测试设备时,会再增加ARM(Advanced RISC Machines)和上位机的数量。但是多个上位机意味着获取数据,监控数据以及观察测试结果的需要通过多个上位机共同来完成,需要获取每个上位机中的数据,会提升工作人员的工作量。
另外,从成本角度讲,在增加多个上位机后,会对应的增加ARM芯片以及外围电路,导致成本的增加。
实用新型内容
基于此,有必要针对额外增加测试设备时,会对应的增加ARM芯片以及外围电路,导致成本的增加的问题,提供一种显示测试装置和测试设备。
一种显示测试装置,所述装置包括:主机和至少一个从机;所述主机和每个所述从机均包括测试板;所述测试板包括串接模块、存储模块、显示驱动模块和多个显示测试接口;所述串接模块与所述存储模块连接,所述存储模块和所述显示驱动模块连接,所述显示驱动模块分别和多个显示测试接口连接;
所述主机中的串接模块和所述从机中的串接模块连接,所述从机之间通过从机中的串接模块连接,所述串接模块用于传输命令和图像视频数据;
其中,所述测试板上还设有通过串行总线接口,所述主机还包括:处理芯片,通过所述串行总线接口与所述主机中测试板的所述存储模块连接,用于输入图像视频数据和命令。
在其中一个实施例中,所述存储模块包括:数据转存模块和数据存储模块;
所述数据转存模块与所述串接模块连接,所述数据转存模块通过所述串行总线接口与所述处理芯片连接,所述数据转存模块用于传输所述处理芯片中的图像视频数据和命令,或者传输所述串接模块传输的图像视频数据和命令;
所述数据存储模块与所述数据转存模块连接,用于存储所述数据转存模块传输的所述图像视频数据。
在其中一个实施例中,所述串接模块包括:输入接口模块、数据处理模块和输出接口模块;
当所述串接模块为主机中的串接模块时,所述输入接口模块不工作;所述数据处理模块和所述数据转存模块连接,用于获取图像视频数据和命令;
所述数据处理模块和所述输出接口模块连接,将所述图像视频数据和命令发送给所述输入接口模块,所述输出接口模块将所述图像视频数据和命令转换为模拟信号并输出给从机中的输入接口模块。
在其中一个实施例中,当所述串接模块为从机中的串接模块时,所述输入接口模块分别与所述主机或者上一个从机中的输出接口模块和所述数据处理模块连接,用于将输出接口模块输出的图像视频数据和命令转换为数字信号并传输给所述数据处理模块;
所述数据处理模块与所述输出接口模块连接,将所述命令和所述图像视频数据发送给所述输出接口模块和数据转存模块,所述输出接口模块将图像视频数据和命令转换为模拟信号输出给下一个从机的串接模块中的输入接口模块。
在其中一个实施例中,所述输入接口模块包括:第一物理接口、第一测试模块、数据恢复模块和第一数据接口;所述第一测试模块和所述第一物理接口连接,所述第一物理接口通过串接线与上一个从机的输出接口模块的第二物理接口连接,所述第一测试模块用于测试所述主机与从机之间,或者所述从机之间的连接通道;
所述数据恢复模块分别与所述第一物理接口和第一数据接口连接,用于将所述第一物理接口接收到的图像视频数据和命令转换为数字信号并利用第一数据接口传输给所述数据处理模块。
在其中一个实施例中,所述数据处理模块包括:数据读写模块、命令读写模块和数据转发模块;
所述数据读写模块与所述数据转存模块连接,用于获取或存储图像视频数据;
所述命令读写模块与所述数据转存模块连接,用于获取命令;
所述数据转发模块分别与所述数据读写模块、所述命令读写模块和输出接口模块中的第二数据接口连接,用于将所述图像视频数据发送给所述输出接口模块。
在其中一个实施例中,所述数据处理模块还包括:命令转发模块和命令译码模块;
所述命令译码模块和所述命令转发模块均与所述命令读写模块连接;所述命令译码模块用于对所述命令读写模块获取到的命令进行译码;所述命令转发模块与所述输出接口模块中的第二数据接口连接,用于将所述命令发送给所述输出接口模块。
在其中一个实施例中,所述输出接口模块,包括:第二数据接口、第二测试模块、数据发送模块和第二物理接口;所述第二测试模块和所述第二物理接口连接,所述第二物理接口通过串接线与下一个从机的输入接口模块的第一物理接口连接,所述第二测试模块用于测试所述主机与从机之间,或者所述从机之间的连接通道,所述数据发送模块分别与所述第二物理接口和第二数据接口连接,用于将所述第二数据接口接收到的图像视频数据和命令转换为模拟信号并通过所述第二物理接口传输给与所述输出接口模块连接的下一个从机的输入接口模块。
在其中一个实施例中,所述串接线包括:高速并行线,所述从机中测试板上的串行总线接口进行悬空设置。
本实用新型还提供了一种测试设备,包括:上位机和上述任一项实施例中所述的显示测试装置,其中,所述上位机通过网线与所述显示测试装置连接。
上述各实施例中,由于受限于FPGA芯片的高速物理接口(GTX)的数量,因此测试的设备通常是有限的,使用含有更多数量高速物理接口(GTX)的FPGA芯片,其芯片价格更高。完全不如使用另一个FPGA芯片更省钱,因此,使用多个从机来进行测试多个待测设备。并且只需要通过主机中的ARM芯片进行处理,节省了芯片的数量,并且无需开发多个外围电路。使得一台上位机通过一个主机就可以控制多个从机,进而对多个测试设备进行测试。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本实用新型的实施例,并与说明书一起用于解释本实用新型的原理。为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。这些附图和文字描述并不是为了通过任何方式限制本实用新型构思的范围,而是通过参考特定实施例为本领域技术人员说明本实用新型的概念。
图1为一实施例中显示测试装置的结构示意图;
图2为一实施例中存储测试模块在显示测试装置中的结构示意图;
图3为一实施例中具体的主机和从机的连接结构示意图;
图4为一实施例中串接模块的结构示意图;
图5为一实施例中主机中的串接模块和从机中的串接模块的连接结构示意图;
图6为一实施例中输入接口模块的结构示意图;
图7为一实施例中数据处理模块的连接结构示意图;
图8为一实施例中输出接口模块的连接结构示意图;
图9为另一实施例中输入接口模块的连接结构示意图;
图10为另一实施例中输出接口模块的连接结构示意图;
图11为一实施例中不同的输入接口模块和输入接口模块的连接结构示意图;
图12为一实施例中测试设备的结构示意图。
附图中各部件标记如下,10、主机;20、从机、30、上位机;100、测试板;200、处理芯片;120、串接模块、140、存储模块;160、显示驱动模块;180、显示测试接口;142、数据转存模块;144、数据存储模块;1220、输入接口模块;1240、数据处理模块;1260、输出接口模块;1222、第一物理接口;1224、第一测试模块;1226、数据恢复模块;1228、第一数据接口;1242、数据读写模块;1244、数据转发模块;1246、命令读写模块;1248、命令译码模块;1249、命令转发模块;1262、第二数据接口;1264、第二测试模块;1266、数据发送模块;1268、第二物理接口。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进,因此本实用新型不受下面公开的具体实施例的限制。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
参阅图1,图1示出了本实用新型一实施例中的显示测试装置的结构示意图,装置包括:主机10和至少一个从机20。主机10和每个从机20均包括测试板100。所述测试板100包括串接模块120、存储模块140、显示驱动模块160和多个显示测试接口180;所述串接模块120与所述存储模块140连接,所述存储模块140和所述显示驱动模块160连接,所述显示驱动模块160分别和多个显示测试接口180连接。
具体地,测试板100通常情况可以是FPGA(Field Programmable Gate Array)或者其他的逻辑功能器件。主机10和从机20中的测试板100的结构是一样的,从而可以节省设计成本和开发成本。测试板100中可以包括串接模块120、存储模块140、显示驱动模块160和多个显示测试接口180。串接模块120与所述存储模块140连接,可以将存储模块140存储的数据,例如显示数据或者图像数据或者其他类型的数据通过串接模块120发送。存储模块140通常可以是存储需要使用或者测试的数据或命令。在本实用新型的一些实施例中,存储模块140通常可以存储需要测试显示设备的视频数据。存储模块140和显示驱动模块160连接,显示驱动模块160和多个显示测试接口180连接,显示驱动模块160可以获取存储模块140中的数据,并通过显示测试接口180发送给待测试的设备。
在一些示例性的实施例中,显示测试接口180可以包括:DP接口、HDMI接口,MINIDP接口等。待测试的设备可以为DP设备。在待测试的设备为DP设备,则显示驱动模块160可以为DP_core,其是DP协议的数据链路层,可以负责把图像视频数据按照DP协议进行编码。
所述主机10中的串接模块120和所述从机20中的串接模块120连接,所述从机20之间通过从机20中的串接模块120连接,所述串接模块120用于传输命令和图像视频数据。
其中,图像视频数据可以包括图像数据和/或视频数据。
如下对主机10和从机20中的连接结构进行说明,主机10中的串接模块120和从机20中的串接模块120连接,而每两个从机20之间通过从机20之间的串接模块120连接。例如,从机20A中的串接模块120和从机20B中的串接模块120连接。串接模块120用于传输主机10中的命令和图像视频数据至从机20。例如主机10中的串接模块120将主机10中的命令和图像视频数据传输给从机20A1,从机20A1根据命令和图像视频数据点亮与其连接的待测试设备,并将命令和图像视频数据通过从机20A1中的串接模块120转发至从机20A2,以此类推,使所有从机20都点亮与其连接的待测设备。根据需要测试的待测设备的数量,可以选择连接多个从机20,从机20的数量在本实施例中不进行限制。
其中,所述测试板100上还设有通过串行总线接口,所述主机10还包括:处理芯片200,通过所述串行总线接口与所述主机10中测试板100的所述存储模块140连接,用于输入图像视频数据和命令。
具体地,串行总线接口可以是PCIE(peripheral component interconnectexpress)接口。处理芯片200可以包括ARM芯片。主机10还包括ARM芯片,通过测试板100上的串行总线接口和测试板100连接。测试板100中的存储模块140和串行总线接口连接。ARM芯片可以用于获取上位机发送的命令、图像视频数据并存储至存储模块140,也可以监控各个从机20的运行状态,来判断当前图像视频数据传输是否完成,是否出错,是否失去连接等。命令的作用可以包括读各个测试板100的版本号,读各个测试板100的当前DMA状态,启动各个测试板100的DMA,读取待测设备的屏幕AUX寄存器等
另外,所述从机20中测试板100上的串行总线接口进行悬空设置。主机10和从机20的电路板完全一样,从而工程师只需开发一个硬件电路板,节省了开发成本;将从机20的ARM芯片对应的位置悬空,可以节省一个芯片的料钱,节省了成本。
在本实施例中,由于受限于FPGA芯片的高速物理接口(GTX)的数量,因此测试的设备通常是有限的,使用含有更多数量高速物理接口(GTX)的FPGA芯片,其芯片价格更高。完全不如使用另一个FPGA芯片更省钱,因此,使用多个从机20来进行测试多个待测设备。并且只需要通过主机10中的ARM芯片进行处理,节省了芯片的数量,并且无需开发多个外围电路。使得一台上位机通过一个主机10就可以控制多个从机20,进而对多个测试设备进行测试。
在一个实施例中,如图2所示,所述存储模块140包括:数据转存模块142和数据存储模块144。
所述数据转存模块142与所述串接模块120连接,所述数据转存模块142通过所述串行总线接口与所述处理芯片200连接,所述数据转存模块142用于传输所述处理芯片200中的图像视频数据和命令,或者传输所述串接模块120传输的图像视频数据和命令。
所述数据存储模块144与所述数据转存模块142连接,用于存储所述数据转存模块142传输的所述图像视频数据。
其中,数据转存模块142可以为DMA(Direct Memory Access),不需要依赖于CPU的大量中断负载,传输动作本身是由DMA控制器来实行和完成。数据存储模块144可以为DDR(Double Data Rate)。
具体地,数据转存模块142分别和串接模块120连接,可以获取串接模块120传输的图像视频数据和命令,以及将图像视频数据和命令传输给串接模块120。例如,主机10将图像视频数据和命令通过串接模块120传输到从机20A1中的传输模块,从机20A1中的串接模块120接收图像视频数据和命令,从机20A1中的数据转存模块142获取接收到的图像视频数据,并将图像视频数据存储至数据存储模块144。显示驱动模块160可以利用数据存储模块144中存储的图像视频数通过显示测试接口180点亮待测设备。
在一些具体的实施例中,如图3所示,为本实用新型实施例提供的一种具体的主机10和从机20的连接结构示意图。图3中ARM为处理芯片200,FPGA1为主机10中的测试板100,FPGA2、FPGA3、FPGA4为从机20中的测试板100,也可以直接理解为从机20。Transceiver1为显示测试接口180可以连接DP设备。NC为悬空。
本案中需要使用数据存储模块144来存储图像视频数据,否则无法使待测设备的屏幕显示画面。
在本实施例中,使用DMA作为数据转存模块142能够提高上位机的数据速度,而不需要上位机本身传输数据,因此能够提高测试的效率。
在一个实施例中,如图4所示,所述串接模块120包括:输入接口模块1220、数据处理模块1240和输出接口模块1260。
需要说明的是,主机10和从机20中的测试板100的结构虽然是一样的,但是在具体的工作过程中,数据操作模块的连接是不同的,因此当串接模块120为主机10中的串接模块120时,下面对主机10中的串接模块120具体的连接进行说明。
当所述串接模块120为主机10中的串接模块120时,如图5所示,所述输入接口模块1220不工作;所述数据处理模块1240和所述数据转存模块142连接,用于获取图像视频数据和命令。
具体地,当串接模块120在主机10中时,如图1和图2所示,主机10中仅有一个串接模块120用于与从机20中的串接模块120连接,并且主机10中的串接模块120不是获取其他串接模块120传输的数据,因此主机10中串接模块120中的输入接口模块1220不工作,即不接收任何的数据。如上述,主机10中的串接模块120中输入接口模块1220不工作,如何串接模块120如何判断是身处在主机10还是从机20中,下面对串接模块120具体判断身处主机10或者从机20信息说明。可以根据串接模块中的物理接口,物理接口上包含一个HPD信号,当串接模块120判断HPD信号为高电平时,则为从机20,其他时候时为主机10。
数据处理模块1240和数据转存模块142连接,数据处理模块1240通过数据转存模块142可以获取数据存储模块144中的图像视频数据和命令。
所述数据处理模块1240和所述输出接口模块1260连接,将所述图像视频数据和命令发送给所述输入接口模块1220,所述输出接口模块1260将所述图像视频数据和命令转换为模拟信号并输出给从机20中的输入接口模块1220。
其中,模拟信号是可以用连续变化的物理量表示的信息。
具体地,当数据处理模块1240获取到图像视频数据和命令后,因为其与输出接口模块1260,需要将获取到的图像视频数据和命令发送给从机20,因此输出接口模块1260将图像视频数据和命令转换为模拟信号并输出给从机20中的输入接口模块1220。
更进一步的,当串接模块120为从机20的中串接模块120时,可以继续参照图4所示,所述输入接口模块1220分别与所述主机10或者上一个从机20中的输出接口模块1260和所述数据处理模块1240连接,用于将输出接口模块1260输出的图像视频数据和命令转换为数字信号并传输给所述数据处理模块1240。
所述数据处理模块1240与所述输出接口模块1260连接,用于解析所述命令,将所述命令和所述图像视频数据发送给所述输出接口模块1260和数据转存模块142,所述输出接口模块1260将图像视频数据和命令转换为模拟信号输出给下一个从机20的串接模块120中的输入接口模块1220。
具体的,从机20中的串接模块120的输入接口模块1220与主机10或者上一个从机20的输出接口模块1260连接,获取上一个从机20或者主机10输出接口模块1260输出的命令和图像视频数据。并将命令和图像视频数据转换为数字信号传输给数据处理模块1240。数据处理模块1240接收到命令后,可以对该命令进行解析,通过解析后的命令和图像视频数据直接对从机20的测试板100进行操作,进而点亮与从机20测试板100连接的待测设备。在一些示例中,数据处理模块1240接收到命令和图像视频数据后,对命令解析,然后将命令和图像视频数据传输给数据转存模块142。数据转存模块142将命令发送给显示驱动模块160,将图像视频数据存储至数据存储模块144。显示驱动模块160获取数据存储模块144中的图像视频数据,通过显示测试接口180点亮对应的待测屏幕。数据处理模块1240还可以将接收到的命令和图像视频数据直接发送给输出接口模块1260,输入接口模块1220将图像视频数据和命令转换为模拟信号输出给下一个从机20的串接模块120中的输入接口模块1220。
在一个实施例中,如图6所示,所述输入接口模块1220包括:第一物理接口1222、第一测试模块1224、数据恢复模块1226和第一数据接口1228;所述第一测试模块1224和所述第一物理接口1222连接,所述第一物理接口1222通过串接线与上一个从机20的输出接口模块1260的第二物理接口1268连接,所述第一测试模块1224用于测试所述主机10与从机20之间,或者所述从机20之间的连接通道;
所述数据恢复模块1226分别与所述第一物理接口1222和第一数据接口1228连接,用于将所述第一物理接口1222接收到的图像视频数据和命令转换为数字信号并利用第一数据接口1228传输给所述数据处理模块1240。
具体地,输入接口模块1220是物理层的数据转为数据链路层的一个模块。第一物理接口1222通常可以是接收模拟数据的接口。第一物理接口1222通过串接线与上一个从机20的输出接口模块1260的第二物理接口1268连接。串接线通常可以是高速并行线,可以是LVDS(Low-Voltage Differential Signaling)的排线,电压摆幅更低,差分信号。使用高速并行线是为了满足FPGA(测试板100)之间数据传输的速度,其他传输线无法达到需求速度。通过串接线可以传输高速的图像视频数据以及低速的命令。图像视频数据是待测设备的屏幕显示使用的数据,数据量比较大;命令负责各个板子之间的命令同步,数据量比较小。第一测试模块1224只在开机上电时使用,它会自发一段测试向量pattern,在主机10和从机20的第一物理接口1222和第二物理接口1268以及从机20和从机20第二物理接口1268之间进行测试,直到测试通过或超时,超时则会报错代表测试失败,测试通过代表主机和从机,或者从机之间可以正常传输数据,连接通道正常,测试失败代表无法正常传输数据,连接通道异常。在一些示例中,在测试时,会发送测试向量pattern,从机20在接收到测试向量pattern后会反馈对应的反馈数据,当反馈数据不发生改变时,代表测试通过。数据恢复模块1226则是从模拟信号转换为数字信号的模块,它会把物理层的LVDS信号通过解串器进行数据恢复。数据恢复模块1226和第一物理接口1222和第一数据接口1228连接,把物理层的LVDS信号转换为数字信号,并利用第一数据接口1228传输给数据处理模块1240。可以理解的是,上述仅仅用于举例说明测试过程,在实际应用过程中,本领域技术人员还可以选择其他的测试方式来测试主机和从机,或者从机之间的连接通道是否正常,能否正常传输数据。
在一个实施例中,如图7所示,所述数据处理模块1240包括:数据读写模块1242、命令读写模块1246和数据转发模块1244;
所述数据读写模块1242与所述数据转存模块142连接,用于获取或存储图像视频数据;
所述命令读写模块1246与所述数据转存模块142连接,用于获取命令;
所述数据转发模块1244分别与所述数据读写模块1242、所述命令读写模块1246和输出接口模块1260中的第二数据接口1262连接,用于将所述图像视频数据发送给所述输出接口模块1260。
具体地,数据读写模块1242与数据存储模块144连接,用于获取或数据存储模块144中的图像视频数据,或者将从第一数据接口1228获取到的图像视频数据存储至存储模块,并且不会对图像视频数据进行甄别。在一些示例中,若数据处理模块1240在主机10中,则只需要获取存储模块中的图像视频数据,若数据处理模块1240在从机20中,则需要将从第一数据接口1228获取到的图像视频数据利用数据转存模块142存储至在数据存储模块144中。命令读写模块1246与数据转存模块142连接,获取命令。数据读取模块获取到图像视频数据后,可以根据命令读写模块1246获取的命令将图像视频数据发送至输出接口模块1260,输出接口模块1260无延时的将该图像视频数据发送给下一个从机20。同时,会通过数据读写模块1242将图像视频数据下发到命令控制的数据空间中。
继续如图7所示,数据处理模块1240还包括:命令转发模块1249和命令译码模块1248。所述命令译码模块1248和所述命令转发模块1249均与所述命令读写模块1246连接;所述命令译码模块1248用于对所述命令读写模块1246获取到的命令进行译码,并反馈给命令读写模块1246,命令读写模块1246使用译码后的命令可以从机20的测试板100进行操作,以完成点亮与从机20连接的待测设备。
所述命令转发模块1249与所述输出接口模块1260中的第二数据接口1262连接,用于将所述命令发送给所述输出接口模块1260,另外输出接口模块1260在接收到命令后,会无延时将命令转发到下一级的从机20。
在一个实施例中,输出接口模块1260的具体架构与输入接口模块1220的作用大体相同,下面对具体的输出接口模块1260进行说明。如图8所示,所述输出接口模块1260,包括:第二数据接口1262、第二测试模块1264、数据发送模块和第二物理接口1268;所述第二测试模块1264和所述第二物理接口1268连接,所述第二物理接口1268通过串接线与下一个从机20的输入接口模块1220的第一物理接口1222连接,所述第二测试模块1264用于测试所述主机10与从机20之间,或者所述从机20之间的连接,所述数据发送模块分别与所述第二物理接口1268和第二数据接口1262连接,用于将所述第二数据接口1262接收到的图像视频数据和命令转换为模拟信号并通过所述第二物理接口1268传输给与所述输出接口模块1260连接的下一个从机20的输入接口模块1220。
具体地,第二数据接口1262、第二测试模块1264和第二物理接口1268的具体作用可以参见上述对输入接口模块1220的说明,在此不进行重复赘述。因为输出接口模块1260接收的是命令转发模块1249和数据转发模块1244发送的命令和图像视频数据,上述数据均是数字信号。因此输出接口模块1260需要通过其中的数据发送模块将数字信号的图像视频数据和命令转换为模拟信号通过第二物理接口1268传输给与输出接口模块1260连接的下一个从机20的输入接口模块1220。
可以理解的是,上述接收和发送命令和传输图像视频数据可以使用同一个输入接口模块1220和输出接口模块1260,如图9所示,也可以使用不同的输入接口模块1220和输出接口模块1260。如图9中,主机10的串接模块120中的数据读写模块1242通过数据转存模块142获取图像视频数据并通过数据转发模块1244将图像视频数据发送给主机10中的输出接口模块1260,命令读写模块1246通过数据转存模块142获取命令并利用命令转发模块1249发送给主机10中的另一输出接口模块1260。从机20通过对应的不同的输入接口模块1220接收图像视频数据和命令。
在一些可能的实施例中,如图9所示,输入接口模块1220还可以包括:第一物理接口1222、数据恢复模块1226和第一数据接口1228。数据恢复模块1226分别与第一物理接口1222和第一数据接口1226连接。
如图10所示,输出接口模块1260还可以包括:第二数据接口1262、数据发送模块1266和第二物理接口1268。数据发送模块1266分别与第二数据接口1262以及第二物理接口1268连接。
即本实施例中的输入接口模块和输出接口模块中不存在测试模块。直接不进行测试连接通道,直接进行发送或接收数据。
在一个实施例中,本实用新型的实施例还提供了一种测试设备,如图10所示,包括:上位机30和上述任一项实施例中的显示测试装置。上位机30通过网线与显示测试装置连接。
下面以具体的实施方式对测试设备的测试流程进行说明,上位机30通过网线向主机10下发命令以及图像视频数据到ARM上,主机10中的ARM接收到图像视频数据以及命令后,会向FPGA(测试板100)发送命令和图像视频数据,并将数据通过FPGA连出的串接线,传递到下一级的从机20,然后逐级后传。主机10和从机20上的FPGA接收到全部的命令和图像视频数据之后,就会根据命令和图像视频数据点亮相应的DP设备。上图列举了主机10和从机20的应用实例,而实际上这个设备可以串接无限多个从机20,能同时点亮的DP设备也会更多。另外,网线可以使用千兆网线,上位机30和主机10之间可以通过千兆网络进行传输,以提高传输速度。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种显示测试装置,其特征在于,所述装置包括:主机和至少一个从机;所述主机和每个所述从机均包括测试板;所述测试板包括串接模块、存储模块、显示驱动模块和多个显示测试接口;所述串接模块与所述存储模块连接,所述存储模块和所述显示驱动模块连接,所述显示驱动模块分别和多个显示测试接口连接;
所述主机中的串接模块和所述从机中的串接模块连接,所述从机之间通过从机中的串接模块连接,所述串接模块用于传输命令和图像视频数据;
其中,所述测试板上还设有通过串行总线接口,所述主机还包括:处理芯片,通过所述串行总线接口与所述主机中测试板的所述存储模块连接,用于输入图像视频数据和命令。
2.根据权利要求1所述的装置,其特征在于,所述存储模块包括:数据转存模块和数据存储模块;
所述数据转存模块与所述串接模块连接,所述数据转存模块通过所述串行总线接口与所述处理芯片连接,所述数据转存模块用于传输所述处理芯片中的图像视频数据和命令,或者传输所述串接模块传输的图像视频数据和命令;
所述数据存储模块与所述数据转存模块连接,用于存储所述数据转存模块传输的所述图像视频数据。
3.根据权利要求2所述的装置,其特征在于,所述串接模块包括:输入接口模块、数据处理模块和输出接口模块;
当所述串接模块为主机中的串接模块时,所述输入接口模块不工作;所述数据处理模块和所述数据转存模块连接,用于获取图像视频数据和命令;
所述数据处理模块和所述输出接口模块连接,将所述图像视频数据和命令发送给所述输入接口模块,所述输出接口模块将所述图像视频数据和命令转换为模拟信号并输出给从机中的输入接口模块。
4.根据权利要求3所述的装置,其特征在于,当所述串接模块为从机中的串接模块时,所述输入接口模块分别与所述主机或者上一个从机中的输出接口模块和所述数据处理模块连接,用于将输出接口模块输出的图像视频数据和命令转换为数字信号并传输给所述数据处理模块;
所述数据处理模块与所述输出接口模块连接,将所述命令和所述图像视频数据发送给所述输出接口模块和数据转存模块,所述输出接口模块将图像视频数据和命令转换为模拟信号输出给下一个从机的串接模块中的输入接口模块。
5.根据权利要求4所述的装置,其特征在于,所述输入接口模块包括:第一物理接口、第一测试模块、数据恢复模块和第一数据接口;所述第一测试模块和所述第一物理接口连接,所述第一物理接口通过串接线与上一个从机的输出接口模块的第二物理接口连接,所述第一测试模块用于测试所述主机与从机之间,或者所述从机之间的连接通道;
所述数据恢复模块分别与所述第一物理接口和第一数据接口连接,用于将所述第一物理接口接收到的图像视频数据和命令转换为数字信号并利用第一数据接口传输给所述数据处理模块。
6.根据权利要求5所述的装置,其特征在于,所述数据处理模块包括:数据读写模块、命令读写模块和数据转发模块;
所述数据读写模块与所述数据转存模块连接,用于获取或存储图像视频数据;
所述命令读写模块与所述数据转存模块连接,用于获取命令;
所述数据转发模块分别与所述数据读写模块、所述命令读写模块和输出接口模块中的第二数据接口连接,用于将所述图像视频数据发送给所述输出接口模块。
7.根据权利要求6所述的装置,其特征在于,所述数据处理模块还包括:命令转发模块和命令译码模块;
所述命令译码模块和所述命令转发模块均与所述命令读写模块连接;所述命令译码模块用于对所述命令读写模块获取到的命令进行译码;所述命令转发模块与所述输出接口模块中的第二数据接口连接,用于将所述命令发送给所述输出接口模块。
8.根据权利要求4-7任一项所述的装置,其特征在于,所述输出接口模块,包括:第二数据接口、第二测试模块、数据发送模块和第二物理接口;所述第二测试模块和所述第二物理接口连接,所述第二物理接口通过串接线与下一个从机的输入接口模块的第一物理接口连接,所述第二测试模块用于测试所述主机与从机之间,或者所述从机之间的连接通道,所述数据发送模块分别与所述第二物理接口和第二数据接口连接,用于将所述第二数据接口接收到的图像视频数据和命令转换为模拟信号并通过所述第二物理接口传输给与所述输出接口模块连接的下一个从机的输入接口模块。
9.根据权利要求8所述的装置,其特征在于,所述串接线包括:高速并行线,所述从机中测试板上的串行总线接口进行悬空设置。
10.一种测试设备,其特征在于,包括:上位机和权利要求1-9中任一项所述的显示测试装置,其中,所述上位机通过网线与所述显示测试装置连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222367211.1U CN217982803U (zh) | 2022-09-06 | 2022-09-06 | 显示测试装置和测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222367211.1U CN217982803U (zh) | 2022-09-06 | 2022-09-06 | 显示测试装置和测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217982803U true CN217982803U (zh) | 2022-12-06 |
Family
ID=84262000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222367211.1U Active CN217982803U (zh) | 2022-09-06 | 2022-09-06 | 显示测试装置和测试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217982803U (zh) |
-
2022
- 2022-09-06 CN CN202222367211.1U patent/CN217982803U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11041907B2 (en) | Method and system for acquisition of test data | |
US7231560B2 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US7962808B2 (en) | Method and system for testing the compliance of PCIE expansion systems | |
US20080294939A1 (en) | Debugging device and method using the lpc/pci bus | |
US20040078179A1 (en) | Logic verification system | |
EP2407889A1 (en) | Transmission/reception device, transmission device, reception device, and data transmission/reception method | |
CN106851183B (zh) | 基于fpga的多路视频处理系统及其方法 | |
CN101841732A (zh) | 一种多媒体电子设备的测试方法及测试装置 | |
US10474604B2 (en) | Transmitting universal serial bus (USB) data over alternate mode connection | |
CN113223446A (zh) | 显示模组控制器和显示系统 | |
CN114062893A (zh) | 多媒体接口的量产测试系统及其方法 | |
CN113434442A (zh) | 一种交换机及数据访问方法 | |
CN217982803U (zh) | 显示测试装置和测试设备 | |
CN113656232A (zh) | Soc芯片高速串行差分总线的系统级测试装置 | |
CN107391321B (zh) | 电子计算机单板及服务器调试系统 | |
JP2000029735A (ja) | 自己試験を行う集積回路 | |
CN109995425B (zh) | 一种测试设备通讯端口的方法和工装装置 | |
KR101816895B1 (ko) | 섀시형 통신 장비를 위한 관리용 시리얼 버스 | |
CN114660383A (zh) | 一种通用载荷管理器地检测试板卡 | |
KR102379558B1 (ko) | 피드백 로직을 구비하는 차량의 드라이버 시스템 및 그것의 동작 방법 | |
CN112947287A (zh) | 一种控制方法、控制器及电子设备 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN102221650B (zh) | 转接元件的测试模块 | |
CN105489160A (zh) | 一种led显示屏的数据传输装置、数据传输方法及系统 | |
CN110580205A (zh) | 能够进行多接口测试的系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |