CN115291090A - 芯片测试机信号延迟测量方法、装置及计算机设备 - Google Patents

Abstract

本申请涉及一种芯片测试机信号延迟测量方法、装置及计算机设备。一个实施例中，通过ATE自身的Pattern测试功能对目标通道进行矢量信号测试，并通过在矢量信号上设置时序相位点，多次测试后根据测试结果计算得到信号延迟时间。这样，使用ATE自身功能，无需借助外部仪器设备，可以完成对大量通道的信号延迟时间的测量，节省了测量时间和成本。此外，还可以多次改变时序相位点后进行计算，得到的信号延迟时间误差更小，结果更精确。

Description

芯片测试机信号延迟测量方法、装置及计算机设备

技术领域

本公开涉及芯片测试领域，尤其涉及一种芯片测试机信号延迟测量方法、装置及计算机设备。

背景技术

随着芯片技术的发展，如何高效准确地对芯片进行测试变得越来越重要。在芯片的测试过程中，通常会使用ATE（Automatic Test Equipment，自动测试机）进行测试。ATE是一种用于半导体行业的芯片测试机，ATE主控芯片可以根据预设的脚本程序产生特定格式的激励时序输出，并发送至待测芯片。待测芯片通常被置于ATE的测试板卡（也称业务板卡）上，与ATE主控芯片通过接插件、Load Board（负载板）等多段线路连接。其中，负载板是一种可以连接测试设备与被测器件的机械及电路接口板。ATE发出的激励时序输出通常是以Pattern（矢量信号）的形式传输的，因此这个环节一般被称为Pattern测试。

然而，ATE进行芯片测试时一般会同时测量多个待测芯片。其中，待测芯片可能位于同一测试板卡上，也可能位于不同测试板卡上。即使位于同一测试板卡，由于板卡上各个位置连接线路的不同，导致每个待测芯片与ATE主控芯片建立的信号通道在实际信号传输路径上可能存在长度偏差。若位于不同测试板卡，这种偏差将会更大。各通道间的路径长度偏差会导致ATE主控芯片发出的信号到达待测芯片的时间不一致，这将减弱Pattern时间裕量。在一些高速应用场合，信号送达或读取时间不一致还会造成时序逻辑错误，进而影响到整个Pattern测试，产生误差，给芯片测试造成很大的干扰。

因此，有必要提供一种能够确定因通道间线路偏差而造成的信号延迟时间的方法。

发明内容

基于此，针对上述技术问题，提供一种芯片测试机信号延迟测量方法、装置及计算机设备。本公开的技术方案如下：

根据本公开实施例的一个方面，提供一种芯片测试机信号延迟测量方法，包括：

对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号；

所述矢量信号测试完成后，移动所述时序相位点的位置，重新对所述目标通道进行矢量信号测试；

重复移动所述时序相位点的位置、重新对所述目标通道进行矢量信号测试，直至所述矢量信号测试的次数达到预设标准；

当所述矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

在其中一个实施例中，所述对目标通道进行矢量信号测试包括：

向目标通道发送所述测试矢量信号；

获取所述测试矢量信号的反射矢量信号；

将所述反射矢量信号中所述时序相位点处的电平与预设比较电平进行比较，记录电平比较结果。

在其中一个实施例中，在记录电平比较结果之后，还包括：

对所述电平比较结果进行二值处理，得到待处理数据；

对所述待处理数据进行数据累积；所述数据累积的结果用于当所述矢量信号测试的次数达到预设标准后进行延迟运算，得到所述信号延迟时间。

在其中一个实施例中，在对目标通道进行矢量信号测试之前，还包括：

确定测量模式，不同的测量模式对应有相应的矢量信号测试的次数；

根据所述测量模式确定所述矢量信号测试的次数的预设标准。

在其中一个实施例中，所述移动所述时序相位点的位置包括：

获取当前测试次序；

根据所述当前测试次序和预设的移动点步进计算出位移距离；

将所述时序相位点移动所述位移距离至目标位置。

在其中一个实施例中，在得到信号延迟时间之后，还包括：

根据所述信号延迟时间生成时间补偿数据，所述时间补偿数据用于所述芯片测试机实现信号时序补偿。

在其中一个实施例中，在得到信号延迟时间之后，还包括：

更改所述目标通道的长度；

对更改后的目标通道进行信号延迟测量，得到位移信号延迟时间；

根据所述信号延迟时间与所述位移信号延迟时间的差值生成位移差值时间补偿数据。

根据本公开实施例的另一方面，提供一种芯片测试机信号延迟测量装置，包括：

测试模块，用于对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号；

时序模块，用于移动所述时序相位点的位置；

主控模块，用于控制所述时序模块重复移动所述时序相位点的位置，还用于控制所述测试模块重新对所述目标通道进行矢量信号测试，直至所述矢量信号测试的次数达到预设标准；

数据处理模块，用于在所述矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

根据本公开实施例的另一方面，还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。

根据本公开实施例的另一方面，还提供一种芯片测试机，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。

根据本公开实施例的另一方面，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。

本公开实施例提供的技术方案中，通过ATE自身的Pattern测试功能对目标通道进行矢量信号测试，并通过对矢量信号设置时序相位点，多次测试后根据测试结果计算得到信号延迟时间。这样，使用ATE自身功能，可以在无需借助外部仪器设备的情况下，完成对信号延迟时间的测量，节省了测量时间和成本。此外，由于多次改变时序相位点后进行计算，得到的信号延迟时间误差更小，结果更精确。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是一个实施例中一种芯片测试机信号延迟测量方法的流程示意图；

图2是一个实施例中对目标通道进行矢量信号测试的流程示意图；

图3是另一个实施例中对目标通道进行矢量信号测试的流程示意图；

图4是一个实施例中确定测量模式的流程示意图；

图5是一个实施例中移动时序相位点的位置的流程示意图；

图6是一个实施例中对待处理数据进行数据累积的累积结果示意图；

图7是一个实施例中对长度改变后的线路通道进行延迟补偿的流程示意图；

图8是一个实施例中一种芯片测试机信号延迟测量装置的结构示意图；

图9是一个实施例中一种芯片测试机信号延迟补偿测量系统的结构示意图；

图10是一个实施例中一种芯片测试机信号延迟补偿测量方法的流程示意图；

图11是一个实施例中一种实现时序补偿的方法的流程示意图；

图12是一个实施例中一种计算机设备的内部结构示意图。

附图标记：

70-上位机；80-可编程逻辑器件中心；602-测试模块；604-时序模块；606-主控模块；608-数据处理模块；702-主控测量模块；704-Pattern控制模块；706-数据读取解析模块；708-数据累积和处理模块；710-文件生成模块；802- Pattern数据存储模块；804-输出模块；806-接收和比较模块；808-比较数据读写器；7041-时序控制单元；7042-电平控制单元；8021-时序参数存储单元；8022-电平参数存储单元。

具体实施方式

为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。例如若使用到第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”、“行进方向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

除非另有定义，本文所使用的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义可以相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”、“和/或”、“至少…之一”包括一个或多个相关的所列项目的任意的和所有的组合。需要说明的是，本公开中所描述的相连、连接等，可以是通过器件间的接口或引脚直接连接，也可以是通过引线连接，还可以是通过无线连接（通信连接）。

一般来说，ATE（Automatic Test Equipment，“自动测试机”，也可以被称为“芯片测试机”）对待测芯片（Device Under Test, DUT）进行芯片测试时，由于不同线路间存在长度偏差，导致Pattern到达待测芯片的时间有差异。为解决这个问题，可以引入外部设备依次对各线路通道进行测量的方式来获取延迟时间。然而ATE测试通道众多，这个方式费时费力，且不仅需要根据ATE的型号额外配置仪器设备，延迟时间测量过程中还存在测量点较难寻找、单次量测通道数目有限、数据记录和计算繁杂容易出错等问题，导致延迟时间测量出现耗时长、精度低、误差大的问题。

为解决上述问题，如图1所示，提供一种芯片测试机信号延迟测量方法，包括：

步骤S20，对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号。

其中，目标通道是ATE主控芯片与待测芯片之间的信号传输通道。矢量信号测试可以通过ATE本身的Pattern测试功能实现。利用ATE的Pattern测试，可以向目标通道发送Pattern（矢量信号），还可以设置时序相位点，在ATE测量端可以观测到Pattern，并将时序相位点处的电平与一预设值进行比较。所述时序相位点可以是预先设在Pattern时间轴上的点。

具体地，令ATE启动Pattern测试功能，根据预设指令向目标通道发送测试矢量信号。通过ATE获取反射矢量信号，得到Pattern测试结果。所述测试矢量信号包含有特定的时序相位点和电平。所述Pattern测试结果可以是ATE通过自身的比较功能得到的电平比较结果。

需要说明的是，本方案用于测量ATE主控芯片到业务板卡上待测芯片处的信号到达时间，因此进行Pattern测试时业务板卡上放置待测芯片处可以没有芯片，ATE主控芯片至业务板卡上放置芯片处的通道末端可以做开路处理。

步骤S30，矢量信号测试完成后，移动所述时序相位点的位置，重新对所述目标通道进行矢量信号测试。

具体地，改变时序相位点的位置，向目标通道发送时序相位点改变后的测试矢量信号，获得Pattern测试结果。在一些实施方式中，可以设置比较点步进，所述比较点步进为固定时间值，令时序相位点在周期内移动比较点步进的距离。例如设置比较点步进为20pS（皮秒），则可以令时序相位点在时间轴上向后移动20pS。

步骤S40，重复移动所述时序相位点的位置、重新对所述目标通道进行矢量信号测试，直至矢量信号测试的次数达到预设标准。

其中，矢量信号测试的次数是ATE主控芯片已对目标通道进行Pattern测试的次数。预设标准是ATE主控芯片根据预设指令需要进行Pattern测试的次数。

具体地，多次移动时序相位点的位置，每次移动后都对目标通道进行一次Pattern测试，直至达到预设的测试次数。

步骤S50，当矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

具体地，完成预设次数的Pattern测试后，可以对多次Pattern测试的结果进行综合运算，得到信号延迟时间。例如可以将多次Pattern测试的反射矢量信号合并在一条时间轴上，根据时序相位点的电平结果计算出信号延迟时间。在一些实施方式中，可以查找电平结果高于预设比较电平的时序相位点，并根据该时序相位点所在周期数得到基础时间，再根据时序相位点的初始位置、矢量信号测试的次数、比较点步进的大小，综合运算得到附加时间，将基础时间与附加时间相加可以得到信号延迟时间。

本公开实施例提供的技术方案中，通过ATE自身的Pattern测试功能对目标通道进行矢量信号测试，并通过在矢量信号上设置时序相位点，多次移动时序相位点并测试，根据测试结果计算得到信号延迟时间。这样，使用ATE自身功能，无需借助外部仪器设备，可以完成对大量通道的信号延迟时间的测量，节省了测量时间和成本。此外，还可以多次改变时序相位点后进行计算，得到的信号延迟时间误差更小，结果更精确。

在一个实施例中，如图2所示，对目标通道进行矢量信号测试包括：

步骤S202，向目标通道发送所述测试矢量信号。

其中，测试矢量信号可以是ATE的Pattern测试模块生成的矢量信号，测试矢量信号的周期可以设置为Per。Per是矢量信号输出和比较的时间单元，具体数值可自定义，单位为秒。在一些实施方式中，前端N个周期输出低电平，后端N个周期输出高电平，共计2N个周期，N为正整数。测试矢量信号中每个周期预先设置有时序相位点，所述时序相位点在每个周期中的位置是一致的。

具体地，令目标通道末端为开路状态，ATE主控芯片向目标通道发送带有时序相位点的测试矢量信号。所述目标通道是ATE向待测芯片放置点发送信号的线路通道。目标通道末端可以是ATE到待测芯片间的连接线路末端，所述末端指待测芯片一侧的末端。应当理解的是，令目标通道末端为开路状态时，线路末端不放置芯片。

步骤S204，获取所述测试矢量信号的反射矢量信号。

具体地，可以在ATE端接收目标通道返回的反射矢量信号。

根据时域信号反射原理，向传输路径中发送一个脉冲或阶跃信号，当传输路径中发生阻抗变化时，部分能量会被反射，其余能量继续传输。由于步骤S202中将目标通道末端设置为开路，电阻可以视为无限大，发出的信号到达通道末端后原路返回。由于返回的反射矢量信号会与部分发送的测试矢量信号相遇，在ATE测量端可以观测到测试矢量信号与反射矢量信号叠加混合的区域。例如当测试矢量信号设置低电平为L、高电平为H时，则在测量段可以观测到高电平与低电平叠加区域的信号幅值M=（H-L）/2+L。进一步地，测量矢量信号的低电平可以设为0。

步骤S206，将反射矢量信号中时序相位点处的电平与预设比较电平进行比较，记录电平比较结果。

其中，若设信号叠加区域的幅值为M，设预设比较电平为X，则M<X<H；其中，M=（H-L）/2+L；H为测量矢量信号的高电平，L为测量矢量信号的低电平。可选地，X=0.75×(H-L)+L。进一步地，L可以为0，此时X=0.75H。

应当理解的是，反射矢量信号与测量矢量信号的最高电平相同。

具体地，可以通过ATE的比较功能，将时序相位点处的电平与预设比较电平比较，还可以将电平比较结果写入指定的存储器。

上述实施例中，通过ATE向通道发送带有预设相位点的测试矢量信号，并利用ATE自身的比较功能将反射矢量信号中相位点处的电平与预设比较电平作比较，记录比较结果。这样，不借助外部仪器设备，通过ATE自身的功能模块便可以实现对目标通道的Pattern测试，并记录电平比较结果，简化了测试流程，提高了测试效率。

在一个实施例中，如图3所示，在记录电平比较结果之后，还包括：

步骤S208，对所述电平比较结果进行二值处理，得到待处理数据。

具体地，将时序相位点的电平与预设比较电平比较，低于预设比较电平记录为0，高于预设比较电平则记录为1，记录得到的0或1形成待处理数据。

步骤S210，对所述待处理数据进行数据累积；所述数据累积的结果用于当所述矢量信号测试的次数达到预设标准后进行延迟运算，得到所述信号延迟时间。

具体地，可以对每次Pattern测试的电平比较结果得到的待处理数据进行累积处理，当Pattern测试达到预设次数后，对累积的数据进行运算，得到信号延迟时间。

上述实施例中，将时序相位点的电平比较结果转换为0或1的形式，便于对数据进行存储、累积和读取，提高了数据处理效率，减少了整体测量时间。

在一个实施例中，如图4所示，在对目标通道进行矢量信号测试之前，还包括：

步骤S12，确定测量模式，不同的测量模式对应有相应的矢量信号测试的次数。

其中，测量模式可以是ATE根据对通道进行矢量信号测试的次数的不同预先设置的信号延迟测量模式。例如根据测量需求不同，可以提供性能模式、平衡模式、快速模式等测量模式。其中，在所述三种测量模式中，性能模式测试次数最多，时序相位点移动间隔最小，测试精度最高；平衡模式测试次数居中，时序相位点移动间隔居中，测试精度和测试时间适中；快速模式测试次数最少，时序相位点移动间隔最大，测试用时最少。

步骤S14，根据所述测量模式确定所述矢量信号测试的次数的预设标准。

上述实施例中，根据芯片测试机信号延迟的测量需求不同，可以确定与实际需求适配的测量模式，避免测量流程机械化、固定化，更高效地实现对信号延迟时间的测量。

在一个实施例中，如图5所示，移动所述时序相位点的位置包括：

步骤S302，获取当前测试次序。

其中，当前测试次序是ATE当前要进行的矢量信号测试在ATE本次信号延迟测量过程中已进行的矢量信号测试中的次序。应当理解的是，本方案实施例中提供的信号延迟测量方法中包含多次对目标通道进行矢量信号测试的过程。例如在信号延迟测量中预设矢量信号测试的次数为10次，则在第一次矢量信号测试后，当前测试次序为2；在第4次矢量信号测试后，当前测试次序为5。

步骤S304，根据所述当前测试次序和预设的移动点步进计算出位移距离。

其中，移动点步进可以是固定时间值。

具体地，将当前测试次序与预设的移动点步进相乘，得到位移距离。例如当前测试次序为2，移动点步进为20pS（皮秒），则位移距离为40pS。

步骤S306，将所述时序相位点移动所述位移距离至目标位置。

具体地，可以将时序相位点向后移动位移距离。例如位移距离为40pS时，将时序相位点在时间轴上向后移动40pS。在一些其他实现方式中，也可以将时序相位点向前移动所述位移距离。

上述实施例中，可以通过根据测试次序以及设置移动点步进定义时序相位点的移动规则，无需人工定义和计算，可以重复使用。这样，避免因测试次数不同而需要反复确认时序相位点的移动问题。此外，根据预先定义的移动规则，可以根据测试结果反向获取时序相位点与矢量信号测试开始的时间差，从而进一步确定信号时间延迟。

图6是一个实施例中对待处理数据进行数据累积的累积结果示意图。如图6所示，Cycle表示周期，可以用于计算边沿所处行数；CH0、CH1、CH62、CH63表示目标通道的编号，图6中在CH1与CH62之间省略了编号为CH2~CH61的目标通道；N、N+1表示周期数。

根据步骤S304~步骤S306中移动时序相位点的方式以及步骤S208~步骤S210中对时序相位点的电平比较结果转化累积得到的数据，在步骤S50中基于所述矢量信号测试的结果进行延迟运算可以包括：

在目标通道累积的数据中查找边沿所处的行数、加权位置，根据所述行数、所述加权位置计算得到信号延迟时间。

其中，所述边沿指时序相位点的电平在高于预设比较电平的跳变位置。例如在图6中代表电平比较结果的数字从0到1变化的位置对应的矢量信号跳变处即为边沿。所述行数是边沿前面完整周期的个数，例如图6中边沿处于第N个周期，在其前面有N-1个完整周期，则行数为N-1。所述加权位置可以包括初始加权位和步进位，所述初始加权位是时序相位点在所处周期内的初始位置，步进位是时序相位点根据比较点步进移动的距离，步进位可以通过比较点步进和测试次数得到。

具体地，将行数与周期相乘，所得乘积与加权位置做和，可以得到信号延迟时间。

在一个实施例中，在得到信号延迟时间之后，还包括：

根据所述信号延迟时间生成时间补偿数据，所述时间补偿数据用于所述芯片测试机实现信号时序补偿。

具体地，在得到信号延迟时间后，可以根据实际需要生成时间补偿数据。例如在步骤S50中得到信号延迟时间为5纳秒，可以将5纳秒作为时间补偿数据。

在一些其他实现方式中，还可以根据时间补偿数据生成补偿文件或补偿程序。所述补偿文件或补偿程序可以写入芯片测试机自身的存储模块，也可以写入外部存储器，用于被芯片测试机执行后实现芯片测试机信号的时序补偿，使信号到达通道末端的时间符合实际要求。

上述实施例中，通过信号延迟时间可以生成时间补偿数据，进一步还可以生成补偿文件等，用于芯片测试机实现信号的时序补偿和时序同步。这样，可以使芯片测试机发出的测试信号或矢量信号到达通道末端的时间符合芯片测试的需求。

在一个实施例中，如图7所示，在得到信号延迟时间之后，还包括：

步骤S62，更改所述目标通道的长度。

具体地，可以通过增加或减少ATE主控芯片与待测芯片连接口之间的线路长度来改变目标通道的长度。

步骤S64，对更改后的目标通道进行信号延迟测量，得到位移信号延迟时间。

其中，所述位移信号延迟时间是目标通道的长度发生改变后信号到达通道末端的延迟时间。

具体地，更改目标通道的长度后，执行步骤S20~步骤S50，通过步骤S50得到位移信号延迟时间。在一些其他实现方式中，也可以执行步骤S30~S50得到位移信号延迟时间。应当理解的是，所述对更改长度后的目标通道进行信号延迟测量的过程，与更改前的测量过程可以一致，也可以不一致。

步骤S66，根据所述信号延迟时间与所述位移信号延迟时间的差值生成位移差值时间补偿数据。

根据时域反射原理，反射叠加区域时间长度增量与末端线长增量一致。因此，可以将目标通道长度更改前测量得到的信号延迟时间与目标通道长度更改后测量得到的位移信号延迟时间做差，所得差值可以表征目标通道长度增加部分或减少部分引起的信号延迟时间，根据差值生成相应的时间补偿数据。

上述实施例中，通过对目标通道长度改变前后进行两次信号延迟测量，并根据所得结果的差值生成时间补偿数据。这样，避免了因通道线路长度发生变化而无法确定信号延迟时间的问题。

根据本公开实施例的另一方面，如图8所示，还提供一种芯片测试机信号延迟测量装置，包括：

测试模块602，用于对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号；

时序模块604，用于移动所述时序相位点的位置；

主控模块606，用于控制所述时序模块重复移动所述时序相位点的位置，还用于控制所述测试模块重新对所述目标通道进行矢量信号测试，直至所述矢量信号测试的次数达到预设标准；

数据处理模块608，用于在所述矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

关于上述测量装置的具体限定可以参见上文中对于上述测量方法的限定，在此不再赘述。上述测量装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

图9是一个实施例中一种芯片测试机信号延迟补偿测量系统的结构示意图，包括：上位机70、可编程逻辑器件中心80。所述上位机70与可编程逻辑器件中心80可以通过高速串行总线通信。所述可编程逻辑器件中心80可以是FPGA器件。所述上位机70可以是包含有处理器的电子设备，例如计算机设备、包含CPU或MCU的工控机、基于嵌入式操作系统的电子设备等。所述上位机70还可以读取外部的预设工程文件，获取测量相关的指令和参数等测量信息。

其中，所述上位机70包括：

主控测量模块702，用于根据测量模式设置对目标通道进行矢量信号测试的预设次数；还用于在信号延迟测量开始后控制整个测量进程，直至对目标通道的矢量信号测试的次数达到预设次数，测量完成。

Pattern控制模块704，用于控制Pattern数据和指令下发、设置周期和时序相位点、设定输出电平的规格、比较电平幅值等。所述Pattern控制模块704包括时序控制单元7041、电平控制单元7042。时序控制单元7041用于设置Pattern中时序相位点的初始位置，还用于移动所述时序相位点。电平控制单元7042用于控制生成的Pattern的电平。

数据读取解析模块706，用于在每次Pattern测试后读取比较数据读写器808中的电平比较结果，还可以用于将电平比较结果进行二进制转化，得到待处理数据。

数据累积和处理模块708，用于对所述待处理数据进行数据累积和缓存，还用于在所有Pattern测试结束后对累积和缓存的数据进行处理，得到信号延迟补偿数据。

文件生成模块710，用于根据信号延迟补偿数据生成延迟补偿文件并保存到芯片测试机的存储器。

所述可编程逻辑器件中心80包括：

Pattern数据存储模块802，用于存储Pattern的相关数据。所述Pattern数据存储模块802包括时序参数存储单元8021、电平参数存储单元8022。所述时序参数存储单元8021用于存储Pattern中时序相位点的位置。所述电平参数存储单元8022用于存储Pattern的电平参数。 输出模块804，用于根据存储的Pattern数据向目标通道输出测试矢量信号。

接收和比较模块806，用于接收目标通道返还的反射矢量信号，并将所述反射矢量信号中时序相位点处的电平与预设比较电平比较，得到电平比较结果。

比较数据读写器808，用于记录电平比较结果。所述可编程逻辑器件中心80可以通过比较数据读写器808将结果存入DDR（Double Data Rate，双倍速率同步动态随机存储器），并在Pattern测试结束后回读本次测试中每个周期的比较结果。

应当理解的是，如图9所示的芯片测试机信号延迟补偿测量系统可以应用于具备该系统运行环境的ATE芯片测试机。

在一个实施例中，如图10所示，提供一种芯片测试机信号延迟补偿测量方法，可以应用于如图9所示的芯片测试机信号延迟补偿测量系统，所述测量方法包括：

上位机70下载预设工程文件到芯片测试机；所述预设工程文件包含按照时域反射原理设计的待测Pattern内容、电平参数、时序参数、测量模式等配置信息；

主控测量模块702获取配置信息，开始测量；根据预设工程中的测量模式设置对目标通道进行矢量信号测试的预设次数，移动时序相位点，并将待测Pattern内容、电平参数、时序参数等相关Pattern数据下发至Pattern控制模块704；

Pattern控制模块704将当前矢量信号测试的Pattern数据发送给可编程逻辑器件中心80的Pattern数据存储模块802；

输出模块804运行Pattern测试，根据Pattern数据存储模块802中的Pattern数据向目标通道输出测试矢量信号；

接收和比较模块806获取目标通道返还的反射矢量信号数据，并将所述反射矢量信号中时序相位点处的电平与预设比较电平比较，得到电平比较结果；

比较数据读写器808记录电平比较结果，并将电平比较结果发送给数据读取解析模块706；数据读取解析模块706读取电平比较结果后，将电平比较结果进行二进制转化，得到待处理数据，由数据累积和处理模块708对待处理数据进行累积和缓存；

在对目标通道进行矢量信号测试的次数达到预设次数后，数据累积和处理模块708对累积和缓存的数据进行处理，得到信号延迟补偿数据；

文件生成模块710根据信号延迟补偿数据生成延迟补偿文件。

图11是一个实施例中一种实现时序补偿的方法的流程示意图，可以应用于图9所示的芯片测试机信号延迟补偿测量系统，所述方法包括：

响应于开启补偿的指令，检查补偿文件是否合法；其中，补偿文件可以是图9中文件生成模块710根据信号延迟补偿数据生成的延迟补偿文件；

若补偿文件合法，则读取补偿文件数据；

将补偿文件数据应用至时序控制单元7041；

在测试开始前将所述补偿文件数据发送至可编程逻辑器件中心80的时序参数存储单元8021；所述补偿文件数据用于补偿时序参数，以实现信号的时序补偿和时序同步。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

根据本公开实施例的另一方面，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、运营商网络、NFC（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现上述测量方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

根据本公开实施例的另一方面，提供了一种芯片测试机，该芯片测试机包括处理器和存储器。其中，存储器包括非易失性存储介质、内存储器，存储器内存储有计算机程序。处理器用于提供计算和控制能力，该处理器执行计算机程序时实现上述各方法实施例中的步骤。在一些其他实现方式中，存储器也可以是外部存储器。

根据本公开实施例的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-Only Memory，ROM）、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic Random Access Memory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。

Claims (10)

1.一种芯片测试机信号延迟测量方法，其特征在于，包括：

对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号；

所述矢量信号测试完成后，移动所述时序相位点的位置，重新对所述目标通道进行矢量信号测试；

重复移动所述时序相位点的位置、重新对所述目标通道进行矢量信号测试，直至所述矢量信号测试的次数达到预设标准；

当所述矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

2.根据权利要求1所述的测量方法，其特征在于，所述对目标通道进行矢量信号测试包括：

向目标通道发送所述测试矢量信号；

获取所述测试矢量信号的反射矢量信号；

将所述反射矢量信号中所述时序相位点处的电平与预设比较电平进行比较，记录电平比较结果。

3.根据权利要求2所述的测量方法，其特征在于，在记录电平比较结果之后，还包括：

对所述电平比较结果进行二值处理，得到待处理数据；

对所述待处理数据进行数据累积；所述数据累积的结果用于当所述矢量信号测试的次数达到预设标准后进行延迟运算，得到所述信号延迟时间。

4.根据权利要求1所述的测量方法，其特征在于，在对目标通道进行矢量信号测试之前，还包括：

确定测量模式，不同的测量模式对应有相应的矢量信号测试的次数；

根据所述测量模式确定所述矢量信号测试的次数的预设标准。

5.根据权利要求1所述的测量方法，其特征在于，所述移动所述时序相位点的位置包括：

获取当前测试次序；

根据所述当前测试次序和预设的移动点步进计算出位移距离；

将所述时序相位点移动所述位移距离至目标位置。

6.根据权利要求1所述的测量方法，其特征在于，在得到信号延迟时间之后，还包括：

根据所述信号延迟时间生成时间补偿数据，所述时间补偿数据用于所述芯片测试机实现信号时序补偿。

7.根据权利要求1所述的测量方法，其特征在于，在得到信号延迟时间之后，还包括：

更改所述目标通道的长度；

对更改后的目标通道进行信号延迟测量，得到位移信号延迟时间；

根据所述信号延迟时间与所述位移信号延迟时间的差值生成位移差值时间补偿数据。

8.一种芯片测试机信号延迟测量装置，其特征在于，包括：

测试模块，用于对目标通道进行矢量信号测试；所述矢量信号测试使用所述芯片测试机生成的带有时序相位点的测试矢量信号；

时序模块，用于移动所述时序相位点的位置；

主控模块，用于控制所述时序模块重复移动所述时序相位点的位置，还用于控制所述测试模块重新对所述目标通道进行矢量信号测试，直至所述矢量信号测试的次数达到预设标准；

数据处理模块，用于在所述矢量信号测试的次数达到预设标准后，基于所述矢量信号测试的结果进行延迟运算，得到信号延迟时间。

9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。

10.一种芯片测试机，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。

Images