CN102207535A - 对含adc和dac的模拟基带芯片自动测试的电路结构及方法 - Google Patents

Abstract

本发明涉及一种对含ADC和DAC的模拟基带芯片自动测试的电路结构，其中低压差分信号转换模块与模拟基带芯片的低压差分信号输入端和低压差分信号输出端连接，模拟基带芯片的数模转换器的输出端与模数转换器的输入端连接，低压差分信号转换模块与发送数据存储模块、接收数据存储模块和发送和停止控制模块连接，发送数据存储模块、接收数据存储模块通过误差计算模块、测试结果显示模块和外部显示装置连接。本发明还涉及基于该电路结构对含ADC和DAC的模拟基带芯片自动测试的方法。采用该种对含ADC和DAC的模拟基带芯片自动测试的电路结构及方法，降低了测试复杂程度，缩短了测试时间，提高了测试精度和可靠性，过程方便快捷，工作性能稳定、适用范围较为广泛。

Description

对含ADC和DAC的模拟基带芯片自动测试的电路结构及方法

技术领域

本发明涉及集成电路领域，特别涉及集成电路芯片测试技术领域，具体是指一种实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构及其方法。

背景技术

芯片测试是芯片研发过程中极其重要一个步骤，测试方案的优劣极大地影响着芯片的研发周期及研发成本。好的测试方案可以提高芯片的成品率，缩短研发周期，降低研发成本。包含ADC和DAC的模拟基带芯片研发过程中，测试方案的稳定性，测试结果的可靠性，以及测试效率都是影响芯片研发的重要因素。

手机终端的核心包括射频、模拟基带和数字基带。模拟基带芯片的模拟端与射频芯片相连，数字端与数字基带芯片相连。模拟基带芯片一般由两个DAC和两个ADC、数字滤波器、控制逻辑等部分组成。DAC和ADC作为模拟基带芯片的重要组成部分，其性能优劣是芯片的一个重要指标。

LVDS(Low-Voltage Differential Signaling)，即低压差分信号，是1994年由美国国家半导体公司提出的一种信号传输模式，他是一种满足当今高性能数据传输应用的新型技术。LVDS技术拥有330mV的低压差分信号和快速过渡时间，这可以使产品达到几百Mbps到2Gbps的高数据速率。此外，这种低压摆幅还可以降低功耗。LVDS技术被广泛应用于通信芯片的信号传输。

FPGA(Field Programmable Gate Array)即现场可编程门阵列，它是在PAL(ProgrammableArray Logic可编程阵列逻辑)、GAL(Generic Array Logic通用阵列逻辑)、EPLD(ErasableProgrammable Logic Device可擦除可编程逻辑器件)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。目前FPGA的品种很多，有XILINX公司的Virtex系列、TI公司的TPC系列、ALTERA公司的Stratix系列等。

DA转换器(数模转换器)是一种将二进制数字量形式的离散信号转换成以标准量(或参考量)为基准的模拟量的转换器，简称DAC或D/A转换器。最常见的数模转换器是将并行二进制的数字量转换为直流电压。

AD转换器(模数转换器)是一种将模拟信号转变为二进制数字信号的电子元件，简称ADC或A/D转换器。任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。最常见的模数转换器是将电压量转换成并行二进制数字量。

AD转换器和DA转换器目前被广泛应用于通信等各个领域，是模拟基带芯片的重要组成部分。

包含ADC和DAC的模拟基带芯片的一般测试方法是分别对ADC和DAC进行误差测试。信号发生器从ADC的模拟输入端输入一个波形，用逻辑分析仪采集数字输出，再与理想的波形做比较计算ADC误差大小。从DAC的数字端输入一组数字信号，用示波器观察模拟端的输出波形，再与理想波形做比较计算DAC的误差大小。

同时，由于模拟信号的产生需要信号发生器，发送波形可变性不高，无法测量不同波形不同频率组合的信号。模拟信号的接收需要万用表或示波器等设备，无法得到精确电压值，测试结果准确性较低。数字信号的接收需要逻辑分析仪，自动化程度较低，效率较低。

以上测试方法有以下缺点：

(1)测试系统复杂，自动化程度低；

(2)可测量的波形比较单一；

(3)DAC的模拟输出不易观察统计，从而影响计算精度；

(4)测试时间长，效率低。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够实现实时自动化测试、实时显示测试结果、有效降低测试系统的复杂程度、提高测试精度和效率、结构简单实用、过程方便快捷、工作性能稳定可靠、适用范围较为广泛的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构及其方法。

为了实现上述的目的，本发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构及其方法如下：

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其主要特点是，所述的电路结构中包括测试控制功能装置，所述的测试控制功能装置中包括发送数据存储模块、接收数据存储模块、低压差分信号转换模块、发送和停止控制模块、误差计算模块、测试结果显示模块，所述的低压差分信号转换模块与所述的模拟基带芯片的低压差分信号输入端和低压差分信号输出端均相连接，所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接，且该低压差分信号转换模块与所述的发送数据存储模块、接收数据存储模块和发送和停止控制模块均相连接，所述的发送数据存储模块、接收数据存储模块均依次通过所述的误差计算模块、所述的测试结果显示模块和外部显示装置相连接。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的测试控制功能装置为可编程逻辑器件。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的可编程逻辑器件为FPGA芯片。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的FPGA芯片为Spartan3A系列的XC3S50AN芯片。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的发送数据存储模块为发送数据RAM存储模块，所述的接收数据存储模块为接收数据RAM存储模块。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的低压差分信号转换模块为低压差分信号转换逻辑模块，所述的发送和停止控制模块为发送和停止控制逻辑模块，所述的误差计算模块为误差计算逻辑模块，所述的测试结果显示模块为测试结果显示逻辑模块。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中的外部显示装置为数个LED显示单元。

该基于上述的电路结构实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其主要特点是，所述的方法包括以下步骤：

(1)将所述的电路结构中的测试控制功能装置与所述的模拟基带芯片相连接，并将所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接；

(2)所述的发送和停止控制模块启动测试过程，并将预存于所述的发送数据存储模块中的发送数据通过所述的低压差分信号转换模块发送至所述的模拟基带芯片中；

(3)所述的低压差分信号转换模块接收所述的模拟基带芯片的环回数据，并将所述的环回数据存入所述的接收数据存储模块中；

(4)所述的误差计算模块计算发送数据与环回数据之间的误差并进行测试结果判断；

(5)所述的误差计算模块将测试结果送至所述的测试结果显示模块；

(6)所述的测试结果显示模块根据测试结果驱动所述的外部显示装置进行结果实时显示。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的误差计算模块计算发送数据与环回数据之间的误差并进行测试结果判断，包括以下步骤：

(11)所述的误差计算模块从所述的发送数据存储模块中读取发送数据，并从所述的接收数据存储模块中读取环回数据；

(12)所述的误差计算模块根据以下公式计算发送数据与环回数据之间的误差Error_avg：

${\mathrm{Error}}_{\mathrm{avg}}=\left(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}\right|\mathrm{dl}\left(i\right)-\mathrm{ul}\left(i\right)\left|\right)/N;$

其中，ul(i)为发送数据的采样值，dl(i)为环回数据的采样值，N为采样点数量；

(13)判断所述的误差Error_avg是否小于系统预设的误差门限值；

(14)如果是，则误差在允许范围之内，返回模拟基带芯片是良品的测试结果；

(15)如果否，则误差超出允许范围，返回模拟基带芯片为次品的测试结果。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的采样点数量N为2048。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的误差门限值为10。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的测试结果显示模块根据测试结果驱动所述的外部显示装置进行结果实时显示，包括以下步骤：

(21)如果测试正在进行中，则所述的测试结果显示模块向所述的外部显示装置输出“00”的控制信号；

(22)如果测试结果为模拟基带芯片是良品，则所述的测试结果显示模块向所述的外部显示装置输出“01”的控制信号；

(23)如果测试结果为模拟基带芯片是次品，则所述的测试结果显示模块向所述的外部显示装置输出“10”的控制信号。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的测试控制功能装置为FPGA芯片，所述的步骤(2)之前还包括以下步骤：

(31)使用硬件描述语言编写实现测试控制功能的FPGA逻辑代码；

(32)将该FPGA逻辑代码烧写入FPGA芯片中。

该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法中的硬件描述语言为Verilog硬件描述语言或者高速集成电路硬件描述语言。

采用了该发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构及其方法，由于其中的FPGA芯片易于编程，可灵活改变内部逻辑，使得测试者可以方便地搭建测试平台，并利用了DAC、ADC模块形成测试环路，并采用FPGA进行误差计算，从而实现了对含有ADC和DAC的模拟基带芯片的自动化测试，而且不需要任何其他的处理器芯片和信号发生器、逻辑分析仪、万用表等仪器，即可快速、准确的完成误差计算，并能够实时显示测试结果，不但大大降低了测试系统的复杂程度，而且大大缩短了测试时间，提高了测试精度和可靠性，测试结果简单直观，而且结构简单实用，过程方便快捷，工作性能稳定可靠，适用范围较为广泛。

附图说明

图1为本发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构的整体结构示意图。

图2为本发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构中测试控制功能装置的内部功能模块组成示意图。

图3为本发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法的流程图。

图4a、4b为采用本发明的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法的测试结果比较示意图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图1和图2所示，该实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其中，所述的电路结构中包括测试控制功能装置，所述的测试控制功能装置中包括发送数据存储模块、接收数据存储模块、低压差分信号转换模块、发送和停止控制模块、误差计算模块、测试结果显示模块，所述的低压差分信号转换模块与所述的模拟基带芯片的低压差分信号输入端和低压差分信号输出端均相连接，所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接，且该低压差分信号转换模块与所述的发送数据存储模块、接收数据存储模块和发送和停止控制模块均相连接，所述的发送数据存储模块、接收数据存储模块均依次通过所述的误差计算模块、所述的测试结果显示模块和外部显示装置相连接。

其中，所述的测试控制功能装置为可编程逻辑器件，该可编程逻辑器件为FPGA芯片，该FPGA芯片为Spartan3A系列的XC3S50AN芯片。

同时，所述的发送数据存储模块为发送数据RAM存储模块，所述的接收数据存储模块为接收数据RAM存储模块，所述的低压差分信号转换模块为低压差分信号转换逻辑模块，所述的发送和停止控制模块为发送和停止控制逻辑模块，所述的误差计算模块为误差计算逻辑模块，所述的测试结果显示模块为测试结果显示逻辑模块。

另外，所述的外部显示装置为数个LED显示单元。

再请参阅图3所示，该基于上述的电路结构实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其中，所述的方法包括以下步骤：

(1)将所述的电路结构中的测试控制功能装置与所述的模拟基带芯片相连接，并将所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接；

(11)使用硬件描述语言编写实现测试控制功能的FPGA逻辑代码；所述的硬件描述语言可以为Verilog硬件描述语言或者高速集成电路硬件描述语言；

(12)将该FPGA逻辑代码烧写入FPGA芯片中；

(2)所述的发送和停止控制模块启动测试过程，并将预存于所述的发送数据存储模块中的发送数据通过所述的低压差分信号转换模块发送至所述的模拟基带芯片中；

(3)所述的低压差分信号转换模块接收所述的模拟基带芯片的环回数据，并将所述的环回数据存入所述的接收数据存储模块中；

(4)所述的误差计算模块计算发送数据与环回数据之间的误差并进行测试结果判断，包括以下步骤：

(a)所述的误差计算模块从所述的发送数据存储模块中读取发送数据，并从所述的接收数据存储模块中读取环回数据；

(b)所述的误差计算模块根据以下公式计算发送数据与环回数据之间的误差Error_avg：

${\mathrm{Error}}_{\mathrm{avg}}=\left(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}\right|\mathrm{dl}\left(i\right)-\mathrm{ul}\left(i\right)\left|\right)/N;$

其中，ul(i)为发送数据的采样值，dl(i)为环回数据的采样值，N为采样点数量；该采样点数量N为2048，该误差门限值为10；

(c)判断所述的误差Error_avg是否小于系统预设的误差门限值；

(d)如果是，则误差在允许范围之内，返回模拟基带芯片是良品的测试结果；

(e)如果否，则误差超出允许范围，返回模拟基带芯片为次品的测试结果；

(5)所述的误差计算模块将测试结果送至所述的测试结果显示模块；

(6)所述的测试结果显示模块根据测试结果驱动所述的外部显示装置进行结果实时显示，包括以下步骤：

(a)如果测试正在进行中，则所述的测试结果显示模块向所述的外部显示装置输出“00”的控制信号；

(b)如果测试结果为模拟基带芯片是良品，则所述的测试结果显示模块向所述的外部显示装置输出“01”的控制信号；

(c)如果测试结果为模拟基带芯片是次品，则所述的测试结果显示模块向所述的外部显示装置输出“10”的控制信号。

在实际使用当中，请参阅图1所示，其中，本发明只需要一个FPGA即可实现ADC、DAC的自动化测试。把待测芯片的DAC输出引脚与ADC输入引脚相连，FPGA从芯片的LVDS输入端输入数字信号，经过芯片内部数字逻辑，并由DAC转换为模拟信号输出，再送入ADC输入引脚，经过ADC转换成数字信号，再经过待测芯片内部数字逻辑，转换成LVDS信号，输出返回给FPGA。FPGA将发送波形与接收波形进行比较计算即可得到测量误差。FPGA的I/O接口与外部LED相连，即可将测试结果实时显示出来。

本发明所用到的FPGA需要具备一定的RAM容量，且支持LVDS接口，如Xilinx公司的Spartan3A系列。FPGA主要实现五部分逻辑功能：用于存储发送数据和接收数据的RAM逻辑、数字信号与LVDS标准信号的转换逻辑、向待测芯片发送数据和停止发送的控制逻辑、误差计算逻辑，以及测试结果显示逻辑。

FPGA芯片的内部逻辑功能如图2所示。其中，发送数据RAM用于存储FPGA需要发送的数据信号，可以是若干个周期的呈正弦分布的数字信号；接收数据RAM用于存储FPGA接收到的数字信号；LVDS转换逻辑模块负责LVDS标准信号与一般数字信号之间的转换，具体是把待发送的数字信号转换为串行的LVDS信号，同时把接收到的串行的LVDS信号转换为并行的数字信号；发送和停止控制逻辑模块负责检测开始发送和停止发送信号，控制LVDS转换逻辑模块开始或停止工作；误差计算逻辑模块根据发送数据RAM和接收数据RAM的值进行误差计算；测试结果显示逻辑模块通过FPGA的I/O口与外界LED相连，通过一定组合将误差结果显示出来。

当发送和停止控制逻辑模块检测到开始发送信号时，开始通过LVDS转换逻辑模块将发送数据RAM中的数据转换为LVDS标准信号发送出去，同时LVDS接口开始接收数据，通过LVDS转换逻辑模块将接收的LVDS信号转换为一般的数字信号并依次存储于接收数据RAM。当发送和停止控制逻辑模块检测到停止信号时，FPGA芯片停止发送数据。误差计算逻辑模块根据发送数据RAM和接收数据RAM的值进行误差计算，并通过测试结果显示逻辑模块将误差用FPGA芯片的外围LED显示出来。

误差计算是FPGA逻辑设计中最重要的一个部分，本发明采用以下公式进行误差计算：

${\mathrm{Error}}_{\mathrm{avg}}=\left(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}\right|\mathrm{dl}\left(i\right)-\mathrm{ul}\left(i\right)\left|\right)/N;$

其中：ul(i)表示FPGA向待测芯片发送的数字量；dl(i)表示经过ADC转换，由LVDS输出到到FPGA的数字量；N表示采样点，由FPGA芯片逻辑内部设定，如2048，N越大，采样时间越长，测试结果越准确。

FPGA芯片通过以上公式计算出误差，并与设定的门限值进行比较，若小于该门限值则表示误差在允许范围之内，待测芯片是良品，若大于该门限值则表示误差超出允许范围，待测芯片为次品。

FPGA芯片的测试结果显示逻辑可以使测试者便于观察和统计误差。

在本发明中，采用的FPGA芯片是Xilinx公司的Spartan3A系列的XC3S50AN。该FPGA提供54Kbit RAM、最多108个I/O口和最多50对LVDS接口。

图1是本发明的测试平台。其中含有ADC和DAC的模拟芯片的DAC输出引脚与ADC输入引脚相连，FPGA从芯片的LVDS输入端输入事先设定的二进制数字信号，DAC输出的模拟信号连接到ADC的输入引脚，经过ADC转换从LVDS输出端返回给FPGA。

本发明中，FPGA主要实现五部分逻辑功能：用于存储发送数据和接收数据的RAM逻辑、将数字信号转换为LVDS标准信号的转换逻辑、向待测芯片发送数据和停止发送的控制逻辑、误差计算逻辑，以及测试结果显示逻辑。

本发明的测试流程如图3所示：

第一步：按图1将FPGA与待测芯片相连接，并将待测芯片的DAC输出与ADC输入相连。

第二步：用Verilog HDL(Verilog Hardware Description Language Verilog硬件描述语言)或VHDL(Very High Speed Integrated Circuit Hardware Description Language高速集成电路硬件描述语言)编写实现本方案功能的FPGA逻辑代码，并烧写入FPGA平台。

其中，FPGA芯片内部需要分别分配发送数据和接收数据的两块RAM，大小必须小于FPGA芯片的最大RAM容量。本发明采用的XC3S50AN提供54Kbit大小的RAM，因此发送数据和接收数据的RAM总大小必须小于54Kbit，如分别设定发送数据和接收数据RAM大小为2048×8bit。发送数据RAM中存入待测的数据，范围是一128～127，本发明采用4个周期的正弦信号对应的二进制数字量作为发送数据。接收数据的RAM用于存储实际接收的环回的数字量。

FPGA芯片的发送数据和停止发送的控制逻辑由外部相连的一个开关来控制。默认状态下开关接到FPGA I/O引脚的高电平电压1.8V，(本发明采用的FPGA I/O引脚高电平为1.8V)，此时FPGA不发送任何数据；开关按下时接地，此时在对应的FPGA I/O引脚上产生一个脉冲，用于触发发送数据的逻辑。

第三步：触发FPGA逻辑，开始向待测芯片发送数据。

第四步：FPGA开始自动接收待测芯片环回的数据，并计算误差。

第五步：通过外部相连的LED将测试结果实时显示出来。

第四步中，误差计算采用以下公式：

${\mathrm{Error}}_{\mathrm{avg}}=\left(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}\right|\mathrm{dl}\left(i\right)-\mathrm{ul}\left(i\right)\left|\right)/N$

其中：ul(i)表示FPGA向待测芯片发送的数字量；dl(i)表示经过ADC转换，由LVDS输出到到FPGA的数字量；N表示采样点，本发明中，N可以取2048。

FPGA芯片通过以上公式计算出误差，并与设定的门限值进行比较，若小于该门限值则表示误差在允许范围之内，待测芯片是良品，若大于该门限值则表示误差超出允许范围，待测芯片为次品。

再请参阅图4a、4b所示，其中的横坐标为采样点个数，即误差计算公式中的N，纵坐标为接收数据的二进制数值。波形I是FPGA向待测芯片发送的波形，共2048个数据，是4个周期正弦波的二进制数字量，范围是-128～127；波形II是FPGA接收的数据。设置误差门限值为10，图4a的测试结果平均误差为3，因此判定该待测芯片为良品；图4b的测试结果平均误差为29，因此判定该待测芯片为次品。

第五步中，采用与FPGA相连的8个LED显示测试结果。其中两个LED用于显示测试结果通过与否，如“00”表示测试进行中，尚未计算出结果，“01”表示待测芯片为良品，“10”表示待测芯片为次品。其余6个LED用于显示二进制形式的误差值，便于测试者统计和分析测试结果。

采用了上述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构及其方法，由于其中的FPGA芯片易于编程，可灵活改变内部逻辑，使得测试者可以方便地搭建测试平台，并利用了DAC、ADC模块形成测试环路，并采用FPGA进行误差计算，从而实现了对含有ADC和DAC的模拟基带芯片的自动化测试，而且不需要任何其他的处理器芯片和信号发生器、逻辑分析仪、万用表等仪器，即可快速、准确的完成误差计算，并能够实时显示测试结果，不但大大降低了测试系统的复杂程度，而且大大缩短了测试时间，提高了测试精度和可靠性，测试结果简单直观，而且结构简单实用，过程方便快捷，工作性能稳定可靠，适用范围较为广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (14)

1.一种实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的电路结构中包括测试控制功能装置，所述的测试控制功能装置中包括发送数据存储模块、接收数据存储模块、低压差分信号转换模块、发送和停止控制模块、误差计算模块、测试结果显示模块，所述的低压差分信号转换模块与所述的模拟基带芯片的低压差分信号输入端和低压差分信号输出端均相连接，所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接，且该低压差分信号转换模块与所述的发送数据存储模块、接收数据存储模块和发送和停止控制模块均相连接，所述的发送数据存储模块、接收数据存储模块均依次通过所述的误差计算模块、所述的测试结果显示模块和外部显示装置相连接。

2.根据权利要求1所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的测试控制功能装置为可编程逻辑器件。

3.根据权利要求2所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的可编程逻辑器件为FPGA芯片。

4.根据权利要求3所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的FPGA芯片为Spartan3A系列的XC3S50AN芯片。

5.根据权利要求2至4中任一项所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的发送数据存储模块为发送数据RAM存储模块，所述的接收数据存储模块为接收数据RAM存储模块。

6.根据权利要求2至4中任一项所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的低压差分信号转换模块为低压差分信号转换逻辑模块，所述的发送和停止控制模块为发送和停止控制逻辑模块，所述的误差计算模块为误差计算逻辑模块，所述的测试结果显示模块为测试结果显示逻辑模块。

7.根据权利要求1至4中任一项所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的电路结构，其特征在于，所述的外部显示装置为数个LED显示单元。

8.一种基于权利要求1所述的电路结构实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的方法包括以下步骤：

(1)将所述的电路结构中的测试控制功能装置与所述的模拟基带芯片相连接，并将所述的模拟基带芯片的数模转换器的输出端与模数转换器的输入端相连接；

(2)所述的发送和停止控制模块启动测试过程，并将预存于所述的发送数据存储模块中的发送数据通过所述的低压差分信号转换模块发送至所述的模拟基带芯片中；

(3)所述的低压差分信号转换模块接收所述的模拟基带芯片的环回数据，并将所述的环回数据存入所述的接收数据存储模块中；

(4)所述的误差计算模块计算发送数据与环回数据之间的误差并进行测试结果判断；

(5)所述的误差计算模块将测试结果送至所述的测试结果显示模块；

(6)所述的测试结果显示模块根据测试结果驱动所述的外部显示装置进行结果实时显示。

9.根据权利要求8所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的误差计算模块计算发送数据与环回数据之间的误差并进行测试结果判断，包括以下步骤：

(11)所述的误差计算模块从所述的发送数据存储模块中读取发送数据，并从所述的接收数据存储模块中读取环回数据；

(12)所述的误差计算模块根据以下公式计算发送数据与环回数据之间的误差Error_avg：

${\mathrm{Error}}_{\mathrm{avg}}=\left(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}\right|\mathrm{dl}\left(i\right)-\mathrm{ul}\left(i\right)\left|\right)/N;$

其中，ul(i)为发送数据的采样值，dl(i)为环回数据的采样值，N为采样点数量；

(13)判断所述的误差Error_avg是否小于系统预设的误差门限值；

(14)如果是，则误差在允许范围之内，返回模拟基带芯片是良品的测试结果；

(15)如果否，则误差超出允许范围，返回模拟基带芯片为次品的测试结果。

10.根据权利要求9所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的采样点数量N为2048。

11.根据权利要求9所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的误差门限值为10。

12.根据权利要求9所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的测试结果显示模块根据测试结果驱动所述的外部显示装置进行结果实时显示，包括以下步骤：

(21)如果测试正在进行中，则所述的测试结果显示模块向所述的外部显示装置输出“00”的控制信号；

(22)如果测试结果为模拟基带芯片是良品，则所述的测试结果显示模块向所述的外部显示装置输出“01”的控制信号；

(23)如果测试结果为模拟基带芯片是次品，则所述的测试结果显示模块向所述的外部显示装置输出“10”的控制信号。

13.根据权利要求8所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的测试控制功能装置为FPGA芯片，所述的步骤(2)之前还包括以下步骤：

(31)使用硬件描述语言编写实现测试控制功能的FPGA逻辑代码；

(32)将该FPGA逻辑代码烧写入FPGA芯片中。

14.根据权利要求13所述的实现对具有模数转换器和数模转换器的模拟基带芯片进行自动测试的方法，其特征在于，所述的硬件描述语言为Verilog硬件描述语言或者高速集成电路硬件描述语言。

Images