CN101592707A - 模拟数字混合信号芯片测试卡 - Google Patents
模拟数字混合信号芯片测试卡 Download PDFInfo
- Publication number
- CN101592707A CN101592707A CNA2009100696445A CN200910069644A CN101592707A CN 101592707 A CN101592707 A CN 101592707A CN A2009100696445 A CNA2009100696445 A CN A2009100696445A CN 200910069644 A CN200910069644 A CN 200910069644A CN 101592707 A CN101592707 A CN 101592707A
- Authority
- CN
- China
- Prior art keywords
- chip
- module
- signal
- analog
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 183
- 238000012545 processing Methods 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 238000005070 sampling Methods 0.000 claims description 24
- 230000000737 periodic effect Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003442 weekly effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Abstract
本发明涉及一种模拟数字混合信号芯片测试卡，该测试卡上的芯片测试电路包括系统接口模块、配置芯片、FPGA处理模块及数模转换模块，系统接口模块通过总线与FPGA处理模块相连接，与配置芯片相连接的FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接，通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯片载板的模拟信号输入端相连接，被测芯片载板的数字信号输出端与FPGA处理模块的数字信号输入端相连接。本发明设计合理，具有性能稳定、测试速度快、效率高、使用灵活方便等特点，满足了对模拟数字混合信号芯片的测试需要，同时，本芯片测试卡还可以与其他类型测试卡或功能板卡配合使用，实现了对不同类型芯片的测试需要。
Description
技术领域
本发明属于集成电路芯片测试领域，尤其是一种模拟数字混合信号芯片测试卡。
背景技术
集成电路设计、生产厂家在设计、生产出集成电路芯片后，通常需要使用专用的芯片测试机对集成电路芯片进行测试，以识别坏片并进行标识，为后道工序生产创造条件，只有通过测试的集成电路芯片才能出厂销售，没有通过测试的集成电路芯片则不能出厂。目前，国内集成电路芯片测试主要由集成电路芯片生产厂家自行测试和委托专业测试厂家测试两种模式。由于目前国内芯片生产厂家测试能力不足，专业测试厂家稀缺，使得芯片测试成为部分芯片产品及时投放市场的瓶颈，同时，由于芯片测试技术要求相对较高，成本较大，而专业的芯片设计企业一般不倾向于投资购买昂贵的测试设备，使得性价比高的自主研发的测试机、测试板卡需求应运而生。目前，集成电路芯片的种类繁多，既有输入/输出信号全部为一种类型信号的集成电路芯片，如全数字信号芯片和全模拟信号芯片，也有输入/输出信号为不同信号类型的混合信号集成电路芯片，如输入为数字信号而输出为模拟信号的集成电路芯片，或输入为模拟信号而输出为数字信号的集成电路芯片，但通常芯片测试机很难满足不同类型集成电路芯片测试的需要。由于混合信号芯片同时需要处理数字信号及模拟信号，如对于音频A/D芯片，需要由芯片测试机产生模拟信号以满足被测芯片的模拟信号的输入需要并对其输出的数字信号进行处理，因此，对混合信号芯片进行测试的技术难度相当高。现有的芯片测试机通常只能够对单一类型信号的集成电路芯片进行测试，而不能对混合信号芯片进行有效地测试，而且测试成本昂贵。
发明内容
本发明的目地在于克服现有技术的不足，提出一种能够对模拟数字混合芯片提供测试的模拟数字混合信号芯片测试卡，这种芯片测试卡安装在芯片测试机上能够对输入为模拟信号而输出为数字信号的混合信号芯片进行测试，也可以将其与其他类型的芯片测试卡共同安装在芯片测试机上，实现对多种类型的集成电路芯片的测试功能，具有结构设计合理、测试成本低廉、性价比高的特点。
本发明解决其技术问题是采取以下技术方案实现的：
一种模拟数字混合信号芯片测试卡，由连接有被测芯片载板的芯片测试卡构成，在芯片测试卡上安装有芯片测试电路，所述的芯片测试电路包括系统接口模块、配置芯片、FPGA处理模块及数模转换模块，系统接口模块通过总线与FPGA处理模块相连接，与配置芯片相连接的FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接，通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯片载板的模拟信号输入端相连接，被测芯片载板的数字信号输出端与FPGA处理模块的数字信号输入端相连接。
而且，所述的FPGA处理模块由一块FPGA芯片构成，所述的数模转换模块由一个数模转换子模块构成。
而且，所述的FPGA处理模块由2～8块FPGA芯片构成，在2～8块FPGA芯片与系统接口模块之间连接一地址译码模块；所述的数模转换模块由2～8个数模转换子模块构成。
而且，所述的FPGA芯片内置有FPGA接口模块、周期信号发生器、存储器控制模块、存储器地址生成模块、存储器、采样控制模块、被测芯片控制模块，系统数据通过FPGA接口模块分别与周期信号发生器及采样控制模块的输入端相连接，周期信号发生器还分别与外部时钟及测试卡系统时钟相连接，周期信号发生器的输出端分别连接到存储器控制模块、存储器地址生成模块、采样控制模块上，存储器控制模块的输出端与存储器地址生成模块相连接，存储器地址生成模块的输出端分别与第一存储器、第二存储器、第三存储器及第四存储器相连接，第二存储器、第三存储器以及第四存储器分别输出相位信号、高十位数字信号及低十位数字信号，并分别连接到第一存储器的输入端，采样控制模块的输出端、测试卡系统时钟分别连接到被测芯片控制模块的输入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载板相连接，被测芯片控制模块的数据输出端与第五存储器模块相连接。
而且，所述的数模转换子模块包括DAC转换芯片、电流电压转换模块、加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器，两片DAC转换芯片的输入端分别与FPGA处理模块输出的高十位数字信号和低十位数字信号相连接，第一DAC转换芯片的输出端通过第一电流电压转换模块连接到加法器的第一输入端，第二DAC转换芯片的输出端通过第二电流电压转换模块连接到放大器的输入端，该放大器的输出端连接到加法器的第二输入端，该加法器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波器的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输入端，可控增益选择电路输出单通道模拟波形信号，可控增益选择电路还与差分放大器的输入端相连接，该差分放大器输出双通道模拟波形信号。
而且，所述的FPGA芯片采用的是Xilinx的Virtex-5系列芯片，所述的配置芯片采用的是Xilinx的XCF08P芯片。
而且，所述的DAC转换芯片为16位数模转换芯片，所述电流电压转换模块由AD829芯片组成。
而且，所述的系统接口模块采用的是四个4×48管脚的连接器构成的接口或PCI接口。
本发明的优点和积极效果是：
1、本芯片测试卡将系统接口模块、FPGA处理模块、数模转换模块有机地结合在一起，FPGA处理模块与数模转换模块自动为被测芯片生成诸如正弦波、方波、三角波等模拟输入信号，被测芯片对输入的模拟信号进行处理后输出数字信号返回给FPGA处理模块，FPGA处理模块对接收的数字信号进行处理并存储起来，最后由系统接口模块送回到芯片测试机的主板上判断其信号是否为正确的输出信号，从而实现了模拟数字混合信号芯片的测试，由于采用基于FPGA技术的处理模块，具有处理速度快、性能稳定等特点。
2、本芯片测试卡既可以单独插入到通用的芯片测试机主板上，构成独立的模拟数字混合信号芯片测试机，也可以将其与其他类型的芯片测试卡共同安装在芯片测试机的主板上，构成多功能的芯片测试机，实现对多种集成电路芯片的测试功能，具有结构设计合理、测试成本低廉、性价比高的特点。
3、本芯片测试卡采用模块化设计，既可以采用一路处理模块实现对单个芯片的测试功能，降低了芯片测试机的成本；也可以方便地扩充为多路处理模块实现同时对多个芯片测试的测试功能，提高了芯片测试机的测试效率。
4.本发明设计合理，具有性能稳定、测试速度快、效率高、使用灵活方便等特点，满足了对模拟数字混合信号芯片的测试需要，同时，本芯片测试卡还可以与其他类型测试卡或功能板卡配合使用，实现了对不同类型芯片的测试需要，扩展了其应用的范围。
附图说明
图1是本发明的芯片测试电路的原理框图；
图2是具有四路处理功能的芯片测试电路的原理框图；
图3是FPGA芯片内置的电路原理框图；
图4是数模转换子模块的电路原理框图；
图5是正弦波的幅值计算方法示意图；
图6是存储器存入的数据及相位角的示意图。
具体实施方式
以下结合附图对本发明实施例做进一步详述。
一种模拟数字混合信号芯片测试卡，由连接有被测芯片载板的测试卡构成，被测芯片插入到被测芯片载板上的芯片插座内，该芯片测试卡可以插在G5000测试机的主板上，也可以安装在其他通用测试设备的卡槽内。该芯片测试卡安装有芯片测试电路，如图1所示，该芯片测试电路包括系统接口模块、配置芯片、FPGA处理模块及数模转换模块，系统接口模块通过数据总线、控制总线及地址总线与FPGA处理模块相连接；与配置芯片相连接的FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接，能够将FPGA处理模块产生的数字信号传送给数模转换模块，FPGA处理模块通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯片载板的模拟信号输入端相连接，能够将其生成的模拟信号波形传送给被测芯片载板上的被测芯片上，被测芯片在FPGA处理模块的控制信号的控制下执行相应的功能处理；被测芯片载板的数字信号输出端与FPGA处理模块的数字信号输入端相连接，被测芯片载板能够将被测芯片执行结果反馈给FPGA处理模块，FPGA处理模块将接收的数字信号进行处理并存储起来，最后由系统接口模块送入芯片测试机的主板上判断其信号是否为正确的输出信号，从而实现了对模拟数字混合信号芯片的测试。
芯片测试电路中的FPGA处理模块可以由一块FPGA芯片构成，同时数模转换模块由一个数模转换子模块构成，由这样芯片测试电路构成的芯片测试卡能够实现对单个被测芯片的测试功能。FPGA处理模块也可以由一组FPGA芯片构成，即FPGA芯片的数量为2～8块，同时，数模转换模块由一组数模转换子模块构成，即数模转换子模块的数量为2～8个。由于存在多块FPGA芯片，因此在FPGA芯片与系统接口模块之间连接一地址译码模块，对FPGA芯片进行选择。图2所示为设置有4块FPGA芯片和4个数模转换子模块的芯片测试电路。在本实施例中，FPGA芯片采用的是Xilinx公司Virtex-5系列芯片的XC5VLX30芯片，所述的配置芯片采用的是Xilinx公司的专用PROM芯片XCF08P，通过该配置芯片可以将4个FPGA与其并行连接在一起，配置芯片内设有编程数据，实现了上电后为FPGA芯片加载程序的功能。
芯片测试电路中的系统接口模块可以采用四个4×48(每个为192管脚)的连接器作为连接接口或PCI接口，如果要将本芯片测试卡安装到G5000芯片测试机的主板上，该芯片测试卡采用的是4对192管脚的公、母连接器作为接口，如果要将本芯片测试卡结合其他测试卡安装到通用测试设备上，该芯片测试卡采用的是PCI接口。系统接口模块的作用是将芯片测试机的主板与芯片测试卡建立一种连接方式，通过该系统接口模块可以把数据、地址和控制信号从芯片测试机的主板上引入到本芯片测试电路的相应模块上。地址译码模块是根据地址信号选择相应的FPGA芯片，该系统接口模块一方面可以将数据传递到测试卡及其FPGA芯片内部，另一方面可以通过系统接口模块把测试卡返回的数据再回送给芯片测试机的主板上，完成数据的双向传输。控制信号在芯片测试卡上经过相应的逻辑变化去控制各模块的读写以及重置功能。
FPGA处理模块中的FPGA芯片采用模块化设计，其功能是制定出用户以数字编码格式定义的波形，并且在一个可编程的时间间隔中将其输出到数模转换模块上。该FPGA芯片内置有FPGA接口模块、周期信号发生器、存储器控制模块、存储器地址生成模块、存储器、采样控制模块、被测芯片控制模块，如图3所示，系统数据通过FPGA接口模块分别与周期信号发生器及采样控制模块的输入端相连接，周期信号发生器还分别与外部时钟及测试卡系统时钟相连接，周期信号发生器的输出端分别连接到存储器控制模块、存储器地址生成模块、采样控制模块上，存储器控制模块的输出端与存储器地址生成模块相连接，存储器地址生成模块的输出端分别与第一存储器、第二存储器、第三存储器及第四存储器相连接，第二存储器、第三存储器以及第四存储器输出相位信号(相位标示和相位角)及高十位数字信号、低十位数字信号，高十位数字信号为二十位数字信号的高位数据，低十位数字信号为二十位数字信号的低位数据，第二、三、四存储器的输出端与第一存储器的输入端相连接，由第一存储器记录相位角信号及高十位数字信号、低十位数字信号，采样控制模块的输出端、测试卡系统时钟分别连接到被测芯片控制模块的输入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载板相连接，被测芯片控制模块的数据输出端与第五存储器模块相连接。
在本实施例中，FPGA芯片的系统时钟频率为100MHz，最大采样点为3600个。FPGA芯片对输出波形的要求是：音频覆盖范围为50Hz至20KHz，信号幅度范围为0～+10V或-5V～+5V的可编程波形，用户可以从三个预设波形中(正弦波，三角波，方波)选择一个或者自定义一个波形。周期信号发生模块包括一个12位的寄存器，存储着由用户在系统允许范围内定义的周期，周期信号发生器输入的基准时钟可以是测试卡的系统时钟，也可以是系统外部时钟源提供的时钟，作为存储器地址生成器和采样控制模块的时钟信号，其时钟最大为50MHz。采样控制模块由若干个12bits的寄存器和计数器组成，上述寄存器中存储了用户自定义的每周期的采样点数，在本实施例中，允许的最大采样点数为3600个采样点，用户还可以选择采样的周期数，即采样一个周期后停止采样或者在若干个周期后停止。由于线性电路的延迟，考虑到D/A转换的稳定性，采样点之间的持续时间要大于500ns，因此最大采样率为2MS/s。FPGA芯片除了产生送往数模转换模块的20位数字信号外，同时还向被测芯片载板输出一系列控制被测芯片运行的控制信号，例如TRIG、SCLK、CNV、N_CS，其中CNV可根据测试芯片的不同进行编程，最大宽度为327.68us，SCLK是20ns，TRIG是10ns，N_CS(片选信号)可根据测试芯片的不同类型进行编程；FPGA芯片通过第三、第四存储器输出20位数字信号，送往数模转换模块进行转换；第二存储器输出的标记信号(PHASE MKR)可作为外部数字逻辑的触发信号，第二存储器还输出15bits的相位角数据。FPGA芯片可将被测芯片反馈的数据通过被测芯片控制模块存储至第五存储器中，最后由系统接口模块送入芯片测试机的主板上判断其信号是否为正确的输出信号，从而实现了模拟数字混合信号芯片的测试。
数模转换模块中的数模转换子模块包括DAC转换芯片、电流电压转换模块、加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器，如图4所示，在本实施例中，DAC转换芯片为16位数模转换芯片DAC16，为了实现20位的数模转换，因此需要两片DAC16芯片，第一DAC转换芯片和第二DAC转换芯片的输入端分别与FPGA芯片输出的高十位数字信号(PMSB)和低十位数字信号(PLSB)相连接，第一DAC转换芯片的输出端通过第一电流电压转换模块连接到加法器的第一输入端，第二DAC转换芯片的输出端连接到第二电流电压转换模块，上述两个电流电压转换模块均由AD829芯片组成，第二电流电压转换模块的输出端连接到放大器的输入端，该放大器的输出端连接到加法器的第二输入端，该加法器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波器的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输入端，可控增益选择电路输出增益可调的单通道模拟波形信号，并且该可控增益选择电路还与差分放大器的输入端相连接，输出增益可调的双通道模拟波形信号。
在本实施例中，数模转换子模块为了实现20位的数模转换使用了两块DAC16芯片，每片DAC16中的10位分别作为数据的高十位与低十位，其中低10位的转换结果需经过一个由放大器组成的缩小电路，将低10位得到的电压缩小合适的倍数和高10位得到的电压进行相加，组成完整的20位D/A转换电路。从加法器输出的模拟信号并不是平滑的波形信号，其中夹带了很多高频谐波，为了最大程度的滤除高次谐波，在加法器的后面加入了一组八阶低通滤波器。可控增益选择电路是用来控制输出波形的幅度，以达到被测芯片对输入波形信号的要求。随着信号的高速化，为了降低干扰越来越多的被测芯片选择了差分输入模式，所以在电路中加入了一个差分放大器模块，该模块可将单信号转换成差分信号。波形信号经过以上一系列的处理之后，可以输出静态直流误差为+/-2LSB、THD(总谐波失真)小于-100dB的精确模拟波形，之后作为被测芯片的标准波形输入。
本发明的工作原理如下：
本芯片测试卡通过系统接口模块接收主板上的地址、数据及控制信号，通过译码模块再分别输入给相应的FPGA处理模块。本芯片测试卡上设有的独立的晶振电路可分别产生测试卡系统时钟，根据产生波形的要求，需要先对FPGA芯片里面的数据存储器进行写入操作，使其存储所需要波形量化后的电平数值及对应的相位数据，即在已知预期波形的幅值、频率等前提下，对波形进行量化，量化点为3600个，把一个周期的波形按频率分为3600份，把每个点对应的量化幅值及相位存储到FPGA芯片的数据存储器中(第三存储器和第四存储器)，如图5、图6所示的为正弦波的幅值计算方法示意图及存储器存入的数据及相位角的示意图。在FPGA芯片的写入工作完成后，可以开始采样并输出连续波形了，由FPGA芯片的采样控制电路输出采样控制信号(每周期采样点不多于3600，采样间隔大于500ns)。FPGA芯片的被测芯片控制电路可产生控制信号及时钟，用于控制被测芯片载板上的被测芯片工作，并产生读回时钟信号及读回控制信号，用于读回被测芯片输出的数字信号，最后由系统接口模块将此数字信号送入芯片测试机的主板上与最初计算波形的采样点得到的数字编码值进行对比，如果判断一致，说明被测芯片为合格产品，如果不一致，说明被测芯片为不合格产品从而实现了对模拟数字混合信号芯片的测试。
需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。
Claims (8)
1、一种模拟数字混合信号芯片测试卡，由连接有被测芯片载板的芯片测试卡构成，在芯片测试卡上安装有芯片测试电路，其特征在于：所述的芯片测试电路包括系统接口模块、配置芯片、FPGA处理模块及数模转换模块，系统接口模块通过总线与FPGA处理模块相连接，与配置芯片相连接的FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接，通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯片载板的模拟信号输入端相连接，被测芯片载板的数字信号输出端与FPGA处理模块的数字信号输入端相连接。
2、根据权利要求1所述的模拟数字混合信号芯片测试卡，其特征在于：所述的FPGA处理模块由一块FPGA芯片构成，所述的数模转换模块由一个数模转换子模块构成。
3、根据权利要求1所述的模拟数字混合信号芯片测试卡，其特征在于：所述的FPGA处理模块由2～8块FPGA芯片构成，在2～8块FPGA芯片与系统接口模块之间连接一地址译码模块；所述的数模转换模块由2～8个数模转换子模块构成。
4、根据权利要求2或3所述的模拟数字混合信号芯片测试卡，其特征在于：所述的FPGA芯片内置有FPGA接口模块、周期信号发生器、存储器控制模块、存储器地址生成模块、存储器、采样控制模块、被测芯片控制模块，系统数据通过FPGA接口模块分别与周期信号发生器及采样控制模块的输入端相连接，周期信号发生器还分别与外部时钟及测试卡系统时钟相连接，周期信号发生器的输出端分别连接到存储器控制模块、存储器地址生成模块、采样控制模块上，存储器控制模块的输出端与存储器地址生成模块相连接，存储器地址生成模块的输出端分别与第一存储器、第二存储器、第三存储器及第四存储器相连接，第二存储器、第三存储器以及第四存储器分别输出相位信号、高十位数字信号及低十位数字信号，并分别连接到第一存储器的输入端，采样控制模块的输出端、测试卡系统时钟分别连接到被测芯片控制模块的输入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载板相连接，被测芯片控制模块的数据输出端与第五存储器模块相连接。
5、根据权利要求2或3所述的模拟数字混合信号芯片测试卡，其特征在于：所述的数模转换子模块包括DAC转换芯片、电流电压转换模块、加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器，两片DAC转换芯片的输入端分别与FPGA处理模块输出的高十位数字信号和低十位数字信号相连接，第一DAC转换芯片的输出端通过第一电流电压转换模块连接到加法器的第一输入端，第二DAC转换芯片的输出端通过第二电流电压转换模块连接到放大器的输入端，该放大器的输出端连接到加法器的第二输入端，该加法器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波器的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输入端，可控增益选择电路输出单通道模拟波形信号，可控增益选择电路还与差分放大器的输入端相连接，该差分放大器输出双通道模拟波形信号。
6、根据权利要求2或3所述的模拟数字混合信号芯片测试卡，其特征在于：所述的FPGA芯片采用的是Xilinx的Virtex-5系列芯片，所述的配置芯片采用的是Xilinx的XCF08P芯片。
7、根据权利要求5所述的模拟数字混合信号芯片测试卡，其特征在于：所述的DAC转换芯片为16位数模转换芯片，所述电流电压转换模块由AD829芯片组成。
8、根据权利要求1所述的模拟数字混合信号芯片测试卡，其特征在于：所述的系统接口模块采用的是四个4×48管脚的连接器构成的接口或PCI接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100696445A CN101592707B (zh) | 2009-07-08 | 2009-07-08 | 模拟数字混合信号芯片测试卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100696445A CN101592707B (zh) | 2009-07-08 | 2009-07-08 | 模拟数字混合信号芯片测试卡 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101592707A true CN101592707A (zh) | 2009-12-02 |
| CN101592707B CN101592707B (zh) | 2011-11-23 |
Family
ID=41407472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100696445A Active CN101592707B (zh) | 2009-07-08 | 2009-07-08 | 模拟数字混合信号芯片测试卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101592707B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102207535A (zh) * | 2010-03-30 | 2011-10-05 | 上海摩波彼克半导体有限公司 | 对含adc和dac的模拟基带芯片自动测试的电路结构及方法 |
| CN102819477A (zh) * | 2012-08-28 | 2012-12-12 | 曙光信息产业(北京)有限公司 | 一种板卡的故障测试方法以及故障测试卡 |
| CN103176120A (zh) * | 2011-12-22 | 2013-06-26 | 英业达股份有限公司 | 信号模拟装置、信号录制与模拟测试方法 |
| CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
| CN103792940A (zh) * | 2014-02-17 | 2014-05-14 | 青岛四方车辆研究所有限公司 | 动车组多通道调试系统及调试方法 |
| CN104076270B (zh) * | 2013-03-25 | 2016-09-28 | 德律科技股份有限公司 | 用于电压设定的测试机台 |
| CN106301343A (zh) * | 2016-08-17 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种电平自定义多协议数字音频信号发生系统及方法 |
| US9562947B2 (en) | 2013-03-25 | 2017-02-07 | Test Research, Inc. | Testing apparatus for providing per pin level setting |
| CN106802388A (zh) * | 2016-12-23 | 2017-06-06 | 北京时代民芯科技有限公司 | 一种数模混合集成电路的测试模块 |
| CN106872883A (zh) * | 2017-04-11 | 2017-06-20 | 山东盛品电子技术有限公司 | 一种可用于多种芯片封装形式的测试母板及测试方法 |
| CN106970312A (zh) * | 2016-01-14 | 2017-07-21 | 北京君正集成电路股份有限公司 | 一种芯片测试方法及装置 |
| CN109522212A (zh) * | 2018-09-30 | 2019-03-26 | 广西电网有限责任公司电力科学研究院 | 一种采集终端软件可靠性安全性半实物检测系统 |
| CN110968545A (zh) * | 2019-12-04 | 2020-04-07 | 北京航天福道高技术股份有限公司 | 一种高采样率输出数字板卡及其使用方法 |
| CN112305412A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种基于数字信号集成电路测试系统eva100的ddr3功能测试平台 |
| CN112534282A (zh) * | 2018-06-14 | 2021-03-19 | 特克特朗尼克公司 | 集成通信链路测试 |
| CN112782559A (zh) * | 2020-12-31 | 2021-05-11 | 南京国电南自电网自动化有限公司 | 一种ad芯片测试装置及其测试方法 |
| CN113589141A (zh) * | 2021-07-16 | 2021-11-02 | 杭州中安电子有限公司 | 一种高速测试向量发生装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003329743A (ja) * | 2002-05-14 | 2003-11-19 | Renesas Technology Corp | 半導体集積回路のテスト方法およびテスト装置 |
| CN101158708B (zh) * | 2007-10-23 | 2011-05-04 | 无锡汉柏信息技术有限公司 | 基于可编程逻辑器件的多芯片自动测试方法 |
| CN100578242C (zh) * | 2008-01-25 | 2010-01-06 | 东南大学 | 多功能电缆故障测试仪 |
| CN201434902Y (zh) * | 2009-07-08 | 2010-03-31 | 天津渤海易安泰电子半导体测试有限公司 | 用于芯片测试机上的模拟数字混合信号芯片测试卡 |
-
2009
- 2009-07-08 CN CN2009100696445A patent/CN101592707B/zh active Active
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102207535A (zh) * | 2010-03-30 | 2011-10-05 | 上海摩波彼克半导体有限公司 | 对含adc和dac的模拟基带芯片自动测试的电路结构及方法 |
| CN103176120A (zh) * | 2011-12-22 | 2013-06-26 | 英业达股份有限公司 | 信号模拟装置、信号录制与模拟测试方法 |
| CN102819477A (zh) * | 2012-08-28 | 2012-12-12 | 曙光信息产业(北京)有限公司 | 一种板卡的故障测试方法以及故障测试卡 |
| CN102819477B (zh) * | 2012-08-28 | 2015-07-29 | 曙光信息产业(北京)有限公司 | 一种板卡的故障测试方法以及故障测试卡 |
| CN104076270B (zh) * | 2013-03-25 | 2016-09-28 | 德律科技股份有限公司 | 用于电压设定的测试机台 |
| US9562947B2 (en) | 2013-03-25 | 2017-02-07 | Test Research, Inc. | Testing apparatus for providing per pin level setting |
| CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
| CN103675373B (zh) * | 2013-12-17 | 2016-03-30 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
| CN103792940A (zh) * | 2014-02-17 | 2014-05-14 | 青岛四方车辆研究所有限公司 | 动车组多通道调试系统及调试方法 |
| CN106970312A (zh) * | 2016-01-14 | 2017-07-21 | 北京君正集成电路股份有限公司 | 一种芯片测试方法及装置 |
| CN106301343A (zh) * | 2016-08-17 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种电平自定义多协议数字音频信号发生系统及方法 |
| CN106301343B (zh) * | 2016-08-17 | 2018-11-20 | 中国电子科技集团公司第四十一研究所 | 一种电平自定义多协议数字音频信号发生系统及方法 |
| CN106802388A (zh) * | 2016-12-23 | 2017-06-06 | 北京时代民芯科技有限公司 | 一种数模混合集成电路的测试模块 |
| CN106872883A (zh) * | 2017-04-11 | 2017-06-20 | 山东盛品电子技术有限公司 | 一种可用于多种芯片封装形式的测试母板及测试方法 |
| CN112534282A (zh) * | 2018-06-14 | 2021-03-19 | 特克特朗尼克公司 | 集成通信链路测试 |
| CN109522212A (zh) * | 2018-09-30 | 2019-03-26 | 广西电网有限责任公司电力科学研究院 | 一种采集终端软件可靠性安全性半实物检测系统 |
| CN110968545A (zh) * | 2019-12-04 | 2020-04-07 | 北京航天福道高技术股份有限公司 | 一种高采样率输出数字板卡及其使用方法 |
| CN112305412A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种基于数字信号集成电路测试系统eva100的ddr3功能测试平台 |
| CN112305412B (zh) * | 2019-12-17 | 2023-08-11 | 成都华微电子科技股份有限公司 | 一种基于数字信号集成电路测试系统的ddr3功能测试平台 |
| CN112782559A (zh) * | 2020-12-31 | 2021-05-11 | 南京国电南自电网自动化有限公司 | 一种ad芯片测试装置及其测试方法 |
| CN113589141A (zh) * | 2021-07-16 | 2021-11-02 | 杭州中安电子有限公司 | 一种高速测试向量发生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101592707B (zh) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101592707B (zh) | 模拟数字混合信号芯片测试卡 | |
| CN201434902Y (zh) | 用于芯片测试机上的模拟数字混合信号芯片测试卡 | |
| CN101587167B (zh) | 多功能集成电路芯片测试机 | |
| CN201434900Y (zh) | 新型集成电路芯片测试机 | |
| CN101592706B (zh) | 数字模拟混合信号芯片测试卡 | |
| CN201266240Y (zh) | 一种高频段的多通道dds信号发生器 | |
| CN101701971B (zh) | 高精度多通道模拟信号源 | |
| CN104155630A (zh) | 高速数据录取存储与回放系统 | |
| CN202995732U (zh) | 高速同步数据采集卡 | |
| CN102109874A (zh) | 多路信号发生器 | |
| CN103607183A (zh) | 一种多通道隔离函数信号发生器及信号发生方法 | |
| CN201434901Y (zh) | 用于芯片测试机上的数字模拟混合信号芯片测试卡 | |
| CN103179079B (zh) | 正交幅度调制信号的产生方法、装置和数字信号发生器 | |
| CN104753502B (zh) | 一种基于fpga的dds信号发生器及其实现方法 | |
| CN204028901U (zh) | 一种高速数据录取存储与回放系统 | |
| CN206498391U (zh) | 多路dds信号发生器 | |
| CN108107409A (zh) | 一种mimo雷达导引头的中频信号源及其信号产生方法 | |
| CN102467152A (zh) | 在信号源中实现调幅及振幅键控功能的方法、装置及系统 | |
| CN203054516U (zh) | 一种基于fpga的多波形信号发生器 | |
| CN106598136A (zh) | 一种通用型信号源装置及实现方法 | |
| CN105573568A (zh) | 电容式触控装置及其刺激信号产生电路与方法 | |
| CN105116183A (zh) | 多通道波形信号发生器 | |
| CN202975317U (zh) | 重构fpga雷达数字信号处理组件 | |
| CN202772870U (zh) | 一种基于sopc的任意波形信号源装置 | |
| CN103077258A (zh) | 高速同步数据采集卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: TIANJIN JINNENG YIANTAI TECHNOLOGY CO., LTD. Free format text: FORMER NAME: TIANJIN EMPIRETEST CORPORATION |
|
| CP03 | Change of name, title or address |
Address after: 300384 Huayuan Industrial Zone Tianjin City Road No. 10 Patentee after: TIANJIN JINNENG YIANTAI TECHNOLOGY CO.,LTD. Address before: 300384 Tianjin Huayuan Industrial Park Haitai green industry base building M8 3 door 3 Patentee before: TIANJIN EMPIRETEST Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20230901 Address after: No. 7 Independent Villa, Cadre Club, No. 188 Machang Road, Hexi District, Tianjin, 300202 Patentee after: Zhang Mi Address before: No. 10 Wuhua Road, Huayuan Industrial Zone, Tianjin, 300384 Patentee before: TIANJIN JINNENG YIANTAI TECHNOLOGY CO.,LTD. |
|
| TR01 | Transfer of patent right | ||
| DD01 | Delivery of document by public notice |
Addressee: Jiang Xiaojing Document name: Notification of Qualified Procedures |
|
| DD01 | Delivery of document by public notice |