CN114252758A - Ate测试通道资源配置方法、装置、设备及存储介质 - Google Patents
Ate测试通道资源配置方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN114252758A CN114252758A CN202111470920.6A CN202111470920A CN114252758A CN 114252758 A CN114252758 A CN 114252758A CN 202111470920 A CN202111470920 A CN 202111470920A CN 114252758 A CN114252758 A CN 114252758A
- Authority
- CN
- China
- Prior art keywords
- dut
- site
- test channel
- test
- configuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000013468 resource allocation Methods 0.000 title claims description 27
- 238000013507 mapping Methods 0.000 claims abstract description 49
- 238000004590 computer program Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 abstract description 5
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 1
- 101150091805 DUT1 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了ATE测试通道资源配置方法、装置、设备及存储介质，方法包括：接收并根据DUT的测试需求，配置DUT配置文件中的Site模式；配置DUT配置文件中DUT的所有被测管脚、每个DUT的被测管脚与Site内部测试通道编号间的映射关系；配置系统资源文件，包括配置在各Site模式下，各Site的内部测试通道编号与系统测试通道编号间的映射关系；资源映射组件根据DUT配置文件中的Site模式和映射关系，通过与系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。本发明动态Site模式机制，仅简单修改少量配置文件，即可动态调整Site模式，从而实现测试效率的最大化、满足不同的测试需求，从根源上解决了现有ATE测试通道资源配置问题。
Description
技术领域
本发明属于自动测试领域，具体涉及一种ATE测试通道资源配置方法、装置、设备及存储介质。
背景技术
ATE产品一般具备数量庞大且种类繁多的测试通道资源，用户在开发DUT测试工程时，如果没有一种行之有效又便捷易用的测试通道配置机制，将会带来极大的麻烦，甚至是隐患。用户在开发DUT测试方案时，需要根据测试方案设计DUT测试板(Load Board)，而在设计DUT测试板时，其中最重要的一项工作就是要确定所有DUT的测试管脚与ATE测试通道资源之间的映射关系。在用户开发DUT测试程序时，需要通过SDK接口或相关配置文件定义上述映射关系，在测试主程序中，各操作函数只需要通过对Pin或Pinlist操作，ATE系统即可通过解析上述映射关系来确定目标测试通道并对其进行相应操作。
目前，ATE的类型包括有通用型ATE和存储型ATE。通用型ATE和存储型ATE的现有的测试通道资源配置方式如下：
一、通用型ATE测试通道资源配置
在通用型ATE中，一般来说，测试DUT的数量较少，但是DUT的管脚数量和管脚类型较多。现有技术中，某ATE厂商通过2-3种配置文件，为所有DUT的每个测试管脚直接或间接指定其相连的测试通道。以100个DUT为例，考虑简单的模型，假如DUT有4个IO管脚需要连接到ATE的数字测试通道，那么通道资源的分配方案可以为：
DUT1：管脚1—通道1，管脚2—通道2，管脚3—通道3，管脚4—通道4
DUT2：管脚1—通道5，管脚2—通道6，管脚3—通道7，管脚4—通道8
…
DUT100：管脚1—通道397，管脚2—通道398，管脚3—通道399，管脚4—通道400。
该技术属于端到端直接定义了这种连接关系，在DUT数量较少时问题不明确，但是当DUT数量较多时，使用该技术就会有较多问题，例如，当DUT多达1000个以上时，如果需要为每一个DUT的每一个管脚分配测试通道资源，将带来较大的工作量，其过程会非常繁琐、枯燥，且较容易出现差错，检查起来也不便利。另外，测试通道资源是按照具体的通道编号甚至是连接器出接口的编号来定义的，这些编号给用户直观感受是毫无意义的，往往需要额外借助另一张索引表才能理解这些通道号具体代表了什么类型的测试通道以及在系统中的位置。
二.存储型ATE测试通道资源配置
在存储型ATE中，一般来说，测试DUT的数量较多，但是DUT的管脚数量和管脚类型较少。有的ATE厂商会采用Multi-site机制将系统测试通道资源进行分组，通过SDK接口定义1个Site内DUT的测试管脚和测试通道之间的映射关系，测试通道的编号是固定的。然而，该配置方法中测试通道的固定，带来的问题是，只要调整了Site内的某个DUT与测试通道的连接关系，其他所有Site相对应的DUT与测试通道的连接关系都会改变，不够灵活。
综上，现有技术中ATE测试通道资源配置方法存在的主要问题如下：
1.需要对所有DUT的管脚一一指定测试通道资源，在DUT数量很多的情况下，会带来较大的工作量，同时也很容易出错；
2.通道资源经过分组，Site的资源按照一定的规则设计，只需要对1个Site内的DUT的管脚指定测试通道资源，其他Site即可完成分配，但是这种方式下，调整了1个Site内的DUT与测试通道连接关系，其他所有Site也会被调整，不具灵活性。
因此，如何实现高效灵活的ATE测试通道资源配置，是本领域亟待解决的问题。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种ATE测试通道资源配置方法、装置、设备及存储介质。本发明动态Site模式的机制，仅简单地修改少量配置文件，即可灵活动态的调整Site模式，从而实现测试效率的最大化以及满足不同的测试需求；同时，Site内部测试通道编号方式包括测试通道类型及编号，既直观又便捷，也便于反查，从根源上解决了现有的ATE系统测试通道资源配置问题。
为了实现以上目的，本发明采用以下技术方案：
1、一种ATE测试通道资源配置方法，其特征在于，包括步骤：
S1、接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式；
S2、确定所述DUT配置文件中每个Site的DUT数量；
S3、配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系；
S4、配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系；
S5、资源映射组件根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
进一步地，所述DUT配置文件中的所述Site内部测试通道编号包括测试通道类型及编号。
进一步地，获取数字板的Pattern执行单元的数量，基于该数量确定所述Site模式的数量。
进一步地，所述配置系统资源文件包括：
确定系统支持的所有Site模式；
在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
进一步地，所述配置系统资源文件包括：所述系统测试通道编号的定义方式包括“,”或“-”。
进一步地，资源映射组件确定各Site的DUT被测管脚与系统测试通道的连接关系之后，
基于所述各Site的DUT被测管脚与系统测试通道的连接关系，ATE系统通过测试通道为DUT提供合适的电压、电流、时序和功能状态并监测DUT的响应，对比测试结果和预先设置，做出pass或fail的判断。
一种ATE测试通道资源配置装置，其特征在于，包括：
Site模式配置单元，接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式；
DUT数量确定单元，确定所述DUT配置文件中每个Site的DUT数量；
管脚配置单元，配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系；
系统资源配置单元，配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系；
资源映射组件，根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
进一步地，所述系统资源配置单元包括：
模式确定单元，确定系统支持的所有Site模式；
映射单元，在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
一种计算机设备，其特征在于，所述设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现所述的ATE测试通道资源配置方法。
一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现所述的ATE测试通道资源配置方法。
本发明公开的ATE测试通道资源配置方法、装置、设备及存储介质，与现有技术相比，具有如下优点：
1、本发明的动态Site模式的机制，可根据不同ATE系统的特点以及用户测试工程的实际需求，仅简单地修改少量配置文件，即可灵活动态的调整Site模式，从而实现测试效率的最大化以及满足不同的测试需求；
2、本发明将系统测试通道资源进行分组，只需要为1个Site内的DUT分配测试通道，其他所有Site的DUT会被ATE系统自动分配测试通道，可极大地减少测试工程开发时为DUT分配测试通道的工作量；
3、本发明中DUT配置文件中的Site内部测试通道编号方式包括测试通道类型及编号，既直观又便捷，也便于反查；
4、本发明系统资源文件内包括Site内测试通道与板级测试通道或系统级测试通道之间的映射关系，以及他们的编号方式，可根据需要灵活调整；同时，系统资源文件内的板级测试通道和系统测试通道，支持“,”和“-”的方式定义，且所有通道没有顺序依赖，均可独立调整，提供了极大的便利。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的ATE测试通道资源配置方法流程示意图；
图2为本发明实施例提供的ATE测试通道资源配置装置的各单元的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
术语解释：
1、ATE。测试系称为ATE，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式(pattern)生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条件，以发现不合格的产品。
2、测试通道。ATE的测试资源，一般来说有数字通道、电源通道、模拟通道及继电器控制通道等等，在测试时与DUT的管脚相连，ATE通过测试通道为DUT提供合适的电压、电流、时序和功能状态并监测DUT的响应，从而对比每次测试的结果和预先设置，做出pass或fail的判断。
3、Site。一般会把系统的通道资源按照一定的方式进行分组，每组的资源基本上是相同的，每个组都是一个独立的运行主体，在执行测试程序时是完全并行的，这些组就称为Site。
4、DUT。Device Under Test，即被测设备，在ATE中，特指被测芯片。
本实施例提出了一种ATE测试通道资源配置方法，该方法可应用于计算设备中，例如ATE系统中。如图1所示，ATE测试通道资源配置方法包括以下步骤S1至S5：
S1、接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式。
可以根据DUT的测试需求来灵活地选择最合适的Site模式，以实现测试效率和测试通道资源的利用率的最大化；测试需求的输入可从测试工程师或其他用户接收。
配置Site模式，Site模式表示通道资源划分方式，通常以数字板的Pattern执行单元作为划分依据，一般单板会有2的n次幂个pattern执行单元，可以分的site模式有n+1种。举例说明：一个独立的Pattern执行单元(即n＝0时)可以划分为1个Site。假如数字板有2个独立的Pattern执行单元，即n＝1时，则可以划分为1和2两种Site模式，1Site模式时，每个Site包含数字板2个独立Pattern执行单元下属的所有相关测试通道；2Site模式时，每个Site包含1个独立Pattern执行单元下属的所有相关测试通道。若某数字板有2的3次幂个pattern执行单元(即n＝3时)，则有3+1＝4种Site模式，分别是1site，2site，4site及8site，其他情形以此类推。
S2、确定所述DUT配置文件中每个Site的DUT数量。
即确定每个Site中包括多少个被测设备DUT。
S3、配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系。
此处的测试通道为Site内部测试通道编号(局部的)，与板级测试通道编号或系统测试通道编号是不一样的。
以SiteMode＝2为例，具体形式示意如下：
说明：
(1)SiteMode的值为2，表示当前是2Site模式，每个数字板卡分为2个Site，每个Site的测试通道资源为整板的一半。
(2)DUTsPerSite的值为4，表示每个Site测试4个DUT。
(3)Name的值为DUT各管脚的名称，每个管脚对应的Channels有4个值，分别对应了4个DUT，第一个值对应DUT 1，第二个值对应DUT 2，以此类推。
(4)Channels为Site内部测试通道编号，其包括资源归属、通道类型、通道编号。例如，Site内部测试通道编号“a_p0”，其中“a”表示site内部pattern执行单元序号，依次为a,b,c,…；另外资源归属还包括“x”，“x”表示全局资源；“p”表示数字通道，通道类型还包括有dps、cbit等；数字“0”表示通道编号。
S4、配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系。
所述配置系统资源文件包括：确定系统支持的所有Site模式；在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
以2槽位数字板和1槽位的cbit板为例，具体形式示意如下：
说明：
(1)SiteMode表示Site的模式，以上列举了1Site和2Site两种模式，表示当前系统仅支持这两种模式，如果支持其他模式，可在该配置文件中相应增加。＇
(2)ID表示Site的ID，Site的ID的格式a.b，其中a表示槽位号，b表示Site的编号。
(3)Name表示Site内部测试通道编号，Channels′表示本板(不带槽位号)测试通道编号或系统级(带槽位号)测试通道编号，Channels′支持“,”或“-”分割，“-”表示连续的通道编号。
S5、资源映射组件根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
根据所述DUT配置文件中的Site模式，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系，资源映射组件通过与系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
假如当前的数字板在2槽位，根据上述DUT配置文件和系统资源文件的示例，资源映射组件确定这两个Site的DUT被测管脚与系统测试通道的连接关系，如下：
Site 2.0：
DUT 1：(DQ0-2.0,DQ1-2.1,DQ2-2.2,DQ3-2.3,VCC-2.100，PIN-1.0)
DUT 2：(DQ0-2.4,DQ1-2.5,DQ2-2.6,DQ3-2.7,VCC-2.101,PIN-1.1)
DUT 3：(DQ0-2.8,DQ1-2.9,DQ2-2.10,DQ3-2.11,VCC-2.102,PIN-1.2)
DUT 4：(DQ0-2.12,DQ1-2.13,DQ2-2.14,DQ3-2.15,VCC-2.103,PIN-1.3)
Site 2.1：
DUT 1：(DQ0-2.50,DQ1-2.51,DQ2-2.52,DQ3-2.53,VCC-2.105，PIN-1.5)
DUT 2：(DQ0-2.54,DQ1-2.55,DQ2-2.56,DQ3-2.57,VCC-2.106,PIN-1.6)
DUT 3：(DQ0-2.58,DQ1-2.59,DQ2-2.60,DQ3-2.61,VCC-2.107,PIN-1.7)
DUT 4：(DQ0-2.62,DQ1-2.63,DQ2-2.64,DQ3-2.65,VCC-2.108,PIN-1.8)。
说明：
DUT被测管脚对应的是系统级的测试通道编号，即带槽位号测试通道编号。例如：“DQ0-2.0”，其中“DQ0”表示DUT的管脚名称，“2.0”中的“2”表示槽位号，“0”表示这个槽位内的系统测试通道编号。
资源映射组件确定各Site的DUT被测管脚与系统测试通道的连接关系之后，包括：
基于所述各Site的DUT被测管脚与系统测试通道的连接关系，ATE系统通过测试通道为DUT提供合适的电压、电流、时序和功能状态并监测DUT的响应，对比测试结果和预先设置，做出pass或fail的判断。
图2是本发明实施例提供的一种ATE测试通道资源配置装置的示意性框图。如图2所示，对应于以上ATE测试通道资源配置方法，本发明还提供一种ATE测试通道资源配置装置。该ATE测试通道资源配置装置包括用于执行上述ATE测试通道资源配置装置的单元，该装置可以被配置于计算设备中，例如ATE系统中。具体地，请参阅图2，该ATE测试通道资源配置装置包括Site模式配置单元、DUT数量确定单元、管脚配置单元、系统资源配置单元以及资源映射组件。
Site模式配置单元，接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式；
DUT数量确定单元，确定所述DUT配置文件中每个Site的DUT数量；
管脚配置单元，配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系；
系统资源配置单元，配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系；
资源映射组件，根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
具体地，所述系统资源配置单元包括：
模式确定单元，确定系统支持的所有Site模式；
映射单元，在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
本发明提供一种计算机设备，所述设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行一种ATE测试通道资源配置方法。
计算机设备包括通过系统总线连接的处理器、存储器和网络接口，其中，存储器可以包括非易失性存储介质和内存储器。
该非易失性存储介质可存储操作系统和计算机程序。该计算机程序包括程序指令，该程序指令被执行时，可使得处理器执行一种ATE测试通道资源配置方法。
该处理器用于提供计算和控制能力，以支撑整个计算机设备的运行。
该内存储器为非易失性存储介质中的计算机程序的运行提供环境，该计算机程序被处理器执行时，可使得处理器执行一种ATE测试通道资源配置方法。
该网络接口用于与其它设备进行网络通信。本领域技术人员可以理解，上述计算机设备结构仅仅是与本申请方案相关的部分结构，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
其中，所述处理器用于运行存储在存储器中的计算机程序，该程序实现实施例一所述的一种ATE测试通道资源配置方法。
应当理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中该计算机程序被处理器执行时使处理器执行实施例一所述的一种ATE测试通道资源配置方法。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种ATE测试通道资源配置方法，其特征在于，包括步骤：
S1、接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式；
S2、确定所述DUT配置文件中每个Site的DUT数量；
S3、配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系；
S4、配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系；
S5、资源映射组件根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
2.根据权利要求1所述的配置方法，其特征在于，所述DUT配置文件中的所述Site内部测试通道编号包括测试通道类型及编号。
3.根据权利要求1所述的配置方法，其特征在于，获取数字板的Pattern执行单元的数量，基于该数量确定所述Site模式的数量。
4.根据权利要求1所述的配置方法，其特征在于，所述配置系统资源文件包括：
确定系统支持的所有Site模式；
在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
5.根据权利要求4所述的配置方法，其特征在于，所述配置系统资源文件包括：所述系统测试通道编号的定义方式包括“,”或“-”。
6.根据权利要求1所述的配置方法，其特征在于，资源映射组件确定各Site的DUT被测管脚与系统测试通道的连接关系之后，包括：
基于所述各Site的DUT被测管脚与系统测试通道的连接关系，ATE系统通过测试通道为DUT提供合适的电压、电流、时序和功能状态并监测DUT的响应，对比测试结果和预先设置，做出pass或fail的判断。
7.一种ATE测试通道资源配置装置，其特征在于，包括：
Site模式配置单元，接收被测设备DUT的测试需求，根据测试需求，配置DUT配置文件中的Site模式；
DUT数量确定单元，确定所述DUT配置文件中每个Site的DUT数量；
管脚配置单元，配置所述DUT配置文件中DUT的所有被测管脚，以及每个DUT的被测管脚与Site内部测试通道编号之间的映射关系；
系统资源配置单元，配置系统资源文件，所述系统资源文件包括：在各Site模式下，各Site的内部测试通道编号与系统测试通道编号之间的映射关系；
资源映射组件，根据所述DUT配置文件中的Site模式以及映射关系，通过与所述系统资源文件中相应Site模式下内部测试通道编号的匹配，确定各Site的DUT被测管脚与系统测试通道的连接关系。
8.根据权利要求7所述的配置装置，其特征在于，所述系统资源配置单元包括：
模式确定单元，确定系统支持的所有Site模式；
映射单元，在每种Site模式下，配置所有Site的内部测试通道编号与系统测试通道编号之间的映射关系。
9.一种计算机设备，其特征在于，所述设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至6中任一项所述的方法。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现如权利要求1至6中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111470920.6A CN114252758A (zh) | 2021-12-03 | 2021-12-03 | Ate测试通道资源配置方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111470920.6A CN114252758A (zh) | 2021-12-03 | 2021-12-03 | Ate测试通道资源配置方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114252758A true CN114252758A (zh) | 2022-03-29 |
Family
ID=80793911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111470920.6A Pending CN114252758A (zh) | 2021-12-03 | 2021-12-03 | Ate测试通道资源配置方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114252758A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070725A1 (en) * | 2000-06-16 | 2002-06-13 | Klaus-Dieter Hilliges | Integrated circuit tester with multi-port testing functionality |
| CN1989417A (zh) * | 2004-05-22 | 2007-06-27 | 株式会社爱德万测试 | 开发半导体集成电路测试程序的方法和结构 |
| JP2009229304A (ja) * | 2008-03-24 | 2009-10-08 | Advantest Corp | 試験システム及びモジュール制御方法 |
| US20110275170A1 (en) * | 2010-05-05 | 2011-11-10 | Teradyne, Inc. | System for concurrent test of semiconductor devices |
| US20130102091A1 (en) * | 2011-10-25 | 2013-04-25 | Teradyne, Inc. | Test system supporting simplified configuration for controlling test block concurrency |
| US20130231885A1 (en) * | 2012-03-01 | 2013-09-05 | Advantest Corporation | Test apparatus and test module |
| US20140114603A1 (en) * | 2012-10-20 | 2014-04-24 | Gerald Moon | Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test |
| CN109633419A (zh) * | 2018-11-06 | 2019-04-16 | 珠海欧比特宇航科技股份有限公司 | 一种基于ate的芯片测试方法 |
| CN112782562A (zh) * | 2021-01-05 | 2021-05-11 | 珠海欧比特宇航科技股份有限公司 | 基于ate的soc芯片低电压差分信号测试方法及装置 |
-
2021
- 2021-12-03 CN CN202111470920.6A patent/CN114252758A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070725A1 (en) * | 2000-06-16 | 2002-06-13 | Klaus-Dieter Hilliges | Integrated circuit tester with multi-port testing functionality |
| CN1989417A (zh) * | 2004-05-22 | 2007-06-27 | 株式会社爱德万测试 | 开发半导体集成电路测试程序的方法和结构 |
| JP2009229304A (ja) * | 2008-03-24 | 2009-10-08 | Advantest Corp | 試験システム及びモジュール制御方法 |
| US20110275170A1 (en) * | 2010-05-05 | 2011-11-10 | Teradyne, Inc. | System for concurrent test of semiconductor devices |
| CN103038656A (zh) * | 2010-05-05 | 2013-04-10 | 泰拉丁公司 | 用于半导体装置的并行测试的系统 |
| US20130102091A1 (en) * | 2011-10-25 | 2013-04-25 | Teradyne, Inc. | Test system supporting simplified configuration for controlling test block concurrency |
| US20130231885A1 (en) * | 2012-03-01 | 2013-09-05 | Advantest Corporation | Test apparatus and test module |
| US20140114603A1 (en) * | 2012-10-20 | 2014-04-24 | Gerald Moon | Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test |
| CN109633419A (zh) * | 2018-11-06 | 2019-04-16 | 珠海欧比特宇航科技股份有限公司 | 一种基于ate的芯片测试方法 |
| CN112782562A (zh) * | 2021-01-05 | 2021-05-11 | 珠海欧比特宇航科技股份有限公司 | 基于ate的soc芯片低电压差分信号测试方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 袁清峰;路辉;沈士团: "基于XML的自动测试系统资源描述方法", 北京航空航天大学学报, vol. 36, no. 01, 31 January 2010 (2010-01-31), pages 114 - 117 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828674A (en) | Production interface for integrated circuit test system | |
| US20050039079A1 (en) | Test emulator, test module emulator, and record medium storing program therein | |
| US7191368B1 (en) | Single platform electronic tester | |
| EP1610136B1 (en) | Test emulator | |
| US10048304B2 (en) | Test system supporting simplified configuration for controlling test block concurrency | |
| JP3954639B2 (ja) | 集積回路をテストする方法および装置 | |
| US20050235263A1 (en) | Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment | |
| CN110187299B (zh) | 一种航空保障装备电学参数通用校准系统 | |
| US20160245864A1 (en) | Automatic test apparatus for functional digital testing of multiple semiconductor integrated circuit devices | |
| JP2006518460A5 (zh) | ||
| US9606183B2 (en) | Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test | |
| JP2007057541A (ja) | 試験エミュレート装置 | |
| US6442725B1 (en) | System and method for intelligent analysis probe | |
| US9563527B2 (en) | Test system | |
| CN117667655A (zh) | 验证系统、验证方法、电子设备以及存储介质 | |
| CN115250152A (zh) | 终端测试方法、计算机装置及存储介质 | |
| US7092837B1 (en) | Single platform electronic tester | |
| CN106093897A (zh) | 一种雷达系统的测试系统及测试方法 | |
| CN114252758A (zh) | Ate测试通道资源配置方法、装置、设备及存储介质 | |
| CN1774642A (zh) | 检测集成电路的方法和装置 | |
| CN103902445A (zh) | 一种回归测试对象确定方法及装置 | |
| TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
| JP2005285092A (ja) | 試験エミュレート装置 | |
| RU2248028C1 (ru) | Автоматизированная система контроля | |
| CN115827351A (zh) | 一种基于hil的开环验收及调试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |