KR20200041771A - 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템 - Google Patents

전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템 Download PDF

Info

Publication number
KR20200041771A
KR20200041771A KR1020190093369A KR20190093369A KR20200041771A KR 20200041771 A KR20200041771 A KR 20200041771A KR 1020190093369 A KR1020190093369 A KR 1020190093369A KR 20190093369 A KR20190093369 A KR 20190093369A KR 20200041771 A KR20200041771 A KR 20200041771A
Authority
KR
South Korea
Prior art keywords
power
memory system
power supply
supply circuit
model
Prior art date
Application number
KR1020190093369A
Other languages
English (en)
Inventor
주건
신재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190093369A priority Critical patent/KR20200041771A/ko
Priority to US16/594,880 priority patent/US10963619B2/en
Priority to TW108136537A priority patent/TWI805858B/zh
Priority to CN201910952802.5A priority patent/CN111046620B/zh
Publication of KR20200041771A publication Critical patent/KR20200041771A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

본 개시는 메모리 시스템의 설계 방법, 메모리 시스템의 제조 방법 및 메모리 시스템을 설계하기 위한 컴퓨팅 장치가 개시된다. 반도체 장치 및 보드 전력 분배망을 통해 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템의 설계 방법은, 전원 공급 회로의 전력 특성 모델을 이용하여 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계, 및 메모리 시스템의 전력 특성을 분석하는 단계를 포함하고, 전원 공급 회로의 전력 특성 모델은 암호화 모델을 포함한다.

Description

전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템{METHOD OF DESIGNING MEMORY SYSTEM CONSIDERING POWER CHARACTERISTIC, METHOD OF MANUFACTURTING MEMORY SYSTEM, AND COMPUTING SYSTEM FOR DESIGNING MEMORY SYSTEM}
본 개시의 기술적 사상은 메모리 시스템의 설계 방법, 메모리 시스템의 제조 방법 및 메모리 시스템을 설계하기 위한 컴퓨팅 시스템에 관한 것으로, 자세하게는 메모리 시스템의 전력 특성을 고려한 메모리 시스템의 설계 방법, 메모리 시스템의 제조 방법, 및 메모리 시스템을 설계하기 위한 컴퓨팅 시스템에 관한 것이다.
메모리 시스템 내에는 다수의 소자들이 배치되고, 메모리 칩에 전력을 공급하기 위해 메모리 시스템은 전원 공급 회로 및 전력 분배망(power distribution network, PDN)을 포함하고 있다. 메모리 시스템이 점차 소형화 되고 집적도가 증가함에 따라, 전력 분배망에서 발생하는 노이즈(noise)가 메모리 시스템 내에 구성된 회로에 미치는 영향이 점차 커지고 있다. 전력 분배망에서 발생하는 노이즈는 전력 분배망의 기생 저항과 기생 커패시턴스에 의해 발생하며, 노이즈가 반도체 장치의 동작에 미치는 영향을 확인하기 위해 전력 분배망의 전력 특성을 분석하는 동작을 수행하고 있다. 다만, 전력 분배망의 전력 특성만을 분석하여 메모리 시스템 전체의 전력 특성을 분석하는 데에는 한계가 있었다.
본 개시의 기술적 사상은 전원 공급 회로의 전력 특성을 분석함으로써, 메모리 시스템의 전력 특성을 고려한 메모리 시스템의 설계 방법, 메모리 시스템의 제조 방법 및 메모리 시스템을 설계하기 위한 컴퓨팅 시스템을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 본 개시의 기술적 사상의 일측면에 따른 반도체 장치 및 보드 전력 분배망을 통해 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템의 설계 방법은, 전원 공급 회로의 전력 특성 모델을 이용하여 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계, 및 메모리 시스템의 전력 특성을 분석하는 단계를 포함하고, 전원 공급 회로의 전력 특성 모델은 암호화 모델을 포함한다.
본 개시의 기술적 사상의 일측면에 따른 반도체 장치 및 보드 전력 분배망을 통해 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템의 제조 방법은, 전원 공급 회로의 전력 특성 모델을 이용하여, 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계, 전원 공급 회로의 전력 특성 모델, 보드 전력 분배망의 보드 전력 분배망 모델 및 반도체 장치의 전력 특성 모델을 이용하여, 메모리 시스템의 전력 특성을 분석하는 단계, 및 분석된 전력 특성에 기초하여, 보드 상에 반도체 장치 및 전원 공급 회로를 실장하는 단계를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 반도체 장치 및 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템을 설계하기 위한 컴퓨팅 시스템은, 합성 툴, 전력 분석 툴, 전원 공급 회로의 전력 특성 모델, 및 반도체 장치의 전력 특성 모델을 저장하는 메모리, 및 메모리에 엑세스하여 합성 툴 및 전력 분석 툴을 실행하는 프로세서를 포함하고, 프로세서는 전원 공급 회로의 전력 특성 모델을 이용하여, 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하고, 메모리 시스템의 전력 특성을 분석하고, 전원 공급 회로의 전력 특성 모델은 암호화 모델을 포함할 수 있다.
본 개시의 예시적 실시 예에 따른 메모리 시스템의 설계 방법, 메모리 시스템의 제조 방법 및 메모리 시스템을 설계하기 위한 컴퓨팅 시스템은, 메모리 시스템의 전력 특성을 분석하는 데에 있어서, 반도체 칩 전력 모델, 패키지 전력 분배 망 모델, 보드 전력 분배망 모델뿐만 아니라 전원 공급 회로의 전력 특성 모델을 이용하여 전원 공급 회로가 공급하는 전력 특성을 분석할 수 있다.
또한, 본 개시의 예시적 실시예에 따라, 전원 공급 회로 모델이 암호화되어 있더라도, 임의의 구성과의 연결을 가정하여 전원 공급 회로의 입/출력 특성을 분석함으로써 전원 공급 회로의 전력 특성을 분석할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 메모리 시스템의 제조 방법을 나타내는 순서도이다.
도 2는 본 개시의 예시적인 실시예에 따른 메모리 시스템의 전력 특성을 분석하는 단계를 설명하기 위한 도면이다.
도 3은 본 개시의 예시적인 실시 예에 따른 메모리 시스템을 나타내는 블록도이다.
도 4는 본 개시의 예시적인 실시 예에 따른 메모리 시스템의 회로도이다.
도 5는 본 개시의 예시적인 실시 예에 따른 메모리 시스템의 회로도이다.
도 6은 본 개시의 예시적 실시 예에 따른 메모리 시스템의 회로도이다.
도 7은 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도이다.
도 8은 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도이다.
도 9는 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도이다.
도 10은 본 개시의 예시적 실시예에 따른 프로그램을 저장하는 메모리를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 1은 본 개시의 예시적 실시예에 따른 메모리 시스템의 제조 방법을 나타내는 순서도이다. 도 2는 본 개시의 예시적인 실시예에 따른 메모리 시스템의 전력 특성을 분석하는 단계를 설명하기 위한 도면이다.
메모리 시스템을 제조하는 방법은 메모리 시스템을 설계하는 단계(S10) 및 메모리 시스템을 제조(fabricating)하는 단계(S20)를 포함할 수 있다. 메모리 시스템을 설계하는 단계(S10)는 메모리 시스템의 전력 특성을 분석하는 단계를 포함할 수 있고, 메모리 시스템을 설계하기 위한 컴퓨팅 시스템이 전력 특성 툴을 이용하여 수행될 수 있다. 이 때, 전력 특성 툴은 프로세서에 의해 수행되는 복수의 명령어들을 포함하는 프로그램일 수 있다. 이에 따라, 이하의 메모리 시스템의 설계 방법의 각 단계들은 메모리 시스템의 설계를 위한 컴퓨팅 시스템에 의해 수행될 수 있고, 컴퓨터 구현(computer implemented) 방법이라고 지칭할 수 있다.
도 1 및 도 2를 참조하면, S100 단계에서, 전원 공급 회로의 구성 요소들(Components) 각각의 전력 특성을 분석할 수 있다. 예를 들어, 전력 특성은, 구성 요소의 전력 소모량, 구성 요소가 출력하는 전압 리플, 구성 요소에 의한 전압 IR 드롭, 구성 요소가 출력하는 전원의 ON/OFF 스위칭 시퀀스, 구성 요소의 대기 전류, 구성 요소의 돌입 전류 등의 특성을 포함할 수 있다.
전원 공급 회로는 메모리 시스템을 구성하는 반도체 장치가 구동하기 위해 필요한 전원을 공급할 수 있다. 전원 공급 라이브러리(D10)를 이용하여 전원 공급 회로의 소자들 각각의 전력 특성이 분석될 수 있다. S100 단계를 구성하는 동작들에 대한 구체적인 설명은 도 7에서 후술하겠다.
전원 공급 라이브러리(D10)는 전원 공급 회로를 구성하는 구성 요소들 각각의 전력 특성 모델을 포함할 수 있다. 예를 들어, 전원 공급 회로는 전력 관리 회로, 전원 공급 능동 소자 및 전원 공급 수동 소자 중 적어도 일부를 포함할 수 있다. 전원 공급 라이브러리(D10)는 전력 관리 회로(Power Management Integrated Circuit, PMIC) 모델(D100), 전원 공급 능동 소자 모델(D200), 및 전원 공급 수동 소자 모델(D300) 중 적어도 일부를 포함할 수 있다. 예를 들어, 전원 공급 회로를 구성하는 소자들 각각의 전력 특성 모델은 SPICE 모델일 있다.
예를 들어, PMIC는 벅(Buck), 부스트(Boost), 벅-부스트(Buck-Boost)와 같은 DC-DC 컨버터를 포함할 수 있고, LDO(low-dropout) 레귤레이터와 같은 DC 선형 레귤레이터를 포함할 수 있다. 따라서, PMIC 모델은 PMIC 내부에 포함된 구성들의 특성이 반영될 수 있고, 예를 들어, PMIC 모델에 DC-DC 컨버터 모델 및 DC 선형 레귤레이터 모델 등이 포함될 수 있다. 다만, 이에 한정되지 않고, PMIC는 DC-DC 컨버터 및 DC 선형 레귤레이터 외의 다른 구성을 더 포함할 수도 있고, PMIC 모델은 DC-DC 컨버터 모델 및 DC 선형 레귤레이터 모델 외에 다른 모델이 더 포함될 수도 있다. PMIC는 하나의 칩으로 구현될 수 있고, 다양한 기능 구현이 가능하므로, 본 개시에 따른 예시적인 실시 예에서, 다른 전원 공급 능동 소자와 구분하여 전력 특성을 개별적으로 분석할 수 있다.예를 들어, 전원 공급 능동 소자는 전압 레귤레이터 모듈(Voltage Regulator Module; VRM), 로드 스위치(Load Switch), 전류 제한기(Current Limiter), 검전기(Voltage Detector), 논리 회로, 다이오드 등 일 수 있다. 따라서, 전원 공급 능동 소자 모델(D200)은 전압 레귤레이터 모델, 로드 스위치 모델, 전류 제한기 모델, 검전기 모델, 논리 회로 모델, 다이오드 회로 모델 등을 포함할 수 있다.
예를 들어, 전원 공급 수동 소자는 저항, 인덕터, 커패시터 등 일 수 있다. 따라서, 전원 공급 수동 소자 모델(D300)은 저항 모델, 인덕터 모델, 커패시터 모델을 포함할 수 있다.
예시적인 실시 예에서, 전원 공급 라이브러리(D10)에 포함된 전력 특성 모델들 중 적어도 일부는 암호화 모델일 수 있다. 즉, 전원 공급 회로를 구성하는 소자들인 PMIC, 전원 공급 능동 소자, 및 전원 공급 수동 소자 중 적어도 일부의 소자는 소자 내부의 구성에 대한 정보가 암호화 되어 있을 수 있다. 다만, 암호화 모델은 대응하는 소자가 다른 소자와 연결될 때의 입력되는 전원에 따른 출력하는 전원에 대한 정보를 포함할 수 있다.
S200 단계에서, 메모리 시스템의 전력 특성을 분석할 수 있다. PMIC 모델(D100), 전원 공급 능동 소자 모델(D200), 전원 공급 수동 소자 모델(D300), 보드 전력 분배망 모델(D400), 패키지 전력 분배망 모델(D500) 및 반도체 칩 전력 모델(D600) 중 메모리 시스템의 구성 요소들 각각에 대응되는 모델을 이용하여, 메모리 시스템의 전력 특성을 분석할 수 있다. 메모리 시스템의 전력 특성은, 메모리 시스템의 전력 소모량, 메모리 시스템 내부의 전압 리플, 전압 IR 드롭, 불량 전원 ON/OFF 스위칭 시퀀스, 대기 전류, 돌입 전류 등의 특성을 포함할 수 있다.
예시적인 실시 예에서, 메모리 시스템은 전원 공급 회로 및 반도체 장치를 포함할 수 있고, 전원 공급 회로 및 반도체 장치를 전기적으로 연결하는 보드를 포함할 수 있다. 따라서, 보드의 전력 분배망, 패키지의 전력 분배망 및 반도체 칩의 전력 특성에 기초하여 메모리 시스템의 전력 특성을 분석할 수 있다. S200 단계에 대한 구체적인 설명은 도 8에서 후술하겠다.
예를 들어, 메모리 시스템은 메모리 시스템의 종류에 따라 포함하는 반도체 장치가 달라질 수 있고, 포함하는 전원 공급 회로가 달라질 수 있다. 예를 들어, 반도체 시스템이 SSD(Solid State Drive)인 경우에는 반도체 칩으로서 낸드(NAND) 메모리 칩, DRAM(Dynamic Random Access Memory) 칩 및 컨트롤러 칩을 포함할 수 있다. 또는 예를 들어, 반도체 시스템이 DIMM(dual in-line memory module)을 포함하는 경우에는 반도체 칩으로서 DRAM 칩, 및 버퍼 칩을 포함할 수 있다. 다만 본 개시에 따른 메모리 시스템은 이에 한정되지 않으며, PRAM(Phase change RAM) 칩, FRAM(Ferroelectric RAM) 칩, 또는 MRAM(Magnetic RAM) 칩을 포함할 수도 있다. 이 때, 반도체 칩 모델(D600)은 DRAM 칩 모델, 낸드 메모리 칩 모델, PRAM 칩 모델, FRAM 칩 모델, MRAM 칩 모델, 컨트롤러 칩 모델, 또는 버퍼 칩 모델을 포함할 수 있다.
예시적인 실시 예에서, S100 단계를 수행한 결과 전원 공급 회로의 소자들 각각의 전력 특성이 메모리 시스템의 동작 조건을 만족하는 경우에 S200 단계가 수행될 수 있고, S200 단계를 수행한 결과 메모리 시스템의 전력 특성이 메모리 시스템의 동작 조건을 만족하는 경우에 S20 단계가 수행될 수 있다. S20 단계는, 보드 상에 반도체 장치 및 전원 공급 회로를 실장함으로써 수행될 수 있다.
본 개시에 따른 메모리 시스템(10)의 제조 방법은, PMIC 모델(D100), 전원 공급 능동 소자 모델(D200) 및 전원 공급 수동 소자 모델(D300) 중 적어도 하나가 암호화 모델일 수 있다. 메모리 시스템(10)의 제조 방법은, 전원 공급 라이브러리(D10)가 암호화 모델을 포함하더라도, PMIC, 전원 공급 능동 소자, 및 전원 공급 수동 소자 각각이 다른 소자와의 연결 관계에 따라 달라지는 출력 전원의 특성을 분석하고, 이를 메모리 시스템의 전력 특성을 분석하는 데에 사용할 수 있다. 따라서, 전원 공급 회로에서 제공하는 전원이 보드 및 메모리 장치의 전력 특성과 무관하게 일정하다고 가정한 후 메모리 시스템 전체의 전력 특성을 분석하는 것과 비교하여, 메모리 시스템의 전력 특성을 더욱 정확하게 분석할 수 있고, 분석 결과에 기초하여 전력 특성이 향상된 메모리 시스템을 제조할 수 있다.
도 3은 본 개시의 예시적인 실시 예에 따른 메모리 시스템을 나타내는 블록도이다. 도 4는 본 개시의 예시적인 실시 예에 따른 메모리 시스템의 회로도이다.
도 3 및 도 4를 참조하면, 메모리 시스템(10)은 전원 공급 회로(100), 보드(200), 및 반도체 장치(300)를 포함할 수 있다. 보드(200)는 예를 들어, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다.
전원 공급 회로(100)는 PMIC(110) 및 전원 전달 회로(120)를 포함할 수 있다. PMIC(110)는 전원 전달 회로(120)와 전기적으로 연결될 수 있고, 반도체 장치(300)와는 물리적으로 이격되어 배치될 수 있다. PMIC(110)는 전원 전달 회로(120)로 특정 레벨의 출력 전압(VO)을 제공할 수 있다. 전원 공급 회로(100)를 구성하는 PMIC(110)는 전원 공급 능동 소자의 하나의 예시로, 전원 공급 회로(100)는 다른 전원 공급 능동 소자를 포함할 수도 있다.
전원 전달 회로(120)는 전원 공급 수동 소자들을 포함할 수 있다. 전원 전달 회로(120)는 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 예를 들어, 전원 전달 회로(120)는 인덕터(L1, L2), 커패시터(C1, C2) 및 저항(R1)으로 표현될 수 있다. 다만, 본 개시는 이에 한정되지 않으며, 전원 공급 능동 소자를 더 포함할 수도 있다.
반도체 장치(300)는 전력을 소비함으로써 특정 기능을 수행하는 구성 부품으로서, 트랜지스터, 도선 및/또는 수동 소자를 포함할 수 있다. 예를 들어, 반도체 장치(300)는 마이크로 프로세서, 어플리케이션 프로세서 또는 메모리 장치 등을 포함하는 반도체 칩(320)을 포함할 수 있다. 이 때, 메모리 장치는 SRAM이나 DRAM과 같은 휘발성 메모리 장치이거나, PRAM, MRAM, ReRAM, FRAM, 플래시 메모리 등의 비휘발성 메모리 장치 일 수 있다.
반도체 장치(300)는 반도체 칩(320) 및 반도체 칩(320)의 외부에 형성되는 패키지(310)를 포함할 수 있다. 패키지(310)는 도전 라인으로 구성된 패키지 전력 분배망(310N)을 포함할 수 있고, 패키지 전력 분배망(310N)은 반도체 칩(320)과 보드(200)를 전기적으로 연결하는 기능을 수행할 수 있다. 예시적인 실시예에서, 전력 분배망(310N)은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 반도체 장치(300)는 반도체 장치(300) 내부에서의 배선이 용이하도록 재배선 층(Redistribution Layer, RDL)을 더 포함할 수도 있고, 반도체 칩(320)은 재배선 층을 통해 패키지 전력 분배망(310N)과 연결될 수 있다.
보드(200)에는 전원 공급 회로(100) 및 반도체 장치(300)가 실장될 수 있다. 보드(200)에는 전원 공급 회로(100)로부터 공급된 전력을 반도체 장치(300)로 전달하는 보드 전력 분배망(200N)을 포함할 수 있다. 따라서, 전원 공급 회로(100)로부터 이격되어 배치되는 반도체 장치(300)는 보드(200)를 통해 전원 공급 회로(100)로부터 전력을 제공받을 수 있다.
보드 전력 분배망(200N)은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 예를 들어, 보드 전력 분배망(200N)은 저항(R2), 인덕터(L3) 및 커패시터(C3)으로 표현될 수 있다.
본 개시에 따른 메모리 시스템(10)의 설계 방법은, 메모리 시스템(10)을 제조 하기 전에 메모리 시스템(10)의 전력 특성을 분석할 수 있고, 분석 결과에 기초하여, 메모리 시스템(10)을 설계할 수 있다. 이 때, 메모리 시스템(10)의 전력 특성을 분석하는 데에 있어서, 전원 공급 회로(100)의 전력 특성 모델, 예를 들어, PMIC 모델(예를 들어, 도 2의 D100) 및 전원 공급 수동 소자 모델(예를 들어, 도 2의 D300)이 반영될 수 있다. 예를 들어, 반도체 칩(320)의 종류, 반도체 칩(320)의 동작 및/또는 전원 공급 회로(100)로부터 반도체 칩(320)까지 연결되는 배선의 배치 등과 같이 전원 공급 회로(100)가 전력을 제공하는 대상에 따른, 전원 공급 회로(100)가 제공하는 전력의 특성들(예를 들어, 출력 전압(VO)의 특성)이 분석될 수 있다. 따라서, 전원 공급 회로(100)가 공급하는 전력의 특성이 보드(200) 및 반도체 장치(300)의 전력 특성에 따라 변경되지 않는 것으로 가정하여 보드(200) 및 반도체 장치(300)의 전력 특성을 분석하는 것과 비교하여, 메모리 시스템(10) 내부의 전력 특성을 정확하게 분석할 수 있다.
도 5 및 도 6은 본 개시의 예시적 실시 예에 따른 메모리 시스템의 회로도이다. 도 5 및 도 6에서는 각각 도 4에서와 중복되는 설명에 대해서 생략하겠다.
도 5를 참조하면, 메모리 시스템(10a)은 전원 공급 회로(100), 복수의 보드 전력 분배망들(200N_1~200N_3) 및 복수의 반도체 장치들(300_1~300_3)을 포함할 수 있다. 도 5에서는 3개의 반도체 장치들(300_1~300_3) 및 각각의 반도체 장치들과 연결되는 3개의 보드 전력 분배망들(200N_1~200N_3)을 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로 본 개시는 이에 한정되지는 않는다. 복수의 보드 전력 분배망들(200N_1~200N_3) 각각은 전원 공급 회로(100)와 복수의 반도체 장치들(300_1~300_3)을 전기적으로 연결하는 배선들을 포함할 수 있다.
복수의 보드 전력 분배망들(200N_1~200N_3)은 전원 공급 회로(100)에서 제공되는 전력을 복수의 반도체 장치들(300_1~300_3) 각각으로 전송하기 위해, 복수의 반도체 장치들(300_1~300_3) 각각과 연결되는 회로들을 포함할 수 있다. 복수의 보드 전력 분배망들(200N_1~200N_3)에 포함된 회로들 각각은, 연결되는 반도체 장치의 특성 및/또는 반도체 장치의 배치에 따라 전력 특성이 달라질 수 있다. 따라서, 복수의 보드 전력 분배망들(200N_1~200N_3)의 보드 전력 분배망 모델은 대응하는 반도체 장치에 따라 달라질 수 있다.
복수의 보드 전력 분배망들(200N_1~200N_3) 각각은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 예를 들어, 복수의 보드 전력 분배망들(200N_1~200N_3) 각각은 저항(예를 들어, R21~R23 중 하나), 인덕터(예를 들어, L31~L33 중 하나) 및 커패시터(예를 들어, C31~C33 중 하나)으로 표현될 수 있다. 다만, 이에 한정되지 않으며, 복수의 보드 전력 분배망들(200N_1~200N_3) 각각은 능동 소자를 더 포함할 수도 있다.
복수의 반도체 장치들(300_1~300_3) 각각은 반도체 칩(예를 들어, 320_1~320_3 중 하나) 및 패키지 전력 분배망(예를 들어, 310N_1~310N_3 중 하나)를 포함할 수 있다. 복수의 반도체 장치들(300_1~300_3) 각각은 서로 다른 종류의 반도체 장치일 수 있고, 복수의 반도체 칩들(320_1~320_3)은 서로 다른 종류의 반도체 칩일 수 있다. 또는 예시적인 실시 예에서, 복수의 반도체 칩들(320_1~320_3) 중 적어도 일부는 동일한 종류의 반도체 칩일 수 있다.
예를 들어, 메모리 시스템(10a)은 DIMM을 포함할 수 있고, 제1 반도체 장치(300_1) 및 제2 반도체 장치(300_2)는 DRAM 메모리 칩을 포함하고, 제3 반도체 장치(300_3)는 버퍼 칩을 포함할 수 있다. 또는, 예를 들어, 메모리 시스템(10a)은 SSD를 포함할 수 있고, 제1 반도체 장치(300_1)는 NAND 메모리 칩, 제2 반도체 장치(300_2)는 DRAM 메모리 칩을 포함하고, 제3 반도체 장치(300_3)는 컨트롤러 칩을 포함할 수도 있다.
본 개시에 따른 메모리 시스템(10a)의 제조 방법은, 전원 공급 회로(100)의 PMIC 모델(예를 들어, 도 2의 D100) 및 전원 공급 수동 소자 모델(예를 들어, D300), 복수의 보드 전력 분배망들(200N_1~200N_3) 각각의 보드 전력 분배망 모델(예를 들어, 도 2의 D400) 모델 및 복수의 반도체 장치들(300_1~300_3) 각각의 전력 특성 모델이 반영될 수 있다. 이 때, 복수의 반도체 장치들(300_1~300_3) 각각의 전력 특성 모델은, 패키지 전력 분배망 모듈(예를 들어, 도 2의 D500) 및 반도체 칩 전력 모델(예를 들어, 도 2의 D600)을 각각 포함할 수 있다. 전원 공급 회로(100)가 복수의 반도체 장치들(300_1~300_3)로 각각 전원을 제공하는 경우에도, PMIC 모델(D100) 및 전원 공급 수동 소자 모델(D300)을 이용하여, 메모리 시스템(10a)의 전력 특성을 분석할 수 있다. 따라서, 메모리 시스템(10a)의 전력 특성이 더욱 정확하게 예측할 수 있고, 전력 특성이 향상된 메모리 시스템(10a)을 제조할 수 있다.
도 6을 참조하면, 메모리 시스템(10b)은 PMIC(110b), 제1 및 제2 전원 전달 회로(120b_1, 120b_2), 제1 및 제2 보드 전력 분배망(200Nb_1, 200Nb_1), 및 제1 및 제2 반도체 패키지(300b_1, 300b_2)을 포함할 수 있다. 제1 및 제2 보드 전력 분배망(200Nb_1, 200Nb_1)에는 전원 공급 회로(100b)와 각각의 반도체 패키지들(300b)을 전기적으로 연결하는 서로 다른 배선들이 형성될 수 있다.
PMIC(110b)는 서로 다른 전압 크기의 제1 출력 전압(VO1) 및 제2 출력 전압(VO2)을 출력할 수 있다. 제1 출력 전압(VO1)은 제1 전원 전달 회로(120b_1) 및 제1 전력 분배망(200Nb_1)을 통해 제1 반도체 장치(300b_1)로 전달될 수 있다. 제2 출력 전압(VO2)은 제2 전원 전달 회로(120b_2) 및 제2 전력 분배망(200Nb_2)을 통해 제2 반도체 장치(300b_2)로 전달될 수 있다.
PMIC(110b)는 제1 출력 전압(VO1) 및 제2 출력 전압(VO2)을 함께 출력할 수도 있고, 경우에 따라, 제1 출력 전압(VO1)만을 출력할 수도 있고, 제2 출력 전압(VO2)만을 출력할 수도 있다. 본 도면에서는 서로 다른 크기를 갖는 2개의 전압을 PMIC(110b)가 출력하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 서로 다른 크기를 갖는 3개 이상의 전압들을 각각 출력할 수도 있고, 실질적으로 동일한 크기를 갖는 전압들을 서로 다른 출력핀을 통해 출력할 수도 있다.
제1 전원 전달 회로(120b_1) 및 제2 전원 전달 회로(120b_2) 각각은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 예를 들어, 제1 전원 전달 회로(120b_1)는 인덕터(L11, L21), 커패시터(C11, C21) 및 저항(R11)을 포함할 수 있고, 제2 전원 전달 회로(120b_2)는 인덕터(L12, L22), 커패시터(C12, C22) 및 저항(R12)을 포함할 수 있다. 다만, 본 개시는 이에 한정되지 않으며 제1 전원 전달 회로(120b_1) 및 제2 전원 전달 회로(120b_2) 각각은 능동 소자를 더 포함할 수도 있다.
제1 보드 전력 분배망(200Nb_1) 및 제2 보드 전력 분배망(200Nb_3) 각각은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 예를 들어, 제1 보드 전력 분배망(200Nb_1)은 저항(R21b), 인덕터(L31b) 및 커패시터(C31b)를 포함할 수 있고, 제2 보드 전력 분배망(200Nb_2)은 저항(R22b), 인덕터(L32b, L21) 및 커패시터(C32b)를 포함할 수 있다.
제1 반도체 장치(300b_1) 및 제2 반도체 장치(300b_2)는 서로 다른 종류의 반도체 장치일 수 있다. 예를 들어, 메모리 시스템(10b)은 SSD일 수 있고, 제1 반도체 장치(300b_1)는 메모리 장치일 수 있고, 제2 반도체 장치(300b_2)는 메모리 컨트롤러일 수 있다. 다만, 본 개시는 이에 한정 되지 않으며, 제1 반도체 장치(300b_1) 및 제2 반도체 장치(300b_2)는 메모리 장치일 수 있다.
제1 반도체 장치(300b_1)는 제1 반도체 칩(320b_1) 및 제1 패키지 전력 분배망(310Nb_1)을 포함할 수 있고, 제2 반도체 장치(300b_2)는 제2 반도체 칩(320b_2) 및 제2 패키지 전력 분배망(310Nb_2)을 포함할 수 있다. 제1 패키지 전력 분배망(310Nb_1) 및 제2 패키지 전력 분배망(310Nb_2) 각각은 저항, 인덕터 및 커패시터 중 적어도 하나로 이루어진 등가 회로로 이해될 수 있다. 다만, 이에 한정되지 않으며, 능동 소자를 더 포함할 수도 있다.
본 개시에 따른 메모리 시스템(10b)의 제조 방법은, 제1 전원 전달 회로(120b_1), 제1 보드 전력 분배망(200Nb_1), 및 제1 반도체 장치(300b_1) 각각에 대한 정보에 기초하여, PMIC(110b)에서 출력된 제1 출력 전압(VO1)의 특성을 미리 분석할 수 있다. 또한, 메모리 시스템(10b)의 제조 방법은, 제2 전원 전달 회로(120b_2), 제2 보드 전력 분배망(200Nb_2), 및 제2 반도체 장치(300b_2) 각각에 대한 정보에 기초하여, PMIC(110b)에서 출력된 제2 출력 전압(VO2)의 특성을 미리 분석할 수 있다. 따라서, 메모리 시스템(10b)의 전력 특성이 더욱 정확하게 예측할 수 있고, 전력 특성이 향상된 메모리 시스템(10b)을 제조할 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도로서, 도 1의 S100 단계를 설명하기 위한 순서도이다. S100 단계는 S110 단계 내지 S160 단계를 포함할 수 있다. 예시적인 실시 예에서, S110 단계 내지 S160 단계는 전원 공급 회로에 포함된 구성 요소들 각각에 대해 개별적으로 순차적으로 수행될 수 있다. 이하의 메모리 시스템의 설계 방법의 각 단계들은 메모리 시스템의 설계를 위한 컴퓨팅 시스템에 의해 수행될 수 있다.
도 7을 참조하면, S110 단계에서, 전원 공급 회로의 구성 요소들 각각의 넷리스트(netlist)를 추출할 수 있다. 넷리스트 추출 동작은 전원 공급 회로의 라이브러리(D10) 및 분석 환경 정보(D20)를 이용하여 수행될 수 있다. 분석 환경 정보(D20)는 전원 공급 회로를 구성하는 구성 요소들 각각의 넷리스트를 추출하는 데에 이용되는 기준 수동 소자에 대한 정보를 포함할 수 있다.
넷리스트 추출은 전원 공급 회로의 소자들 각각에 대응되는 기준 수동 소자가 연결됨을 가정하여, 연결 관계에 대한 데이터를 생성함을 의미할 수 있다. 예시적인 실시 예에서, 넷리스트 추출 동작은 합성 툴을 이용하여 수행될 수 있다. 이 때, 합성 툴은 프로세서에 의해 수행되는 복수의 명령어들을 포함하는 프로그램일 수 있다.
전원 공급 회로의 라이브러리(D10)는 전원 공급 회로를 구성하는 구성 요소들 각각의 전력 특성 모델을 포함할 수 있다. 예를 들어, 전원 공급 회로의 라이브러리(D10)는 전력 관리 회로 모델(D100), 전원 공급 능동 소자 모델(D200) 및 전원 공급 수동 소자 모델(D300)을 포함할 수 있다. 예시적인 실시 예에서, 전원 공급 회로의 라이브러리(D10)에 포함된 전력 특성 모델들 중 적어도 일부는 암호화 모델일 수 있다. 암호화 모델은 대응하는 소자가 다른 소자와 연결될 때의 입력되는 전력에 따른 출력하는 전력에 대한 정보를 포함할 수 있다.
전원 공급 회로는 PMIC, 전원 공급 능동 소자 및 전원 공급 수동 소자 중 적어도 일부를 포함할 수 있다. 전원 공급 능동 소자는 전압 레귤레이터 모듈, 로드 스위치, 전류 제한기, 검전기, 논리 회로, 다이오드 중 하나일 수 있고, 전원 공급 수동 소자는 저항, 인덕터, 커패시터 등 일 수 있다. 예를 들어, 전원 공급 회로가 PMIC, 로드 스위치 및 커패시터로 구성되는 경우, S110 단계에서는, PMIC 및 PMIC에 대응되는 기준 수동 소자와의 연결 관계를 나타내는 넷리스트가 추출되고, 로드 스위치 및 로드 스위치에 대응되는 기준 수동 소자와의 연결 관계를 나타내는 넷리스트가 추출되고, 커패시터 및 커패시터에 대응되는 기준 수동 소자와의 연결 관계를 나타내는 넷리스트가 추출될 수 있다.
S120 단계에서, 각각의 추출된 넷리스트를 전력 분석 툴에 대응되도록 변환할 수 있다. 넷리스트 추출 동작은 합성 툴에 의해 수행될 수 있고, 각각의 소자에 대한 전력 특성 분석은 전력 분석 툴에 의해 수행될 수 있다. 따라서, S120단계에서는, S110 단계에서 생성된 넷리스트를 전력 분석 툴에 사용할 수 있도록 변환할 수 있다. 즉, 넷리스트 변환 동작은 전력 분석 툴이 엑세스할 수 있는 형식으로 변환하는 것을 의미할 수 있다.
넷리스트에 대한 변환 동작은 분석 조건 정보(D30)를 이용하여 수행될 수 있다. 예시적인 실시 예에서, 분석 조건 정보(D30)는 전력 특성 분석의 대상이 되는 소자에 입력되는 전압에 대한 정보, 및 전력 특성 분석의 대상이 되는 소자가 동작하는 온도 등을 포함할 수 있다. 다만, 이는 설명의 편의를 위해 예시적으로 제시한 것이며, 분석 조건 정보(D30)는 전원 공급 회로의 구성 요소들의 특성에 영향을 미치는 조건들을 다양하게 포함할 수 있다. 즉, 분석 조건 정보(D30)는 전원 공급 회로의 구성 요소들의 전력 특성의 변화를 야기하는 조건에 대한 정보를 포함할 수 있다.
예를 들어, 전원 공급 회로에 포함되는 커패시터는 온도에 따라 커패시턴스 특성이 달라질 수 있고, 커패시터에 제공되는 전압에 크기에 따라 커패시턴스의 특성이 달라질 수 있다. 따라서, 커패시터가 동작하는 온도에 대한 정보 및 커패시터에 제공되는 전압에 대한 정보에 기초하여, 전원 공급 회로에 포함되는 커패시터에 대해 추출된 넷리스트를, 전력 분석 툴에 대응되도록 변경할 수 있다.
S130 단계에서, 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석할 수 있다. 전력 특성 분석은 전원 공급 회로의 구성 요소들 각각에 대응되는 기준 수동 소자가 연결됨을 가정하여, 전원 공급 회로의 소자들 각각에 입력된 전원에 따른 출력되는 전원의 특성을 분석하는 것을 의미할 수 있다. 예를 들어, 전원 공급 회로의 소자들 각각의 전력 특성은, 전력 소모량, 전압 리플, 전압 IR 드롭, 불량 전원 켜기/끄기 시퀀스, 시작 지연 시간, 대기 전류, 돌입 전류 등을 포함할 수 있다.
S140 단계에서는 분석된 전력 특성이 전원 공급 회로의 동작 조건을 만족하는지 판단할 수 있고, S150 단계에서는 분석된 전력 특성 외에 분석이 필요한 추가 전력 특성이 있는지 판단할 수 있다. 분석된 전력 특성이 동작 조건을 만족하지 않거나, 분석이 필요한 추가 전력 특성이 있는 경우, S160 단계에서 분석 조건 정보를 변경할 수 있고, S120 단계 및 S130 단계를 다시 수행할 수 있다.
본 개시에 따른 메모리 시스템의 설계 방법은, 전원 공급 회로에 포함된 구성 요소들 각각에 대한 전력 특성을 분석하는 데에 있어서, 구성 요소들에 대한 암호화 모델이 제공되더라도 각각의 구성 요소들에 대한 넷리스트를 추출하고 넷리스트를 전력 분석 툴에 대응되도록 변경함으로써, 각각의 소자들에 대한 전력 특성을 분석할 수 있다. 따라서, 전원 공급 회로가 공급하는 전원의 특성을 분석할 수 있고, 전원 공급 회로가 정상적으로 동작하기 위한 요건들을 충족시키는 지 미리 확인할 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도로서, 도 2의 S200 단계를 설명하기 위한 순서도이다. S200 단계는 S210 단계 내지 S260 단계를 포함할 수 있다. 이하의 메모리 시스템의 설계 방법의 각 단계들은 메모리 시스템의 설계를 위한 컴퓨팅 시스템에 의해 수행될 수 있다.
도 8을 참조하면, S210 단계에서, 메모리 시스템을 구성하는 구성 요소들 각각의 전력 특성 모델에 기초하여, 메모리 시스템의 넷리스트를 추출할 수 있다. 예를 들어, 도 3에 도시된 메모리 시스템(10)과 같이 PMIC(100), 수동 소자들을 포함하는 전력 전달 회로(120), 보드(200) 및 반도체 장치(300)를 포함하는 경우, 도 2의 PMIC 모델(D100), 전원 공급 수동 소자 모델(D300), 보드 전력 분배망 모델(D400), 패키지 전력 분배망 모델(D500) 및 반도체 칩 전력 모델(D600)을 이용하여 메모리 시스템(10)의 넷리스트를 추출할 수 있다. 넷리스트 추출은 메모리 시스템의 각 구성 요소들 간의 연결 관계에 대한 데이터를 생성함을 의미할 수 있다.
예시적인 실시 예에서, 메모리 시스템을 구성하는 구성 요소들의 전력 특성 모델들 중 적어도 일부는 암호화 모델일 수 있다. 암호화 모델은 대응하는 구성 요소가 다른 구성 요소와 연결될 때의 입력되는 전원에 따른 출력하는 전원에 대한 정보를 포함할 수 있다. 따라서, 암호화 모델을 포함하더라도, 다른 구성 요소와의 연결관계에 기초하여 달라지는 출력 전력에 대한 정보가 획득될 수 있다.
S220 단계에서, 추출된 넷리스트를 전력 분석 툴에 대응되도록 변환할 수 있다. 넷리스트 추출 동작은 합성 툴에 의해 수행될 수 있고, 전력 특성 분석은 전력 분석 툴에 의해 수행될 수 있다. 따라서, S220 단계에서는, S210 단계에서 생성된 넷리스트를 전력 분석 툴에 사용할 수 있도록 변환할 수 있다.
넷리스트에 대한 변환 동작은 분석 조건 정보(D40)를 이용하여 수행될 수 있다. 예시적인 실시 예에서, 분석 조건 정보(D40)는 전력 특성 분석의 대상이 되는 구성 요소의 특징에 대한 데이터를 포함할 수 있다. 예를 들어, 보드 전력 분배망을 구성하는 배선의 설계 데이터, 반도체 장치의 패키지 전력 분배망을 구성하는 배선의 설계 데이터 및 반도체 칩 내부 설계 데이터를 포함할 수 있다. 다만, 이는 설명의 편의를 위해 예시적으로 제시한 것이며, 분석 조건 정보(D40)는 메모리 시스템을 구성하는 다양한 구성 요소들에 대한 설계 정보를 포함할 수 있다.
S230 단계에서, 메모리 시스템의 전력 특성을 분석할 수 있다. 메모리 시스템의 전력 특성 분석은 전력 분석 툴을 이용하여 컴퓨팅 프로그램의 프로세서에서 수행될 수 있다. 예를 들어, 메모리 시스템의 전력 특성은, 메모리 시스템의 전력 소모량, 메모리 시스템 내부의 전압 리플, 전압 IR 드롭, 불량 전원 ON/OFF 스위칭 시퀀스, 대기 전류, 돌입 전류 등의 특성을 포함할 수 있다.
S240 단계에서는 분석된 전력 특성이 전력 공급 회로의 동작 조건을 만족하는지 판단할 수 있고, S250 단계에서는 분석된 전력 특성 외에 분석이 필요한 추가 전력 특성이 있는지 판단할 수 있다. 분석된 전력 특성이 동작 조건을 만족하지 않거나, 분석이 필요한 추가 전력 특성이 있는 경우, S260 단계에서 분석 조건 정보를 변경할 수 있고, S220 단계 및 S230 단계를 다시 수행할 수 있다. 다만, 본 개시는 이에 한정되지 않으며, 분석이 필요한 추가 전력 특성이 있는 경우, S260 단계를 수행하지 않고, S220 단계 및 S230 단계를 다시 수행할 수 있다.
S260 단계의 분석 조건 정보를 변경하는 단계는, 보드의 전력 분배망을 구성하는 배선의 설계 데이터, 반도체 장치의 패키지의 전력 분배망을 구성하는 배선의 설계 데이터 및 반도체 칩 내부 설계 데이터 중 하나를 변경하는 단계를 포함할 수 있다. 예시적인 실시 예에서, 메모리 시스템의 전력 특성을 분석한 결과에 기초하여, 보드의 설계 데이터, 반도체 장치의 패키지 설계 데이터, 또는 반도체 칩의 설계 데이터 중 적어도 하나를 변경할 수 있다. 예를 들어, 보드에 형성되는 보드 전력 분배망에 포함되는 배선의 레이어를 변경하거나, 보드 전력 분배망에 포함되는 저항, 인덕터 또는 커패시터의 특성을 변경할 수 있다.
본 개시에 따른 메모리 시스템의 설계 방법은, 메모리 시스템의 전력 특성을 분석하는 데에 있어서, 메모리 시스템을 구성하는 일부 구성 요소에 대한 암호화된 모델이 제공되더라도 상기 일부 구성 요소와 다른 구성 요소와의 연결 관계에 따라 넷리스트를 추출하고, 넷리스트를 전력 분석 툴에 대응되도록 변경함으로써, 메모리 시스템에 대한 전력 특성을 분석할 수 있다. 따라서, 메모리 시스템이 정상적으로 동작하기 위한 요건들을 충족시키는 지 미리 확인할 수 있고, 요건을 충족하지 못하는 경우 메모리 시스템 내부 구성 요소의 설계를 변경할 수 있으므로, 전력 특성이 향상된 메모리 시스템을 제조할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 메모리 시스템의 설계 방법을 나타내는 순서도이다. S270 단계는 도 8의 S240 단계의 이후에 수행될 수 있다.
도 9를 참조하면, S271 단계에서, 메모리 시스템을 구성하는 구성 요소들 중 일부를 선택하여 넷리스트를 추출할 수 있다. 넷리스트 추출은 선택된 구성 요소들 간의 연결 관계에 대한 데이터를 생성함을 의미할 수 있다.
예시적인 실시 예에서, 선택되는 상기 일부의 구성 요소들은 전원 공급 회로에 포함된 구성 요소를 포함할 수 있다. 예를 들어, 도 3의 메모리 시스템(10)이 PMIC(100), 수동 소자들을 포함하는 전력 전달 회로(120), 보드(200), 및 반도체 장치(300)를 할 때, S271 단계에서, PMIC(100) 및 전력 전달 회로(120)가 선택될 수 있고, 도 2의 PMIC 모델(D100) 및 전원 공급 수동 소자 모델(D300)에 기초하여 넷리스트가 추출될 수 있다. 도 7의 S100 단계에 의해 전원 공급 회로에 포함되는 구성 요소들 각각의 전력 특성을 분석하였고 전원 공급 회로에 포함되는 구성 요소들 각각은 동작 조건을 만족하였으므로, S270 단계에서는 전원 공급 회로에 포함되는 구성 요소들이 다른 구성 요소와 연결된 후의 전력 특성을 분석하는 동작이 수행될 수 있다.
S273 단계에서, 분석 조건 정보(예를 들어, 도 7의 D30 및 도 8의 D40)를 이용하여, 추출된 넷리스트를 전력 분석 툴에 대응되도록 변환할 수 있다. 예시적인 실시 예에서, 분석 조건 정보(D40)는 전력 특성 분석의 대상이 되는 구성 요소의 특징에 대한 데이터를 포함할 수 있다.
S275 단계에서, 메모리 시스템의 일부의 전력 특성을 분석할 수 있다. 즉, S271 단계에서 선택된 구성 요소들이 전기적으로 연결된 상태의 전력 특성을 분석할 수 있다.
S277 단계에서는, 분석된 전력 특성이 전력 공급 회로의 동작 조건을 만족하는지 판단할 수 있다. 동작 조건을 만족하는 경우에는, S240 단계를 만족하지 못한 원인이 되는 구성 요소를 찾기 위해 다시 S271 단계를 수행할 수 있고, 메모리 시스템을 구성하는 구성 요소들 중 이전에 선택되지 않은 구성 요소를 포함하도록 선택하여 넷리스트를 추출할 수 있다. 이후에 S273 단계 및 S275 단계가 다시 수행될 수 있다.
분석된 전력 특성이 동작 조건을 만족하지 않는 경우에는 S275 단계에서, 선택된 구성 요소들의 전력 특성 모델을 수정할 수 있다. 선택된 구성 요소들 각각의 전력 특성은 각각의 동작 조건을 만족할 수 있으나, 구성 요소들 간의 연결로 인하여 각각의 전력 특성 모델 간의 충돌이 발생될 수 있다. 따라서, 반도체 시스템을 설계하기 위한 컴퓨팅 시스템은 선택된 구성 요소들의 전력 특성 모델을 수정한 후 다시 도 8의 S200 단계를 수행할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 프로그램을 저장하는 메모리를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다. 본 개시의 예시적 실시예들에 따른, 집적 회로를 제조하기 위한 방법(예를 들어, 도 1의 S10 단계, 도 7의 S100 단계, 도 8의 S200 단계, 및 도 9의 S270 단계)에 포함되는 단계들 중 적어도 일부는 컴퓨팅 시스템(1000)에서 수행될 수 있다.
컴퓨팅 시스템(1000)은 데스크탑 컴퓨터, 워크스테이션, 서버 등과 같이 고정형 컴퓨팅 시스템일 수도 있고, 랩탑 컴퓨터 등과 같이 휴대형 컴퓨팅 시스템일 수도 있다. 도 10에 도시된 바와 같이, 컴퓨팅 시스템(100)은 프로세서(1100), 입출력 장치들(1200), 네트워크 인터페이스(1300), RAM(random access memory)(1400), ROM(read only memory)(1500) 및 저장 장치(1600)를 포함할 수 있다. 프로세서(1100), 입출력 장치들(1200), 네트워크 인터페이스(1300), RAM(1400), ROM(1500) 및 저장 장치(1600)는 버스(1700)에 연결될 수 있고, 버스(1700)를 통해서 서로 통신할 수 있다.
프로세서(1100)는 프로세싱 유닛으로 지칭될 수 있고, 예를 들어, 마이크로프로세서(micro-processor), AP(application processor), DSP(digital signal processor), GPU(graphic processing unit)과 같이 임의의 명령어 세트(예컨대, IA-32(Intel Architecture-32), 64 비트 확장 IA-32, x86-64, PowerPC, Sparc, MIPS, ARM, IA-64 등)를 실행할 수 있는 적어도 하나의 코어를 포함할 수 있다. 예를 들면, 프로세서(1100)는 버스(1700)를 통해서 메모리, 즉 RAM(1400) 또는 ROM(1500)에 액세스할 수 있고, RAM(1400) 또는 ROM(1500)에 저장된 명령어들을 실행할 수 있다.
RAM(1400)은 본 개시의 예시적 실시예에 따른 메모리 시스템을 설계하고 제조하기 위한 프로그램(1400_1) 또는 그것의 적어도 일부를 저장할 수 있고, 프로그램(1400_1)은 프로세서(1100)로 하여금, 집적 회로를 제조하기 위한 방법(예를 들어, 도 1의 S10 단계, 도 7의 S100 단계, 도 8의 S200 단계, 및 도 9의 S270 단계)에 포함되는 단계들 중 적어도 일부를 수행하도록 할 수 있다.
프로그램(1400_1)은 전력 분석 툴 및 합성 툴을 포함할 수 있다. 전력 분석 툴은 프로세서(1100)에 의해서 실행 가능한 복수의 명령어들을 포함할 수 있고, 전력 분석 툴에 포함된 복수의 명령어들은 프로세서(1100)로 하여금 도 1의 S100 단계, S200 단계, 도 7의 S130 단계, 도 8의 S230 단계, 및 도 9의 S275 단계를 수행하도록 할 수 있다. 합성 툴은 프로세서(1100)에 의해서 실행 가능한 복수의 명령어들을 포함할 수 있고, 합성 툴에 포함된 복수의 명령어들은 프로세서(1100)로 하여금 도 7의 S110 단계, 도 8의 S210 단계, 및 도 9의 S271 단계를 수행하도록 할 수 있다.
예시적인 실시 예에서, 프로세서(1100)는 전력 분석 툴을 실행함으로써, 전원 공급 회로의 전력 특성 모델(예를 들어, PMIC 모델, 전원 공급 능동 소자 모델, 전원 공급 수동 소자 모델), 보드 전력 분배망 모델 및 반도체 장치의 전력 특성 모델(예를 들어, 패키지 전력 분배망 모델 및 반도체 칩 전력 모델)을 이용하여, 전력 특성 분석 동작을 수행할 수 있다. 따라서, 본 개시에 따른 메모리 시스템의 제조 방법은, 전력을 소모하는 반도체 장치 등에서의 전력 특성 모델뿐만 아니라, 전원을 제공하는 전원 공급 회로에서의 전력 특성 모델을 반영함으로써, 메모리 시스템에서의 전력 특성을 더욱 정확하게 예측할 수 있다. 예측된 전력 특성에 기초하여 메모리 시스템의 구성을 변경할 수 있으므로, 본 개시에 따른 메모리 시스템의 제조 방법은, 전력 특성이 향상된 메모리 시스템을 제조할 수 있다.
저장 장치(1600)는 컴퓨팅 시스템(1000)에 공급되는 전력이 차단되더라도 저장된 데이터를 소실하지 아니할 수 있다. 예를 들면, 저장 장치(1600)는 비휘발성 메모리 장치를 포함할 수도 있고, 자기 테이프, 광학 디스크, 자기 디스크와 같은 저장 매체를 포함할 수도 있다. 또한, 저장 장치(1600)는 컴퓨팅 시스템(1000)으로부터 탈착 가능할 수도 있다. 저장 장치(1600)는 본 개시의 예시적 실시예에 따른 프로그램(1400_1)을 저장할 수도 있으며, 프로그램(1400_1)이 프로세서(1100)에 의해서 실행되기 이전에 저장 장치(1600)로부터 프로그램(1400_1) 또는 그것의 적어도 일부가 RAM(1400)으로 로딩될 수 있다. 다르게는, 저장 장치(1600)는 프로그램 언어로 작성된 파일을 저장할 수 있고, 파일로부터 컴파일러 등에 의해서 생성된 프로그램(1400_1) 또는 그것의 적어도 일부가 RAM(1400)으로 로딩될 수 있다. 또한, 도 10에 도시된 바와 같이, 저장 장치(1600)는 데이터베이스를 저장할 수 있고, 데이터베이스는 집적 회로를 설계하는데 필요한 정보, 예를 들어, 도 1의 전원 공급 회로의 라이브러리(D10), 도 2의 PMIC 모델(D100), 전원 공급 능동 소자 모델(D200), 전원 공급 수동 소자 모델(D300), 보드 전력 분배망 모듈(D400), 패키지 전력 분배망 모듈(D500), 반도체 칩 전력 모델(D600)을 포함할 수 있다.
저장 장치(1600)는 프로세서(1100)에 의해서 처리될 데이터 또는 프로세서(1100)에 의해서 처리된 데이터를 저장할 수도 있다. 즉, 프로세서(1100)는 프로그램(1400_1)에 따라, 저장 장치(1600)에 저장된 데이터를 처리함으로써 데이터를 생성할 수 있고, 생성된 데이터를 저장 장치(1600)에 저장할 수도 있다.
입출력 장치들(1200)은 키보드, 포인팅 장치 등과 같은 입력 장치를 포함할 수 있고, 디스플레이 장치, 프린터 등과 같은 출력 장치를 포함할 수 있다. 예를 들면, 사용자는 입출력 장치들(1200)을 통해서, 프로세서(1100)에 의해 프로그램(1400_1)의 실행을 트리거할 수도 있고, 도 7의 분석 환경 정보(D20), 분석 조건 정보(D30) 및 도 8의 분석 조건 정보(D40)를 입력할 수 있다.
네트워크 인터페이스(1300)는 컴퓨팅 시스템(130) 외부의 네트워크에 대한 액세스를 제공할 수 있다. 예를 들면, 네트워크는 다수의 컴퓨팅 시스템들 및 통신 링크들을 포함할 수 있고, 통신 링크들은 유선 링크들, 광학 링크들, 무선 링크들 또는 임의의 다른 형태의 링크들을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 반도체 장치 및 보드 전력 분배망을 통해 상기 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템의 설계 방법으로서,
    상기 전원 공급 회로의 전력 특성 모델을 이용하여, 상기 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계; 및
    상기 메모리 시스템의 전력 특성을 분석하는 단계;를 포함하고,
    상기 전원 공급 회로의 전력 특성 모델은 암호화 모델을 포함하는 것을 특징으로 하는 메모리 시스템의 설계 방법.
  2. 제1 항에 있어서,
    상기 전원 공급 회로의 전력 특성 모델은 PMIC(Power Management Integrated Circuit) 모델, 전원 공급 능동 소자 모델 및 전원 공급 수동 소자 모델을 포함하고,
    상기 PMIC 모델, 상기 공급 능동 소자 모델 및 상기 전원 공급 수동 소자 모델 중 적어도 하나는 암호화 모델인 것을 특징으로 하는 메모리 시스템의 설계 방법.
  3. 제1 항에 있어서,
    상기 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계는,
    상기 전원 공급 회로의 구성 요소들 각각에 대응되는 기준 수동 소자와 상기 전원 공급 회로의 구성 요소들 각각의 연결관계에 대한 데이터인 넷리스트를 추출하는 단계;
    추출된 상기 넷리스트를 전력 분석 툴에 대응되도록 변환하는 단계; 및
    상기 전력 분석 툴을 이용하여 상기 전원 공급 회로의 구성 요소 각각의 전력 특성을 분석하는 단계;를 포함하는 것을 특징으로 하는 메모리 시스템의 설계 방법.
  4. 제1 항에 있어서,
    상기 메모리 시스템의 전력 특성을 분석하는 단계는,
    상기 메모리 시스템의 구성 요소들 각각의 전력 특성 모델을 이용하여, 상기 메모리 시스템의 구성 요소들 간의 연결관계에 대한 데이터인 넷리스트를 추출하는 단계;
    추출된 상기 넷리스트를 전력 분석 툴에 대응되도록 변환하는 단계; 및
    상기 전력 분석 툴을 이용하여 상기 메모리 시스템의 전력 특성을 분석하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 설계 방법.
  5. 반도체 장치 및 보드 전력 분배망을 통해 상기 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템의 제조 방법으로서,
    상기 전원 공급 회로의 전력 특성 모델을 이용하여, 상기 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하는 단계;
    상기 전원 공급 회로의 전력 특성 모델, 상기 보드 전력 분배망의 보드 전력 분배망 모델 및 상기 반도체 장치의 전력 특성 모델을 이용하여, 상기 메모리 시스템의 전력 특성을 분석하는 단계; 및
    분석된 상기 전력 특성에 기초하여, 상기 보드 상에 상기 반도체 장치 및 상기 전원 공급 회로를 실장하는 단계;를 포함하는 메모리 시스템의 제조 방법.
  6. 제5 항에 있어서,
    상기 반도체 장치의 전력 특성 모델은, 반도체 칩의 반도체 칩 전력 모델, 및 상기 반도체 칩을 상기 보드 전력 분배망과 연결하는 패키지 전력 분배망의 패키지 전력 분배망 모델을 포함하는 것을 특징으로 하는 메모리 시스템의 제조 방법.
  7. 제5 항에 있어서,
    상기 메모리 시스템의 전력 특성을 분석하는 단계는,
    상기 전원 공급 회로의 전력 특성 모델, 상기 보드 전력 분배망 모델 및 상기 반도체 장치의 전력 특성 모델을 이용하여, 상기 메모리 시스템의 구성 요소들 간의 연결관계에 대한 데이터인 넷리스트를 추출하는 단계;
    추출된 상기 넷리스트를 전력 분석 툴에 대응되도록 변환하는 단계; 및
    상기 전력 분석 툴을 이용하여 상기 메모리 시스템의 전력 특성을 분석하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 제조 방법.
  8. 반도체 장치 및 상기 반도체 장치로 전원을 공급하는 전원 공급 회로를 포함하는 메모리 시스템을 설계하기 위한 컴퓨팅 시스템으로서,
    합성 툴, 전력 분석 툴, 상기 전원 공급 회로의 전력 특성 모델, 및 상기 반도체 장치의 전력 특성 모델을 저장하는 메모리; 및
    상기 메모리에 엑세스하여 상기 합성 툴 및 상기 전력 분석 툴을 실행하는 프로세서를 포함하고,
    상기 프로세서는, 상기 전원 공급 회로의 전력 특성 모델을 이용하여, 상기 전원 공급 회로의 구성 요소들 각각의 전력 특성을 분석하고, 상기 메모리 시스템의 전력 특성을 분석하고,
    상기 전원 공급 회로의 전력 특성 모델은 암호화 모델을 포함하는 것을 특징으로 하는 컴퓨팅 시스템.
  9. 제8 항에 있어서,
    상기 프로세서는,
    상기 합성 툴을 실행함으로써, 상기 전원 공급 회로의 구성 요소들 각각에 대응되는 기준 수동 소자와 상기 전원 공급 회로의 구성 요소들 각각의 연결관계에 대한 데이터인 넷리스트를 추출하고,
    추출된 상기 넷리스트를 전력 분석 툴에 대응되도록 변환하고,
    상기 전력 분석 툴을 실행함으로써, 상기 전원 공급 회로의 구성 요소 각각의 전력 특성을 분석하는 것을 특징으로 하는 컴퓨팅 시스템.
  10. 제9 항에 있어서,
    상기 프로세서는,
    상기 합성 툴을 실행함으로써, 상기 메모리 시스템의 구성 요소들 간의 연결관계에 대한 데이터인 넷리스트를 추출하고,
    추출된 상기 넷리스트를 전력 분석 툴에 대응되도록 변환하고,
    상기 전력 분석 툴을 이용하여 상기 메모리 시스템의 전력 특성을 분석하는 것을 특징으로 하는 컴퓨팅 시스템.
KR1020190093369A 2018-10-12 2019-07-31 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템 KR20200041771A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190093369A KR20200041771A (ko) 2018-10-12 2019-07-31 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템
US16/594,880 US10963619B2 (en) 2018-10-12 2019-10-07 Method of designing memory system by considering power characteristics, method of fabricating memory system, and computing system for designing memory system
TW108136537A TWI805858B (zh) 2018-10-12 2019-10-09 計算系統以及設計與製造記憶體系統的方法
CN201910952802.5A CN111046620B (zh) 2018-10-12 2019-10-09 计算系统以及设计与制造存储器系统的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20180122045 2018-10-12
KR1020180122045 2018-10-12
KR1020190093369A KR20200041771A (ko) 2018-10-12 2019-07-31 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템

Publications (1)

Publication Number Publication Date
KR20200041771A true KR20200041771A (ko) 2020-04-22

Family

ID=70160805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093369A KR20200041771A (ko) 2018-10-12 2019-07-31 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템

Country Status (3)

Country Link
US (1) US10963619B2 (ko)
KR (1) KR20200041771A (ko)
TW (1) TWI805858B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859845B (zh) * 2020-06-16 2024-01-19 眸芯科技（上海）有限公司 芯片内部顶层到外部顶层连线的检测系统及应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2298990A1 (en) * 2000-02-18 2001-08-18 Cloakware Corporation Method and system for resistance to power analysis
US6745145B2 (en) 2002-06-24 2004-06-01 Lsi Logic Corporation Methods and systems for enhanced automated system testing
US20060058994A1 (en) * 2004-09-16 2006-03-16 Nec Laboratories America, Inc. Power estimation through power emulation
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US20090113220A1 (en) * 2007-10-26 2009-04-30 Sang Han Lee Encrypted backup data storage device and storage system using the same
US8386229B1 (en) 2009-04-17 2013-02-26 Xilinx, Inc. Integrated circuit package component and ball grid array simulation model
US8286110B1 (en) 2010-12-27 2012-10-09 Cadence Design Systems, Inc. System and method for adapting electrical integrity analysis to parametrically integrated environment
US8539422B2 (en) 2011-02-24 2013-09-17 Cadence Design Systems, Inc. Method and system for power delivery network analysis
US20140074449A1 (en) 2012-09-07 2014-03-13 Lsi Corporation Scalable power model calibration
CN104217043A (zh) 2013-05-31 2014-12-17 国际商业机器公司 分析电源网络的方法和装置
TWI620094B (zh) * 2013-05-31 2018-04-01 凱爾拉吉克斯股份有限公司 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法
KR102284656B1 (ko) 2014-07-31 2021-08-02 삼성전자 주식회사 전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법
US9729562B2 (en) * 2015-03-02 2017-08-08 Harris Corporation Cross-layer correlation in secure cognitive network
US9454636B1 (en) * 2015-04-02 2016-09-27 Esilicon Corporation Integrated circuit design optimization
JP6617924B2 (ja) * 2015-06-18 2019-12-11 パナソニックＩｐマネジメント株式会社 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
US9767240B2 (en) 2015-11-19 2017-09-19 Globalfoundries Inc. Temperature-aware integrated circuit design methods and systems
US10935604B2 (en) 2017-02-22 2021-03-02 Abb Schweiz Ag Power distribution systems and methods of testing responses to electrical conditions using a communication network

Also Published As

Publication number Publication date
US20200117769A1 (en) 2020-04-16
TW202029028A (zh) 2020-08-01
TWI805858B (zh) 2023-06-21
US10963619B2 (en) 2021-03-30
CN111046620A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN110096309B (zh) 运算方法、装置、计算机设备和存储介质
JP7277434B2 (ja) 集積回路チップの電圧レギュレータ
US10560022B2 (en) Setting operating points for circuits in an integrated circuit chip using an integrated voltage regulator power loss model
US10423210B2 (en) Automatic detection of voltage regulator phase assignment and configuration for multi-output rails
KR101942027B1 (ko) 디바이스의 온도 예측 방법
US11096284B2 (en) Compact semiconductor chip system and method
US20200193278A1 (en) Neural processing system and operating method thereof
WO2012104673A1 (en) Integrated circuit device, voltage regulation circuitry and method for regulating a voltage supply signal
US20210325861A1 (en) Methods and apparatus to automatically update artificial intelligence models for autonomous factories
JP2022033688A (ja) メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム
JP2021022373A (ja) 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム
CN103745050B (zh) 一种管脚映射方法和系统
US20170046470A1 (en) Process design kit for efficient and accurate mismatch simulation of analog circuits
KR20200041771A (ko) 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템
US20220108135A1 (en) Methods and apparatus for performing a machine learning operation using storage element pointers
US8302063B2 (en) Method and system to optimize semiconductor products for power, performance, noise, and cost through use of variable power supply voltage compression
CN111046620B (zh) 计算系统以及设计与制造存储器系统的方法
US20230238800A1 (en) Systems, devices and methods for power management and power estimation
US10424385B1 (en) Self-configuring integrated circuit device
CN111158451A (zh) 电子设备及供电方法
CN112859982B (zh) 用于芯片的自适应电压与频率调节的测试电路的实现方法
CN111832714A (zh) 运算方法及装置
CN111026440B (zh) 运算方法、装置、计算机设备和存储介质
KR102561849B1 (ko) 회로 시뮬레이터를 위한 신경망 모델 처리 방법 및 장치
Dghais et al. Real Time Modelling and Processing