CN111046620A - 计算系统以及设计与制造存储器系统的方法 - Google Patents

计算系统以及设计与制造存储器系统的方法 Download PDF

Info

Publication number
CN111046620A
CN111046620A CN201910952802.5A CN201910952802A CN111046620A CN 111046620 A CN111046620 A CN 111046620A CN 201910952802 A CN201910952802 A CN 201910952802A CN 111046620 A CN111046620 A CN 111046620A
Authority
CN
China
Prior art keywords
power
power supply
memory system
supply circuit
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910952802.5A
Other languages
English (en)
Other versions
CN111046620B (zh
Inventor
朱健
申才荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111046620A publication Critical patent/CN111046620A/zh
Application granted granted Critical
Publication of CN111046620B publication Critical patent/CN111046620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种计算系统以及设计与制造存储器系统的方法，存储器系统包含半导体器件和经由板配电网向半导体器件供电的供电电路，方法包含：通过使用供电电路的功率特性模型来分析供电电路的相应组件的功率特性；以及分析存储器系统的功率特性。供电电路的功率特性模型包含加密模型。

Description

计算系统以及设计与制造存储器系统的方法
相关申请的交叉引用
本申请要求2018年10月12日在韩国知识产权局申请的韩国专利申请第10-2018-0122045号和2019年7月31日在韩国知识产权局申请的韩国专利申请第10-2019-0093369号的优先权，所述申请中的每一个的公开以引用的方式全文并入本文中。
技术领域
根据本公开的方法涉及一种设计存储器系统的方法、一种制造存储器系统的方法以及一种用于设计存储器系统的计算系统，且更特定来说，涉及一种通过考虑存储器系统的功率特性来设计存储器系统的方法、一种制造存储器系统的方法以及一种用于设计存储器系统的计算系统。
背景技术
大量元件布置(arranged)在存储器系统中，且存储器系统包含用于向存储器芯片供电的供电电路和配电网(power distribution network；PDN)。随着存储器系统的大小已逐渐减小且其集成度已提高，由配电网产生的噪声已越来越影响配置在存储器系统中的电路。由配电网产生的噪声可由配电网的寄生电阻和寄生电容引起，且为了检查噪声对半导体器件的操作的影响，已进行分析配电网的功率特性的操作。然而，通过仅分析配电网的功率特性来分析整个存储器系统的功率特性已存在限制。
发明内容
一个方面是提供一种通过经由分析供电电路的功率特性考虑存储器系统的功率特性来设计存储器系统的方法、一种制造存储器系统的方法以及一种用于设计存储器系统的计算系统。
根据实例实施例的一个方面，提供一种设计存储器系统的方法，所述存储器系统包含半导体器件和经由板配电网向半导体器件供电的供电电路，所述方法包含：通过使用供电电路的功率特性模型来分析供电电路的相应组件的功率特性；以及分析存储器系统的功率特性，其中供电电路的功率特性模型包含加密模型。
根据实例实施例的另一方面，提供一种制造存储器系统的方法，所述存储器系统包含半导体器件和经由板配电网向半导体器件供电的供电电路，所述方法包含：通过使用供电电路的功率特性模型来分析供电电路的相应组件的功率特性；通过使用供电电路的功率特性模型、板配电网的板配电网模型以及半导体器件的功率特性模型来分析存储器系统的功率特性；以及基于存储器系统所分析的功率特性，将半导体器件和供电电路安装在板上。
根据实例实施例的又一方面，提供一种用于设计存储器系统的计算系统，所述存储器系统包含半导体器件和向半导体器件供电的供电电路，所述计算系统包含：存储器，存储合成工具、功率分析工具、供电电路的功率特性模型以及半导体器件的功率特性模型；以及处理器，通过存取存储器来执行合成工具和功率分析工具，其中处理器通过使用供电电路的功率特性模型来分析供电电路的相应组件的功率特性，且分析存储器系统的功率特性，且供电电路的功率特性模型包含加密模型。
附图说明
从以下结合附图进行的详细描述中将更清楚地理解实施例，在附图中：
图1是示出根据实例实施例的制造存储器系统的方法的流程图。
图2是示出根据实例实施例的分析存储器系统的功率特性的简图。
图3是示出根据实例实施例的存储器系统的框图。
图4是根据实例实施例的存储器系统的电路图。
图5是根据实例实施例的存储器系统的电路图。
图6是根据实例实施例的存储器系统的电路图。
图7是示出根据实例实施例的设计存储器系统的方法的流程图。
图8是示出根据实例实施例的设计存储器系统的方法的流程图。
图9是示出根据实例实施例的设计存储器系统的方法的流程图。
图10是示出根据实例实施例的包含存储程序的存储器的计算系统的框图。
具体实施方式
图1是示出根据实例实施例的制造存储器系统的方法的流程图。图2是示出根据实例实施例的分析存储器系统的功率特性的简图。
制造存储器系统的方法可包含设计存储器系统(S10)和制造存储器系统(S20)。设计存储器系统(S10)可包含分析存储器系统的功率特性且可通过用于设计存储器系统的计算系统使用功率特性工具来进行。此处，功率特性工具可以是由处理器执行的包含程序代码(例如，多个指令)的程序(program)。因此，可通过用于设计存储器系统的计算系统来进行设计存储器系统的方法的以下操作中的每一个，且设计存储器系统的方法可称为计算机实施的方法。
参考图1和图2，在操作S100中，可分析供电电路的相应组件的功率特性。举例来说，供电电路的每一组件的功率特性可包含以下特性，例如每一组件的功耗量(powerconsumption)、由每一组件输出的电压纹波(voltage ripple)、由每一组件导致的电压IR降、由每一组件输出的功率的开/关(ON/OFF)开关顺序、每一组件的静态电流(quiescentcurrent)、每一组件的涌入电流(inrush current)或类似物。功率特性的这些实例是示出性的，且也可分析其它功率特性。
供电电路可供应驱动构成存储器系统的半导体器件所需的功率。构成供电电路的相应元件的功率特性可通过使用供电电路库D10来分析。构成操作S100的操作将在下文参看图7具体描述。
供电电路库D10可包含构成供电电路的每一组件的功率特性模型。举例来说，供电电路可包含电源管理电路、供电有源元件(power supply active element)以及供电无源元件(power supply passive element)等中的一个或多个。供电电路库D10可包含电源管理集成电路(power management integrated circuit；PMIC)模型D100、供电有源元件模型D200以及供电无源元件模型D300。举例来说，构成供电电路的每一元件的功率特性模型可以是SPICE模型。
举例来说，PMIC可包含直流到直流(direct current to direct current；DC-DC)转换器(例如降压转换器、升压转换器或降压-升压转换器)和DC线性稳压器，例如低压差(low-dropout；LDO)稳压器。因此，包含于PMIC中的组件的特性可反映在PMIC模型中，且PMIC模型可包含例如DC-DC转换器模型、DC线性稳压器模型以及类似物。然而，本公开不限于此，且PMIC可进一步包含除DC-DC转换器和DC线性稳压器之外的其它组件，且PMIC模型可进一步包含除DC-DC转换器模型和DC线性稳压器模型之外的其它模型。因为PMIC可实施为一个芯片且可实施各种功能，所以在实例实施例中可独立于其它供电有源元件关于功率特性来单独地分析PMIC。举例来说，供电有源元件可包含电压稳压器模块(voltageregulator module；VRM)、负载开关、电流限制器、电压检测器、逻辑电路、二极管或类似物。因此，供电有源元件模型D200可包含电压稳压器模型、负载开关模型、电流限制器模型、电压检测器模型、逻辑电路模型、二极管模型或类似物。
举例来说，供电无源元件可包含电阻器、电感器、电容器或类似物。因此，供电无源元件模型D300可包含电阻器模型、电感器模型或电容器模型。
在实例实施例中，包含于供电电路库D10中的功率特性模型中的至少一个可以是加密模型(encrypted model)。也就是说，关于PMIC、供电有源元件以及供电无源元件中的至少一个(其为构成供电电路的元件)的内部配置的信息可经过加密。然而，加密模型可包含关于当对应元件连接到另一元件时由对应元件根据输入到其中的功率来输出的功率的信息。
在操作S200中，可分析存储器系统的功率特性。可通过使用对应于存储器系统的相应组件的模型来分析存储器系统的功率特性，所述模型在PMIC模型D100、供电有源元件模型D200、供电无源元件模型D300、板配电网模型D400、封装配电网模型D500以及半导体芯片功率模型D600当中。如上文所论述，存储器系统的功率特性可包含以下特性，例如存储器系统的功耗量、存储器系统中的电压纹波、电压IR降、缺陷电源(defective power)开/关开关顺序、静态电流、涌入电流或类似物。
在实例实施例中，存储器系统可包含供电电路和半导体器件，且可包含使供电电路电连接到半导体器件的板(board)。因此，可基于供电电路且基于板的配电网、封装的配电网以及半导体芯片的功率特性来分析存储器系统的功率特性。操作S200将在下文参看图8具体描述。
举例来说，包含于存储器系统中的半导体器件和供电电路中的每一个可视存储器系统的种类而变化。举例来说，当存储器系统是固态驱动器(solid state drive；SSD)时，存储器系统可包含与非(NAND)存储器芯片、动态随机存取存储器(DRAM)芯片以及控制器芯片作为半导体芯片。替代性地，例如当存储器系统包含双列直插式存储器模块(dual in-line memory module；DIMM)时，存储器系统可包含DRAM芯片和缓冲芯片作为半导体芯片。然而，根据本公开的存储器系统不限于此，且可包含相变RAM(phase change RAM；PRAM)芯片、铁电RAM(ferroelectric RAM；FRAM)芯片或磁RAM(magnetic RAM；MRAM)芯片。此处，半导体芯片功率模型D600可包含DRAM芯片模型、与非存储器芯片模型、PRAM芯片模型、FRAM芯片模型、MRAM芯片模型、控制器芯片模型或缓冲芯片模型等。
在实例实施例中，由于进行操作S100，当供电电路的每一元件的功率特性满足存储器系统的操作条件时，可进行操作S200，且由于进行操作S200，当存储器系统的功率特性满足存储器系统的操作条件时，可进行操作S20。操作S20可通过将半导体器件和供电电路安装在板上来进行。
在制造存储器系统的方法中，根据实例实施例，PMIC模型D100、供电有源元件模型D200以及供电无源元件模型D300中的至少一个可以是加密模型。在制造存储器系统的方法中，尽管供电电路库D10包含加密模型，但PMIC、供电有源元件以及供电无源元件中的每一个可关于视其与其它元件的连接关系而变化的输出功率的特性来分析，且分析的结果可用以分析存储器系统的功率特性。因此，相较于在由供电电路供应的功率无论板和存储器器件中的每一个的功率特性如何都是恒定的假设下，分析整个存储器系统的功率特性的现有技术情况，可更精确地分析存储器系统的功率特性且可基于分析的结果来制造呈现改良功率特性的存储器系统。
图3是示出根据实例实施例的存储器系统的框图。图4是根据实例实施例的图3的存储器系统的电路图。
参考图3和图4，存储器系统10可包含供电电路100、板200以及半导体器件300。板200可以是例如印刷电路板(printed circuit board；PCB)。
供电电路100可包含PMIC 110和电力传输电路120。PMIC 110可电连接到电力传输电路120且可实体上与半导体器件300隔开布置。PMIC 110可将特定电平下的输出电压VO提供到电力传输电路120。构成供电电路100的PMIC 110是供电有源元件的实例，且在一些实例实施例中，供电电路100可包含其它供电有源元件。
电力传输电路120可包含供电无源元件。可将电力传输电路120理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。举例来说，电力传输电路120可由电感器L1和电感器L2、电容器C1和电容器C2以及电阻器R1表示，如图4中所绘示。然而，本公开不限于此，且在一些实例实施例中，电力传输电路120可进一步包含供电有源元件。
半导体器件300是通过消耗功率来进行特定功能的组件且可包含晶体管、导线和/或无源元件。举例来说，半导体器件300可包含半导体芯片320，所述半导体芯片320包含微处理器、应用处理器、存储器器件或类似物。此处，存储器器件可以是例如静态RAM(staticRAM；SRAM)或DRAM的易失性存储器器件，或例如PRAM、MRAM、电阻式RAM(resistive RAM；ReRAM)、FRAM或类似物的非易失性存储器器件。
半导体器件300可包含半导体芯片320和半导体芯片320外部的封装310。封装310可包含封装配电网310N，所述封装配电网310N包含导线，且封装配电网310N可使半导体芯片320电连接到板200。在实例实施例中，可将封装配电网310N理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。半导体器件300可进一步包含再分布层(redistribution layer；RDL)使得便于在半导体器件300中布线，且半导体芯片320可经由RDL连接到封装配电网310N。
供电电路100和半导体器件300可安装在板200上。板200可包含将供应的功率从供电电路100传输到半导体器件300的板配电网200N。因此，可经由板配电网200N向与供电电路100隔开布置的半导体器件300供应来自供电电路100功率。
可将板配电网200N理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。举例来说，在一些实例实施例中，板配电网200N可由电阻器R2、电感器L3以及电容器C3表示。
在根据实例实施例的设计存储器系统10的方法中，可在制造存储器系统10之前分析存储器系统10的功率特性，且可基于分析的结果来设计存储器系统10。此处，在分析存储器系统10的功率特性中，可反映供电电路100的功率特性模型，例如PMIC模型(例如图2的PMIC模型D100)和供电无源元件模型(例如图2的供电无源元件模型D300)。举例来说，可取决于供应有来自供电电路100的功率的目标来分析由供电电路100供应的功率的特性(例如，输出电压VO的特性)，例如半导体芯片320的种类、半导体芯片320的操作和/或从供电电路100连接到半导体芯片320的布线的布置。因此，相较于在由供电电路100供应的功率的特性不视板200和半导体器件300中的每一个的功率特性而变化的假设下，分析板200和半导体器件300中的每一个的功率特性的现有技术情况，可精确地分析存储器系统10内部的功率特性。
图5和图6各自示出根据实例实施例的存储器系统的电路图。关于图5和图6中的每一个，将省略参看图4给出的重复描述。
参考图5，存储器系统10a可包含供电电路100、多个板配电网200N_1到板配电网200N_3以及多个半导体器件300_1到半导体器件300_3。虽然图5示出存储器系统10a包含三个半导体器件300_1到半导体器件300_3以及分别连接到三个半导体器件300_1到半导体器件300_3的三个板配电网200N_1到板配电网200N_3，但是这仅仅是为了描述的便利性且本公开不限于此。在一些实施例中，半导体器件300的数目和相关联的板配电网200N的数目可多于或少于图5中所绘示的三个。多个板配电网200N_1到板配电网200N_3可包含分别使供电电路100电连接到多个半导体器件300_1到半导体器件300_3的布线(wiring line)。
为了将由供电电路100供应的功率分别传送到多个半导体器件300_1到半导体器件300_3，多个板配电网200N_1到板配电网200N_3可包含分别连接到多个半导体器件300_1到半导体器件300_3的电路。包含于多个板配电网200N_1到板配电网200N_3中的电路中的每一个可具有随着与其连接的半导体器件和/或半导体器件的布置的特性而变化的功率特性。因此，多个板配电网200N_1到板配电网200N_3中的每一个的板配电网模型可随着与其对应的半导体器件而变化。
可将多个板配电网200N_1到板配电网200N_3中的每一个理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。举例来说，多个板配电网200N_1到板配电网200N_3中的每一个可由电阻器(例如，电阻器R21到电阻器R23中的一个)、电感器(例如，电感器L31到电感器L33中的一个)以及电容器(例如，电容器C31到电容器C33中的一个)表示。然而，本公开不限于此，且在一些实例实施例中，多个板配电网200N_1到板配电网200N_3中的每一个可进一步包含有源元件。
多个半导体器件300_1到半导体器件300_3中的每一个可包含半导体芯片(例如，半导体芯片320_1到半导体芯片320_3中的一个)和封装配电网(例如，封装配电网310N_1到封装配电网310N_3中的一个)。多个半导体器件300_1到半导体器件300_3可分别是彼此不同种类的半导体器件，且多个半导体芯片320_1到半导体芯片320_3可分别是彼此不同种类的半导体芯片。替代性地，在实例实施例中，多个半导体器件300_1到半导体器件300_3中的至少一些可分别是相同种类的半导体器件。
举例来说，存储器系统10a可包含DIMM，第一半导体器件300_1和第二半导体器件300_2中的每一个可包含DRAM存储器芯片，且第三半导体器件300_3可包含缓冲芯片。替代性地，例如，存储器系统10a可包含SSD，第一半导体器件300_1可包含与非存储器芯片，第二半导体器件300_2可包含DRAM存储器芯片，且第三半导体器件300_3可包含控制器芯片。
在根据实例实施例的制造存储器系统10a的方法中，可反映供电电路100的PMIC模型(例如，图2的PMIC模型D100)和供电无源元件模型(例如，图2的供电无源元件模型D300)、多个板配电网200N_1到板配电网200N_3中的每一个的板配电网模型(例如，图2的板配电网模型D400)以及多个半导体器件300_1到半导体器件300_3中的每一个的功率特性模型。此处，多个半导体器件300_1到半导体器件300_3中的每一个的功率特性模型可包含封装配电网模型(例如，图2的封装配电网模型D500)和半导体芯片功率模型(例如，图2的半导体芯片功率模型D600)。即使在供电电路100向多个半导体器件300_1到半导体器件300_3供电时，也可通过使用PMIC模型D100和供电无源元件模型D300来分析存储器系统10a的功率特性。因此，根据实例实施例，可更精确地预测存储器系统10a的功率特性且可制造呈现改良功率特性的存储器系统10a。
参考图6，存储器系统10b可包含PMIC 110b、第一电力传输电路120b_1和第二电力传输电路120b_2、第一板配电网200Nb_1和第二板配电网200Nb_2，以及第一半导体器件300b_1和第二半导体器件300b_2。在第一板配电网200Nb_1和第二板配电网200Nb_2中，可分别布置进行供电电路100b与第一半导体器件300b_1和第二半导体器件300b_2的电连接的不同布线。
PMIC 110b可输出第一输出电压VO1和第二输出电压VO2，其分别具有彼此不同的电压幅值(magnitude)。第一输出电压VO1可经由第一电力传输电路120b_1和第一板配电网200Nb_1传输到第一半导体器件300b_1。第二输出电压VO2可经由第二电力传输电路120b_2和第二板配电网200Nb_2传输到第二半导体器件300b_2。
PMIC 110b可将两个第一输出电压VO1和第二输出电压VO2一起输出，或在一些情况下，可仅输出第一输出电压VO1或仅输出第二输出电压VO2。虽然图6示出PMIC 110b输出具有彼此不同的幅值的两个电压，但是本公开不限于此，且在一些实例实施例中，PMIC110b可输出具有彼此不同的幅值的三个或大于三个电压或可经由彼此不同的输出管脚(pin)输出具有实质上相同幅值的电压。
可将第一电力传输电路120b_1和第二电力传输电路120b_2中的每一个理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。举例来说，第一电力传输电路120b_1可包含电感器L11和电感器L21、电容器C11和电容器C21以及电阻器R11，且第二电力传输电路120b_2可包含电感器L12和电感器L22、电容器C12和电容器C22以及电阻器R12。然而，本公开不限于此，且在一些实例实施例中，第一电力传输电路120b_1和第二电力传输电路120b_2中的每一个可进一步包含有源元件。
可将第一板配电网200Nb_1和第二板配电网200Nb_2中的每一个理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。举例来说，第一板配电网200Nb_1可包含电阻器R21b、电感器L31b以及电容器C31b，且第二板配电网200Nb_2可包含电阻器R22b、电感器L32b以及电容器C32b。
第一半导体器件300b_1与第二半导体器件300b_2可分别是彼此不同种类的半导体器件。举例来说，存储器系统10b可包含SSD，第一半导体器件300b_1可包含存储器器件，且第二半导体器件300b_2可包含存储器控制器。然而，本公开不限于此，且在一些实例实施例中，第一半导体器件300b_1和第二半导体器件300b_2中的每一个可包含存储器器件。
第一半导体器件300b_1可包含第一半导体芯片320b_1和第一封装配电网310Nb_1，且第二半导体器件300b_2可包含第二半导体芯片320b_2和第二封装配电网310Nb_2。可将第一封装配电网310Nb_1和第二封装配电网310Nb_2中的每一个理解为包含电阻器、电感器以及电容器中的至少一个的等效电路。然而，本公开不限于此，且在一些实例实施例中，第一封装配电网310Nb_1和第二封装配电网310Nb_2中的每一个可进一步包含有源元件。
在根据实例实施例的制造存储器系统10b的方法中，可基于关于第一电力传输电路120b_1、第一板配电网200Nb_1以及第一半导体器件300b_1中的每一个的信息来提前分析从PMIC 110b输出的第一输出电压VO1的特性。此外，在制造存储器系统10b的方法中，可基于关于第二电力传输电路120b_2、第二板配电网200Nb_2以及第二半导体器件300b_2中的每一个的信息来提前分析从PMIC 110b输出的第二输出电压VO2的特性。因此，根据实例实施例，可更精确地预测存储器系统10b的功率特性且可制造呈现改良功率特性的存储器系统10b。
图7是示出根据实例实施例的设计存储器系统的方法的流程图，且特别的是，图7是示出图1的操作S100的流程图。操作S100可包含操作S110到操作S160。在实例实施例中，可对包含于供电电路中的单独组件依序进行操作S110到操作S160。可通过用于设计存储器系统的计算系统来进行设计存储器系统的方法的以下操作中的每一个。
参考图7，在操作S110中，可提取供电电路的每一组件的网表(netlist)。可通过使用供电电路库D10和分析环境信息D20来进行网表提取操作。分析环境信息D20可包含用以提取构成供电电路的每一组件的网表的关于参考无源元件(reference passive element)的信息。
网表提取可指在供电电路连接到与其对应的参考无源元件的假设下，产生关于供电电路与对应于供电电路的参考无源元件的连接关系的数据。在实例实施例中，可通过使用合成工具(synthesis tool)来进行网表提取操作。此处，合成工具可以是由处理器执行的包含程序代码(例如，多个指令)的程序。
供电电路库D10可包含构成供电电路的每一组件的功率特性模型。举例来说，供电电路库D10可包含PMIC模型D100、供电有源元件模型D200以及供电无源元件模型D300。在实例实施例中，包含于供电电路库D10中的功率特性模型中的至少一些可以是加密模型。每一加密模型可包含关于当对应元件连接到另一元件时，由对应元件根据输入到其中的功率来输出的功率的信息。
供电电路可包含PMIC、供电有源元件以及供电无源元件中的至少一个。供电有源元件可包含电压稳压器模块、负载开关、电流限制器、电压检测器、逻辑电路以及二极管中的至少一个，且供电无源元件可包含电阻器、电感器、电容器或类似物中的至少一个。举例来说，当供电电路包含PMIC、负载开关以及电容器时，在操作S110中，可提取指示PMIC与对应于PMIC的参考无源元件之间的连接关系的网表，可提取指示负载开关与对应于负载开关的参考无源元件之间的连接关系的网表，且可提取指示电容器与对应于电容器的参考无源元件之间的连接关系的网表。
在操作S120中，可转换所提取的网表中的每一个以供功率分析工具使用。可通过合成工具来进行网表提取操作，且可通过功率分析工具来进行供电电路的每一元件的功率特性分析。因此，在操作S120中，可转换在操作S110中产生的每一网表以能够供功率分析工具使用。也就是说，网表转换操作可指将网表转换成可通过功率分析工具来存取的格式(format)。
网表转换操作可通过使用分析条件信息D30来进行。在实例实施例中，分析条件信息D30可包含关于输入到由功率特性分析所针对的元件的电压、在其下操作由功率特性分析所针对的元件的温度以及类似物的信息。然而，这仅仅是为了描述的便利性而提供为实例，且分析条件信息D30可包含影响供电电路的组件的特性的各种条件。也就是说，分析条件信息D30可包含关于引起供电电路的组件的功率特性的变化的条件的信息。
举例来说，包含于供电电路中的电容器的电容特性可随着温度而变化且也可随着供应到电容器的电压的幅值而变化。因此，基于关于在其下操作电容器的温度的信息和关于供应到电容器的电压的信息，可修改针对包含于供电电路中的电容器所提取的网表以供功率分析工具使用。
在操作S130中，可分析供电电路的每一组件的功率特性。功率特性分析可指在供电电路的每一组件连接到与其对应的参考无源元件的假设下，分析根据输入到供电电路的每一元件的功率从供电电路的每一元件输出的功率的特性。举例来说，供电电路的每一元件的功率特性可包含功耗量、电压纹波、电压IR降、缺陷电源开/关顺序、开始延迟时间、静态电流、涌入电流或类似物中的一个或多个。
在操作S140中，可确定所分析的功率特性是否满足操作条件。在一些实例实施例中，确定所分析的功率特性是否满足存储器系统的操作条件。在一些实施例中，可确定供电电路的每一组件的所分析的功率特性是否满足针对组件的相应操作条件。当确定所分析的功率特性满足组件的相应操作条件(操作S140，是)时，在操作S150中，可确定是否存在除所分析的功率特性之外的待分析的额外的功率特性。当确定不存在待分析的额外的功率特性(操作S150，否)时，方法结束。另一方面，当所分析的功率特性不满足操作条件(操作S140，否)或存在待分析的额外的功率特性(操作S150，是)时，可在操作S160中改变分析条件信息，且可再次进行操作S120和操作S130。然而，本公开不限于此，且在一些实施例中，当存在待分析的额外的功率特性时，可在不进行操作S160的情况下再次进行操作S120和操作S130。
根据设计存储器系统的方法，根据实例实施例，在分析包含于供电电路中的组件中的每一个的功率特性中，尽管提供了组件的加密模型，但可提取针对每一组件的网表且可将所述网表修改成对应于功率分析工具，由此可分析每一元件的功率特性。因此，可分析由供电电路供应的功率的特性，且可提前检查是否满足正常操作供电电路的要求。
图8是示出根据实例实施例的设计存储器系统的方法的流程图，且特别的是，图8是示出图2的操作S200的流程图。操作S200可包含操作S210到操作S260。可通过用于设计存储器系统的计算系统来进行设计存储器系统的方法的以下操作中的每一个。
参考图8，在操作S210中，可基于构成存储器系统的相应组件的功率特性模型来提取存储器系统的网表。举例来说，如在图3中所绘示的存储器系统10中，当存储器系统包含PMIC 100、包含无源元件的电力传输电路120、板200以及半导体器件300时，可通过使用图2中的PMIC模型D100、供电无源元件模型D300、板配电网模型D400、封装配电网模型D500以及半导体芯片功率模型D600来提取存储器系统10的网表。网表提取可指产生关于存储器系统的相应组件之间的连接关系的数据。
在实例实施例中，构成存储器系统的组件的功率特性模型中的至少一些可以是加密模型。当对应组件连接到另一组件时，每一加密模型可包含关于根据输入到对应组件的功率来从对应组件输出的功率的信息。因此，尽管提供了存储器系统的组件的加密模型，但可获得关于供电电路的输出功率的信息，所述输出功率基于供电电路与另一组件之间的连接关系来变化。
在操作S220中，可转换所提取的网表以供功率分析工具使用。可通过合成工具来进行网表提取操作，且可通过功率分析工具来进行功率特性分析。因此，在操作S220中，可转换在操作S210中所产生的网表以能够供功率分析工具使用。
网表转换操作可通过使用分析条件信息D40来进行。在实例实施例中，分析条件信息D40可包含关于由功率特性分析所针对的组件的特性的数据。举例来说，分析条件信息D40可包含构成板配电网的布线的设计数据、构成半导体器件的封装配电网的布线的设计数据以及半导体芯片的内部设计数据中的一个或多个。然而，这仅仅是为了描述的便利性而提供为实例，且分析条件信息D40可包含关于构成存储器系统的各种组件的设计信息。
在操作S230中，可分析存储器系统的功率特性。可通过使用功率分析工具通过计算系统的处理器来进行存储器系统的功率特性分析。举例来说，存储器系统的功率特性可包含以下特性，例如存储器系统的功耗量、存储器系统中的电压纹波、电压IR降、缺陷电源开/关开关顺序、静态电流、涌入电流或类似物。
在操作S240中，可确定所分析的功率特性是否满足操作条件。在一些实例实施例中，确定所分析的功率特性是否满足存储器系统的操作条件。当确定所分析的功率特性满足操作条件(操作S240，是)时，在操作S250中，可确定是否存在除所分析的功率特性之外的待分析的额外的功率特性。当确定不存在待分析的额外的功率特性(操作S250，否)时，方法结束。另一方面，当所分析的功率特性不满足操作条件(操作S240，否)或存在待分析的额外的功率特性(操作S250，是)时，可在操作S260中改变分析条件信息，且可再次进行操作S220和操作S230。然而，本公开不限于此，且在一些实施例中，当存在待分析的额外的功率特性时，可在不进行操作S260的情况下再次进行操作S220和操作S230。
改变分析条件信息的操作S260可包含改变构成板配电网的布线的设计数据、构成半导体器件的封装配电网的布线的设计数据以及半导体芯片的内部设计数据中的至少一个。在实例实施例中，可基于分析存储器系统的功率特性的结果来改变板的设计数据、半导体器件的封装设计数据以及半导体芯片的设计数据中的至少一个。举例来说，可改变包含于布置在板中的板配电网中的一层布线，或可改变包含于板配电网中的电阻器、电感器或电容器的特性。
根据根据实例实施例的设计存储器系统的方法，在分析存储器系统的功率特性中，尽管提供了构成存储器系统的组件中的一些的加密模型，但可根据上文所阐述的一些组件与其它组件之间的连接关系来提取网表，且可将所述网表转换成对应于功率分析工具，由此可分析存储器系统的功率特性。因此，由于可提前检查是否满足正常操作存储器系统的要求，且在不满足要求时可修改存储器系统内部的组件的设计，所以可制造呈现改良功率特性的存储器系统。
图9是示出根据实例实施例的设计存储器系统的方法的流程图。可在图7的操作S140或图8的操作S240之后(具体来说在确定功率特性不满足操作条件(操作S140或操作S240，否)时)进行操作S270。
参考图9，在操作S271中，可选择构成存储器系统的组件中的一些且可提取所选择的组件的网表。网表提取可指产生关于所选择的组件之间的连接关系的数据。
在实例实施例中，所选择的组件可包含包含于供电电路中的组件。举例来说，当图3的存储器系统10包含PMIC 100、包含无源元件的电力传输电路120、板200以及半导体器件300时，在操作S271中，可选择PMIC 100和电力传输电路120，且可基于图2中的PMIC模型D100和供电无源元件模型D300来提取网表。由于已通过操作S100来分析包含于供电电路中的每一组件的功率特性且包含于供电电路中的每一组件已满足操作条件，所以可进行在包含于供电电路中的组件连接到存储器系统的其它组件之后分析存储器系统的一部分的功率特性的操作。
在操作S273中，可通过使用分析条件信息(例如，图7的分析条件信息D30和图8的分析条件信息D40)来转换所提取的网表以供功率分析工具使用。在实例实施例中，分析条件信息D40可包含关于由功率特性分析所针对的组件的特性的数据。
在操作S275中，可分析存储器系统的部分的功率特性。也就是说，可分析处于其中操作S271中的所选择的组件经电连接的状态的存储器系统的部分的功率特性。
在操作S277中，可确定存储器系统的部分的所分析的功率特性是否满足存储器系统的操作条件。当满足存储器系统的操作条件(操作S277，是)时，可再次进行操作S271以找出导致不满足操作S140、操作S240的组件，且可通过在构成存储器系统的组件当中选择包含先前尚未选择的组件的一些组件来提取网表。接下来，可再次进行操作S273到操作S275。
当存储器系统的部分的所分析的功率特性不满足存储器系统的操作条件(操作S277，否)时，可在操作S279中修改存储器系统的所选择的组件的功率特性模型。虽然存储器系统的所选择的组件中的每一个的功率特性可满足所选择的组件中的每一个的操作条件，但相应的功率特性模型之间可能因所选择的组件之间的连接而发生冲突(conflict)。因此，在修改存储器系统的所选择的组件的功率特性模型之后，用于设计存储器系统的计算系统可再次进行图8的操作S200。
图10是示出根据实例实施例的包含存储程序的存储器的计算系统的框图。可通过计算系统1000来进行包含于根据实例实施例的制造存储器系统的方法中的操作中的至少一些(例如，图1的操作S10、图7的操作S100、图8的操作S200以及图9的操作S270)。
计算系统1000可以是固定的计算系统，例如台式计算机、工作站、服务器或类似物，或可以是便携式计算系统，例如笔记本电脑或类似物。如图10中所绘示，计算系统1000可包含处理器1100、输入/输出(input/output；I/O)器件1200、网络接口1300、RAM 1400、只读存储器(read-only memory；ROM)1500以及存储装置1600。处理器1100、I/O器件1200、网络接口1300、RAM 1400、ROM 1500以及存储装置1600可连接到总线1700且可经由总线1700彼此通信。
处理器1100可称为处理单元，且(类似于例如微处理器、应用处理器(applicationprocessor；AP)、数字信号处理器(digital signal processor；DSP)或图形处理单元(graphic processing unit；GPU))可包含能够执行任何指令集(例如，英特尔架构-32(Intel Architecture-32；IA-32)、64位延伸IA-32、x86-64、PowerPC、Sparc、MIPS、ARM、IA-64或类似物)的至少一个核。举例来说，处理器1100可经由总线1700存取存储器(也就是RAM1400或ROM1500)，且可执行存储在RAM 1400或ROM 1500中的指令。
RAM 1400可存储用于设计和制造根据实例实施例的存储器系统的程序1400_1或其至少一部分，且在由处理器1100执行时，程序1400_1可使得处理器1100进行包含于制造存储器系统的方法中的操作中的至少一些(例如，图1的操作S10、图7的操作S100、图8的操作S200以及图9的操作S270)。
程序1400_1可包含功率分析工具和合成工具。功率分析工具可包含可由处理器1100执行的程序代码，例如多个指令，且在由处理器1100执行时，包含于功率分析工具中的程序代码可使得处理器1100进行图1的操作S100和操作S200、图7的操作S130、图8的操作S230以及图9的操作S275。合成工具可包含可由处理器1100执行的程序代码，例如多个指令。在由处理器1100执行时，包含于合成工具中的程序代码可使得处理器1100进行图7的操作S110、图8的操作S210以及图9的操作S271。
在实例实施例中，处理器1100可执行功率分析工具且因此通过使用供电电路的功率特性模型(例如，PMIC模型、供电有源元件模型以及供电无源元件模型)、板配电网模型以及半导体器件的功率特性模型(例如，封装配电网模型和半导体芯片功率模型)来进行功率特性分析操作。因此，在根据实例实施例的制造存储器系统的方法中，可反映供电的供电电路的功率特性模型以及半导体器件或消耗功率的类似物的功率特性模型，由此更精确地预测存储器系统的功率特性。由于可基于所预测的功率特性来改变存储器系统的配置，所以根据实例实施例的制造存储器系统的方法可允许制造呈现改良功率特性的存储器系统。
存储装置1600即使在供应到计算系统1000的电源切断时也可不丢失存储于其中的数据。举例来说，存储装置1600可包含非易失性存储器器件或可包含例如磁带(magnetictape)、光盘(optical disk)或磁盘(magnetic disk)的存储介质。此外，存储装置1600可以是可附接(attachable)到计算系统1000的且可从所述计算系统拆卸(detachable)。存储装置1600可存储根据实例实施例的程序1400_1，且在程序1400_1由处理器1100执行之前，可将程序1400_1或其至少一部分从存储装置1600加载到RAM 1400上。替代性地，存储装置1600可存储以编程语言写入的文件，且可将通过编译器或类似物由文件产生的程序1400_1或程序1400_1的至少一部分加载到RAM 1400上。此外，如图10中所绘示，存储装置1600可存储数据库(database；DB)，且数据库可包含用以设计存储器系统的信息，所述存储器系统例如图1的供电电路库D10，以及图2的PMIC模型D100、供电有源元件模型D200、供电无源元件模型D300、板配电网模型D400、封装配电网模型D500以及半导体芯片功率模型D600。
存储装置1600可存储将由处理器1100处理的数据或已由处理器1100处理的数据。也就是说，处理器1100可根据程序1400_1来通过处理存储在存储装置1600中的数据以产生数据或存储在存储装置1600中产生的数据。
I/O器件1200可包含例如键盘、指向器件或类似物的输入器件和例如显示器器件、印刷机或类似物的输出器件。举例来说，用户可经由I/O器件1200触发通过处理器1100对程序1400_1的执行，且可经由I/O器件1200输入分析环境信息D20以及图7的分析条件信息D30和图8的分析条件信息D40。
网络接口1300可提供对计算系统1000外部的网络的存取。举例来说，网络可包含大量计算系统和通信链路，且通信链路可包含有线链路、光学链路、无线链路或任何其它类型的链路。
尽管已参看本发明概念的实施例具体地绘示并描述了本发明概念，但应理解，可在不脱离所附权利要求书的精神和范围的情况下在其中进行形式和细节上的各种变化。

Claims (20)

1.一种设计存储器系统的方法，所述存储器系统包括半导体器件和经由板配电网向所述半导体器件供电的供电电路，所述方法包括：
通过使用所述供电电路的功率特性模型来分析所述供电电路的相应组件的功率特性；以及
分析所述存储器系统的功率特性，
其中所述供电电路的所述功率特性模型包括加密模型。
2.根据权利要求1所述的方法，其中
所述功率特性模型包括电源管理集成电路模型、供电有源元件模型以及供电无源元件模型，且
所述电源管理集成电路模型、所述供电有源元件模型以及所述供电无源元件模型中的至少一个是所述加密模型。
3.根据权利要求1所述的方法，其中所述分析所述供电电路的所述相应组件的所述功率特性包括：
提取网表，所述网表是关于所述供电电路的每一组件与对应于所述供电电路的每一组件的参考无源元件之间的连接关系的数据；
转换所提取的所述网表以供功率分析工具使用；以及
通过使用所述功率分析工具来分析所述相应组件的所述功率特性。
4.根据权利要求3所述的方法，其中所述转换包括：
基于分析条件信息来转换所提取的所述网表以供所述功率分析工具使用，
其中所述分析条件信息包括关于引起所述供电电路的所述相应组件的所述功率特性的变化的条件的信息。
5.根据权利要求4所述的方法，其中
所述分析条件信息包括关于在其下操作所述供电电路的每一组件的温度的信息和关于供应到所述供电电路的每一组件的电压电平的信息中的至少一个。
6.根据权利要求4所述的方法，其中，
当所述供电电路的每一组件的所述功率特性不满足所述供电电路的所述相应组件的相应操作条件时，所述分析条件信息被改变。
7.根据权利要求1所述的方法，其中所述分析所述存储器系统的所述功率特性包括：
通过使用所述存储器系统的每一组件的功率特性模型来提取网表，所述网表是关于所述存储器系统的组件之间的连接关系的数据；
转换所提取的所述网表以供功率分析工具使用；以及
通过使用所述功率分析工具来分析所述存储器系统的所述功率特性。
8.根据权利要求7所述的方法，其中所述转换包括
基于分析条件信息来转换所提取的所述网表以供所述功率分析工具使用，
其中所述分析条件信息包括所述半导体器件的设计信息和所述板配电网的设计信息。
9.根据权利要求8所述的方法，进一步包括：
当所述存储器系统的所述功率特性不满足所述存储器系统的操作条件时，改变所述分析条件信息。
10.根据权利要求8所述的方法，进一步包括：
当所述存储器系统的所述功率特性不满足所述存储器系统的操作条件时，通过选择所述存储器系统的所述组件中的一些来重新提取所述网表；
转换所重新提取的所述网表以供所述功率分析工具使用；以及
分析所述存储器系统的所选择的所述组件的所述功率特性。
11.一种制造存储器系统的方法，所述存储器系统包括半导体器件和经由板配电网向所述半导体器件供电的供电电路，所述方法包括：
通过使用所述供电电路的功率特性模型来分析所述供电电路的相应组件的功率特性；
通过使用所述供电电路的所述功率特性模型、所述板配电网的板配电网模型以及所述半导体器件的功率特性模型来分析所述存储器系统的功率特性；以及
基于所述存储器系统所分析的所述功率特性，将所述半导体器件和所述供电电路安装在板上。
12.根据权利要求11所述的方法，其中
所述供电电路的所述功率特性模型包括电源管理集成电路模型、供电有源元件模型以及供电无源元件模型，且
所述电源管理集成电路模型、所述供电有源元件模型以及所述供电无源元件模型中的至少一个是加密模型。
13.根据权利要求11所述的方法，其中
所述半导体器件的所述功率特性模型包括半导体芯片的半导体芯片功率模型和封装配电网的封装配电网模型，所述封装配电网使所述半导体芯片连接到所述板配电网。
14.根据权利要求11所述的方法，其中
所述存储器系统包括固态驱动器，所述固态驱动器包括多个半导体器件，且
所述分析所述存储器系统的所述功率特性包括
分析从所述供电电路供应到所述多个半导体器件中的每一个的电压的特性。
15.根据权利要求11所述的方法，其中
所述存储器系统包括多个半导体芯片，所述多个半导体芯片的每一包括动态随机存取存储器芯片和缓冲芯片，且
所述分析所述存储器系统的所述功率特性包括
分析从所述供电电路供应到所述多个半导体芯片的电压的特性。
16.根据权利要求11所述的方法，其中
所述分析所述供电电路的所述相应组件的所述功率特性包括：
通过使用所述供电电路的所述功率特性模型来提取网表，所述网表是关于所述供电电路的每一组件与对应于所述供电电路的每一组件的参考无源元件之间的连接关系的数据；
转换所提取的所述网表以供功率分析工具使用；以及
通过使用所述功率分析工具来分析所述相应组件的所述功率特性。
17.根据权利要求11所述的方法，其中
所述分析所述存储器系统的所述功率特性包括：
通过使用所述供电电路的所述功率特性模型、所述板配电网模型以及所述半导体器件的所述功率特性模型来提取网表，所述网表是关于所述存储器系统的组件之间的连接关系的数据；
转换所提取的所述网表以供功率分析工具使用；以及
通过使用所述功率分析工具来分析所述存储器系统的所述功率特性。
18.一种用于设计存储器系统的计算系统，所述存储器系统包括半导体器件和向所述半导体器件供电的供电电路，所述计算系统包括：
存储器，存储合成工具、功率分析工具、所述供电电路的功率特性模型以及所述半导体器件的功率特性模型；以及
处理器，通过存取所述存储器来执行所述合成工具和所述功率分析工具，
其中所述处理器通过使用所述供电电路的所述功率特性模型来分析所述供电电路的相应组件的功率特性，且分析所述存储器系统的功率特性，且
所述供电电路的所述功率特性模型包括加密模型。
19.根据权利要求18所述的计算系统，其中
所述处理器
通过执行所述合成工具来提取第一网表，所述第一网表是关于所述供电电路的每一组件与对应于所述供电电路的每一组件的参考无源元件之间的连接关系的数据，
转换所提取的所述第一网表以供所述功率分析工具使用，以及
通过执行所述功率分析工具来分析所述供电电路的所述相应组件的所述功率特性。
20.根据权利要求19所述的计算系统，其中
所述处理器
通过执行所述合成工具来提取第二网表，所述第二网表是关于所述存储器系统的组件之间的连接关系的数据，
转换所提取的所述第二网表以供所述功率分析工具使用，以及
通过使用所述功率分析工具来分析所述存储器系统的所述功率特性。
CN201910952802.5A 2018-10-12 2019-10-09 计算系统以及设计与制造存储器系统的方法 Active CN111046620B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0122045 2018-10-12
KR20180122045 2018-10-12
KR1020190093369A KR20200041771A (ko) 2018-10-12 2019-07-31 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템
KR10-2019-0093369 2019-07-31

Publications (2)

Publication Number Publication Date
CN111046620A true CN111046620A (zh) 2020-04-21
CN111046620B CN111046620B (zh) 2024-05-24

Family

ID=70160805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910952802.5A Active CN111046620B (zh) 2018-10-12 2019-10-09 计算系统以及设计与制造存储器系统的方法

Country Status (4)

Country Link
US (1) US10963619B2 (zh)
KR (1) KR20200041771A (zh)
CN (1) CN111046620B (zh)
TW (1) TWI805858B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859845B (zh) * 2020-06-16 2024-01-19 眸芯科技（上海）有限公司 芯片内部顶层到外部顶层连线的检测系统及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040078588A1 (en) * 2000-02-18 2004-04-22 Chow Stanley T Method and apparatus for balanced electronic operations
US20060058994A1 (en) * 2004-09-16 2006-03-16 Nec Laboratories America, Inc. Power estimation through power emulation
US20080040563A1 (en) * 2006-08-10 2008-02-14 International Business Machines Corporation Systems and methods for memory module power management
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US20090113220A1 (en) * 2007-10-26 2009-04-30 Sang Han Lee Encrypted backup data storage device and storage system using the same
CN102014051A (zh) * 2010-09-20 2011-04-13 成都星宇节能技术股份有限公司 一种工业以太网交换机
TW201502854A (zh) * 2013-05-31 2015-01-16 Chaologix Inc 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745145B2 (en) 2002-06-24 2004-06-01 Lsi Logic Corporation Methods and systems for enhanced automated system testing
US8386229B1 (en) 2009-04-17 2013-02-26 Xilinx, Inc. Integrated circuit package component and ball grid array simulation model
US8286110B1 (en) 2010-12-27 2012-10-09 Cadence Design Systems, Inc. System and method for adapting electrical integrity analysis to parametrically integrated environment
US8949102B2 (en) 2011-02-24 2015-02-03 Cadence Design Systems, Inc. Method and system for power delivery network analysis
US20140074449A1 (en) 2012-09-07 2014-03-13 Lsi Corporation Scalable power model calibration
CN104217043A (zh) 2013-05-31 2014-12-17 国际商业机器公司 分析电源网络的方法和装置
KR102284656B1 (ko) 2014-07-31 2021-08-02 삼성전자 주식회사 전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법
US9729562B2 (en) * 2015-03-02 2017-08-08 Harris Corporation Cross-layer correlation in secure cognitive network
US9454636B1 (en) * 2015-04-02 2016-09-27 Esilicon Corporation Integrated circuit design optimization
JP6617924B2 (ja) * 2015-06-18 2019-12-11 パナソニックＩｐマネジメント株式会社 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
US9767240B2 (en) 2015-11-19 2017-09-19 Globalfoundries Inc. Temperature-aware integrated circuit design methods and systems
US10935604B2 (en) 2017-02-22 2021-03-02 Abb Schweiz Ag Power distribution systems and methods of testing responses to electrical conditions using a communication network

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040078588A1 (en) * 2000-02-18 2004-04-22 Chow Stanley T Method and apparatus for balanced electronic operations
US20060058994A1 (en) * 2004-09-16 2006-03-16 Nec Laboratories America, Inc. Power estimation through power emulation
US20080040563A1 (en) * 2006-08-10 2008-02-14 International Business Machines Corporation Systems and methods for memory module power management
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US20090113220A1 (en) * 2007-10-26 2009-04-30 Sang Han Lee Encrypted backup data storage device and storage system using the same
CN102014051A (zh) * 2010-09-20 2011-04-13 成都星宇节能技术股份有限公司 一种工业以太网交换机
TW201502854A (zh) * 2013-05-31 2015-01-16 Chaologix Inc 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法

Also Published As

Publication number Publication date
CN111046620B (zh) 2024-05-24
KR20200041771A (ko) 2020-04-22
US20200117769A1 (en) 2020-04-16
TW202029028A (zh) 2020-08-01
US10963619B2 (en) 2021-03-30
TWI805858B (zh) 2023-06-21

Similar Documents

Publication Publication Date Title
US11675942B2 (en) Optimization of parameters for synthesis of a topology using a discriminant function module
US7533357B2 (en) Method and apparatus to target pre-determined spatially varying voltage variation across the area of the VLSI power distribution system using frequency domain analysis
US11030383B2 (en) Integrated device and method of forming the same
US20120221995A1 (en) System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same
JP2021022373A (ja) 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム
US8065129B1 (en) Methods and apparatuses for circuit simulation
CN111046620B (zh) 计算系统以及设计与制造存储器系统的方法
CN108008715B (zh) 基于fpga的系统功率评估装置与方法
CN103745050B (zh) 一种管脚映射方法和系统
US8302063B2 (en) Method and system to optimize semiconductor products for power, performance, noise, and cost through use of variable power supply voltage compression
US20240047966A1 (en) Systems, devices and methods for power management and power estimation
US10424385B1 (en) Self-configuring integrated circuit device
US7836415B2 (en) Circuit design method and circuit design system for calculating power consumption considering IR-drop
WO2012131427A1 (en) Method for ranking paths for power optimization of an integrated circuit design and corresponding computer program product
US20050050483A1 (en) System and method analyzing design elements in computer aided design tools
US20210327801A1 (en) Platform power integrity design including package standard power integrity model and compact voltage regulator module model
CN111158451A (zh) 电子设备及供电方法
CN112859982B (zh) 用于芯片的自适应电压与频率调节的测试电路的实现方法
WO2012049988A1 (ja) 電源回路設計システム、及び電源回路設計方法
US20070079270A1 (en) Circuit design method, circuit design system, and program for causing computer to perform circuit design
US20230205949A1 (en) Full chip power estimation using machine learning
US8966418B2 (en) Priority based layout versus schematic (LVS)
US20230100758A1 (en) Unique identifier creation and management for elaborated platform
US11100268B1 (en) Fast and accurate simulation for power delivery networks with integrated voltage regulators
JP2023094722A (ja) 半導体集積回路の設計方法、回路設計システム及び制御プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant