CN108388492A - 多dsp芯片调试控制方法及装置 - Google Patents

多dsp芯片调试控制方法及装置 Download PDF

Info

Publication number
CN108388492A
CN108388492A CN201810231974.9A CN201810231974A CN108388492A CN 108388492 A CN108388492 A CN 108388492A CN 201810231974 A CN201810231974 A CN 201810231974A CN 108388492 A CN108388492 A CN 108388492A
Authority
CN
China
Prior art keywords
address code
dsp chip
jtag
dsp
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810231974.9A
Other languages
English (en)
Inventor
王双骥
方小斌
刘涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201810231974.9A priority Critical patent/CN108388492A/zh
Publication of CN108388492A publication Critical patent/CN108388492A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种多DSP芯片调试控制方法及装置，其中，多DSP芯片共用JTAG接口，多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，方法应用于DSP芯片侧，包括：接收JTAG地址端口发来的地址码；识别接收到的地址码，并与自身地址码进行对比，其中，多DSP芯片中的每个DSP芯片都预设有地址码；在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试。本发明解决了现有技术中的多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题，提高了多DSP芯片调试的准确性和便利性。

Description

多DSP芯片调试控制方法及装置
技术领域
本发明涉及DSP芯片技术领域，具体而言，涉及一种多DSP芯片调试控制方法及装置。
背景技术
由于DSP芯片资源的有限性，导致设计者无法直接在DSP控制系统上编辑和调试，在DSP系统的调试过程中，利用JTAG(Joint Test Action Group联合测试行动小组)进行DSP的硬件功能调试和软件算法验证是目前主流的调试手段。常用的JTAG接口有4根数据线：TMS、TCK、TDI、TDO，常规的DSP芯片都支持JTAG接口，一般每个DSP芯片是与JTAG接口一一对应的，即一个DSP芯片对应一个JTAG口。需要调试DSP芯片时，通过对应的JTAG接口进行调试即可。如果板上需要有多个DSP芯片，则需要有多个JTAG接口进行匹配，会占用PCB板的空间，造成布线困难，其次也会增加整个驱动板的成本。现有技术中多个DSP芯片经常采用菊花链方式串连连接到一条JTAG链路中，即将第一个处理器芯片的TDI连接到JTAG仿真器接口的TDI，第二个至最后一个处理器芯片的TDI依次连接到前一个处理器芯片的TDO，最后一个处理器芯片的TDO连接到片外JTAG仿真器接口的TDO，各个芯片的TDI信号和TDO信号连接成一个串行的链路。由于多个DSP共用JTAG接口，使得选择其中某一个DSP变得困难，容易造成不匹配的问题。
针对相关技术中多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题，目前尚未提出有效地解决方案。
发明内容
本发明提供了一种多DSP芯片调试控制方法及装置，以至少解决现有技术中多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题。
为解决上述技术问题，根据本发明实施例的一个方面，提供了一种多DSP芯片调试控制方法，多DSP芯片共用JTAG接口，多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，方法应用于DSP芯片侧，包括：接收JTAG地址端口发来的地址码；识别接收到的地址码，并与自身地址码进行对比，其中，多DSP芯片中的每个DSP芯片都预设有地址码；在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试。
进一步地，接收JTAG地址端口发来的地址码，包括：通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，JTAG地址总线与JTAG地址端口连接。
进一步地，还包括：在接收到的地址码与自身地址码不一致时，进入旁路模式，以对DSP芯片进行旁路。
进一步地，在接收到的地址码与自身地址码不一致时，进入旁路模式，以对DSP芯片进行旁路，包括：通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。
进一步地，在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试，包括：通过TDI接口接收测试数据，对DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。
进一步地，通过TDO接口将边界扫描的结果进行输出，包括：将边界扫描的反馈信息和自身地址码共同作为边界扫描的结果进行输出，以便JTAG接口确定多DSP芯片中的调试对象。
根据本发明实施例的另一方面，提供了一种多DSP芯片调试控制装置，多DSP芯片共用JTAG接口，多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，装置应用于DSP芯片侧，包括：接收模块，用于接收JTAG地址端口发来的地址码；识别模块，用于识别接收到的地址码，并与自身地址码进行对比，其中，多DSP芯片中的每个DSP芯片都预设有地址码；调试控制模块，用于在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试。
进一步地，接收模块通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，JTAG地址总线与JTAG地址端口连接。
进一步地，还包括：旁路控制模块，用于在接收到的地址码与自身地址码不一致时，进入旁路模式，以对DSP芯片进行旁路；旁路控制模块通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。
进一步地，调试控制模块通过TDI接口接收测试数据，对DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。
在本发明中，多个DSP芯片采用JTAG菊花链的方式依次级联，为了准确选取其中一个DSP芯片进行调试，为每一个DSP芯片设置了地址码，通过接收JTAG地址端口发来的地址码，识别接收到的地址码，并与自身地址码进行对比，以确定自身芯片是否为需要调试的芯片。在接收到的地址码与自身地址码一致时，说明自身芯片为需要调试的芯片，控制进入调试模式，以对DSP芯片进行调试。通过上述调试方法，可以有效地解决多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题，提高了多DSP芯片调试的准确度和便利性。
附图说明
图1是本发明实施例提供的一种可选的多DSP芯片调试的电路图；
图2是本发明实施例提供的一种可选的多DSP芯片调试控制方法的流程图；以及
图3是本发明实施例提供的一种可选的多DSP芯片调试控制装置的结构框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
实施例1
图1提供了一种可选的多DSP芯片调试的电路图，如图1所示，常用的JTAG接口有4根数据线：TMS、TCK、TDI、TDO，常规的DSP芯片都支持JTAG接口，一般每个DSP芯片是与JTAG接口一一对应的，即DSP芯片也具有TMS、TCK、TDI、TDO接口。多个DSP芯片经常采用菊花链方式串连连接到一条JTAG链路中，即将第一个处理器芯片的TDI连接到JTAG仿真器接口的TDI，第二个至最后一个处理器芯片的TDI依次连接到前一个处理器芯片的TDO，最后一个处理器芯片的TDO连接到片外JTAG仿真器接口的TDO，各个芯片的TDI信号和TDO信号连接成一个串行的链路。这种JTAG菊花链的连接方式，解决了多个DSP需要多个JTAG接口导致的布局问题，以及多个JTAG接口造成的成本问题。本申请中，还使用了DSP芯片中EMU0和EMU1两个扩展口，两个扩展口与地址总线连接，地址总线与JTAG接口中的地址端口连接。
在上述多DSP芯片调试的电路图的基础之上，本发明优选的实施例1中提供了一种多DSP芯片调试控制方法，该控制方法可以直接应用至DSP芯片侧，多DSP芯片共用JTAG接口，多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，具体实现时，可以通过在DSP芯片侧写入DSP芯片相应的程序的方式来实现。具体来说，图2示出该方法的一种可选的流程图，如图2所示，该方法包括如下步骤S102-S106：
S106：接收JTAG地址端口发来的地址码；
通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，JTAG地址总线与JTAG地址端口连接。现有技术中心，采用JTAG菊花链的DSP芯片调试方法中，并不使用EMU0和EMU1两个扩展口，一般是将DSP芯片中的扩展口EMU0和EMU1空接。在本发明中，利用了原本空接的EMU0和EMU1两个扩展作为地址选择引脚，以接收JTAG地址端口发来的地址码。
S104：识别接收到的地址码，并与自身地址码进行对比，其中，多DSP芯片中的每个DSP芯片都预设有地址码；
每个DSP芯片都有其特有的地址码，例如，第1个DSP芯片对应的地址码为01，第n个DSP芯片对应的地址码为0n，当JTAG地址端口发来地址码并接收到发来的地址码时，DSP芯片识别接收到的地址码并将接收到的地址码与自身地址码进行对比，确定两者是否一致。
S106：在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试。
在接收到的地址码与自身地址码一致时，说明自身就是需要调试的DSP芯片，控制进入调试模式，以对自身DSP芯片进行调试，包括：通过TDI接口接收测试数据，对DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。例如，自身地址码为01，当传输过来的地址码为01时，确定接收到的地址码与自身地址码一致，当JTAG接口对应的测试信号TDI、TMS、TCK和TRST信号传送到菊花链时，并传送到自身DSP芯片的TDI接口时，接收JTAG测试信号，对自身DSP芯片进行边界扫描，并将边界扫描的结果通过TDO接口进行输出给下一级DSP芯片，直至JTAG的TDO接口。返回的边界扫描结果会带有被选中DSP芯片的地址码信息，从而在上位机(调试机)会有相对应的调试窗口(上位机软件实现并行调试的功能)。在上述方法中，不仅可以对JTAG菊花链中的其中一个DSP芯片进行测试，还可以下载程序至其中一个DSP芯片，以实现对JTAG菊花链中DSP芯片的选择控制。
在上述实施方式中，多个DSP芯片采用JTAG菊花链的方式依次级联，为了准确选取其中一个DSP芯片进行调试，为每一个DSP芯片设置了地址码，通过接收JTAG地址端口发来的地址码，识别接收到的地址码，并与自身地址码进行对比，以确定自身芯片是否为需要调试的芯片。在接收到的地址码与自身地址码一致时，说明自身芯片为需要调试的芯片，控制进入调试模式，以对DSP芯片进行调试。通过上述调试方法，可以有效地解决多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题，提高了多DSP芯片调试的准确度和便利性。
在另一个可选的实施方式中，在接收到的地址码与自身地址码不一致时，进入旁路模式，以对DSP芯片进行旁路，具体实施时，通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。也就是说，在确定选择的DSP芯片不是自身时，不执行对自身DSP芯片的边界扫描，仅将接收到的数据进行输出，即对自身芯片进行旁路，从而忽略未被选中的DSP芯片。
当多个DSP芯片连接的JTAG接口是同一个端口时，要用地址用来区分不同的DSP芯片。这个时候仿真所采用的级联扫描与传统的边界扫描有所不同，级联扫描需要通过串口来获得各个DSP芯片上的边界信息，并通过内部的处理器来控制对其中某一级的DSP芯片进行边界扫描，从而达到对某个DSP芯片的调试与下载程序。上述的方案与硬件电路，可以做到实现多个DSP芯片共用一个JTAG接口的目标。从而达到优化PCB布局空间，降低成本和操作更加简便可靠的目的。为交叉调试多个DSP芯片带来了极大的便利。
实施例2
基于上述实施例1中提供的方法，在本发明优选的实施例2中还提供了一种装置，多DSP芯片共用JTAG接口，多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，装置应用于DSP芯片侧，具体地，图3示出该装置的一种可选的结构框图，如图3所示，该装置包括：
接收模块302，用于接收JTAG地址端口发来的地址码；
识别模块304，与接收模块302连接，用于识别接收到的地址码，并与自身地址码进行对比，其中，多DSP芯片中的每个DSP芯片都预设有地址码；
调试控制模块306，与识别模块304连接，用于在接收到的地址码与自身地址码一致时，进入调试模式，以对DSP芯片进行调试。
在上述实施方式中，多个DSP芯片采用JTAG菊花链的方式依次级联，为了准确选取其中一个DSP芯片进行调试，为每一个DSP芯片设置了地址码，通过接收JTAG地址端口发来的地址码，识别接收到的地址码，并与自身地址码进行对比，以确定自身芯片是否为需要调试的芯片。在接收到的地址码与自身地址码一致时，说明自身芯片为需要调试的芯片，控制进入调试模式，以对DSP芯片进行调试。通过上述调试方法，可以有效地解决多DSP芯片共用JTAG接口电路中无法准确选择其中一个DSP芯片进行调试的问题，提高了多DSP芯片调试的准确度和便利性。
在一个优选的实施方式中，接收模块通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，JTAG地址总线与JTAG地址端口连接。
在另一个优选的实施方式中，本装置还包括：旁路控制模块，用于在接收到的地址码与自身地址码不一致时，进入旁路模式，以对DSP芯片进行旁路；旁路控制模块通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。优选地，调试控制模块通过TDI接口接收测试数据，对DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。其中，通过TDO接口将边界扫描的结果进行输出，包括：将边界扫描的反馈信息和自身地址码共同作为边界扫描的结果进行输出，以便JTAG接口确定多DSP芯片中的调试对象。
关于上述实施例中的装置，其中各个单元、模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种多DSP芯片调试控制方法，其特征在于，所述多DSP芯片共用JTAG接口，所述多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，所述方法应用于DSP芯片侧，包括：
接收JTAG地址端口发来的地址码；
识别接收到的地址码，并与自身地址码进行对比，其中，所述多DSP芯片中的每个DSP芯片都预设有地址码；
在所述接收到的地址码与所述自身地址码一致时，进入调试模式，以对所述DSP芯片进行调试。
2.根据权利要求1所述的方法，其特征在于，所述接收JTAG地址端口发来的地址码，包括：
通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，所述多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，所述JTAG地址总线与所述JTAG地址端口连接。
3.根据权利要求1或2所述的方法，其特征在于，还包括：
在所述接收到的地址码与所述自身地址码不一致时，进入旁路模式，以对所述DSP芯片进行旁路。
4.根据权利要求3所述的方法，其特征在于，在所述接收到的地址码与所述自身地址码不一致时，进入旁路模式，以对所述DSP芯片进行旁路，包括：
通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。
5.根据权利要求1所述的方法，其特征在于，在所述接收到的地址码与所述自身地址码一致时，进入调试模式，以对所述DSP芯片进行调试，包括：
通过TDI接口接收测试数据，对所述DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。
6.根据权利要求5所述的方法，其特征在于，所述通过TDO接口将边界扫描的结果进行输出，包括：
将边界扫描的反馈信息和自身地址码共同作为所述边界扫描的结果进行输出，以便所述JTAG接口确定所述多DSP芯片中的调试对象。
7.一种多DSP芯片调试控制装置，其特征在于，所述多DSP芯片共用JTAG接口，所述多DSP芯片中的每个DSP芯片的TDI接口与TDO接口依次级联，形成JTAG菊花链结构，所述装置应用于DSP芯片侧，包括：
接收模块，用于接收JTAG地址端口发来的地址码；
识别模块，用于识别接收到的地址码，并与自身地址码进行对比，其中，所述多DSP芯片中的每个DSP芯片都预设有地址码；
调试控制模块，用于在所述接收到的地址码与所述自身地址码一致时，进入调试模式，以对所述DSP芯片进行调试。
8.根据权利要求7所述的装置，其特征在于，所述接收模块通过扩展口EMU0和EMU1接收JTAG地址端口发来的地址码，其中，所述多DSP芯片中每个DSP芯片的扩展口EMU0和EMU1连接于JTAG地址总线，所述JTAG地址总线与所述JTAG地址端口连接。
9.根据权利要求7所述的装置，其特征在于，还包括：
旁路控制模块，用于在所述接收到的地址码与所述自身地址码不一致时，进入旁路模式，以对所述DSP芯片进行旁路；
所述旁路控制模块通过TDI接口接收数据，并通过TDO接口将接收到的数据进行输出。
10.根据权利要求7所述的装置，其特征在于，所述调试控制模块通过TDI接口接收测试数据，对所述DSP芯片自身进行边界扫描，并通过TDO接口将边界扫描的结果进行输出。
CN201810231974.9A 2018-03-20 2018-03-20 多dsp芯片调试控制方法及装置 Pending CN108388492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810231974.9A CN108388492A (zh) 2018-03-20 2018-03-20 多dsp芯片调试控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810231974.9A CN108388492A (zh) 2018-03-20 2018-03-20 多dsp芯片调试控制方法及装置

Publications (1)

Publication Number Publication Date
CN108388492A true CN108388492A (zh) 2018-08-10

Family

ID=63068158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810231974.9A Pending CN108388492A (zh) 2018-03-20 2018-03-20 多dsp芯片调试控制方法及装置

Country Status (1)

Country Link
CN (1) CN108388492A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442548A (zh) * 2019-10-09 2019-11-12 广东高云半导体科技股份有限公司 片上系统及其接口数据处理方法和装置
CN111475368A (zh) * 2020-02-29 2020-07-31 新华三信息安全技术有限公司 一种串口级联调控方法及串口设备
CN112231161A (zh) * 2020-10-16 2021-01-15 上海国微思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN113032312A (zh) * 2019-12-24 2021-06-25 中国电子科技集团公司第二十四研究所 多片电路级联通信系统
CN114580329A (zh) * 2022-05-07 2022-06-03 湖南大学 一种数字信号处理器芯片实时调试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755259A (zh) * 2007-07-20 2010-06-23 Nxp股份有限公司 用于通信总线的自动地址分配
CN102073009A (zh) * 2010-11-29 2011-05-25 杭州中天微系统有限公司 一种基于片上闪存的系统芯片jtag调试控制方法
US20110258506A1 (en) * 2004-12-10 2011-10-20 Texas Instruments Incorporated Reduced signaling interface method & apparatus
CN101278352B (zh) * 2005-09-30 2012-05-30 莫塞德技术公司 菊花链级联设备和方法
US20130024738A1 (en) * 2009-09-14 2013-01-24 Texas Instruments Incorporated Method and apparatus for device access port selection
CN103001836A (zh) * 2011-09-09 2013-03-27 施耐德电器工业公司 无需地址分配的串行通信方法和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110258506A1 (en) * 2004-12-10 2011-10-20 Texas Instruments Incorporated Reduced signaling interface method & apparatus
CN101278352B (zh) * 2005-09-30 2012-05-30 莫塞德技术公司 菊花链级联设备和方法
CN101755259A (zh) * 2007-07-20 2010-06-23 Nxp股份有限公司 用于通信总线的自动地址分配
US20130024738A1 (en) * 2009-09-14 2013-01-24 Texas Instruments Incorporated Method and apparatus for device access port selection
CN102073009A (zh) * 2010-11-29 2011-05-25 杭州中天微系统有限公司 一种基于片上闪存的系统芯片jtag调试控制方法
CN103001836A (zh) * 2011-09-09 2013-03-27 施耐德电器工业公司 无需地址分配的串行通信方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭勇，徐倩倩: "多DSP结构J T AG接口硬件电路的设计与分析", 《硅谷》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442548A (zh) * 2019-10-09 2019-11-12 广东高云半导体科技股份有限公司 片上系统及其接口数据处理方法和装置
CN110442548B (zh) * 2019-10-09 2020-01-24 广东高云半导体科技股份有限公司 片上系统及其接口数据处理方法和装置
CN113032312A (zh) * 2019-12-24 2021-06-25 中国电子科技集团公司第二十四研究所 多片电路级联通信系统
CN113032312B (zh) * 2019-12-24 2022-07-05 中国电子科技集团公司第二十四研究所 多片电路级联通信系统
CN111475368A (zh) * 2020-02-29 2020-07-31 新华三信息安全技术有限公司 一种串口级联调控方法及串口设备
CN112231161A (zh) * 2020-10-16 2021-01-15 上海国微思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN112231161B (zh) * 2020-10-16 2024-03-19 上海思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN114580329A (zh) * 2022-05-07 2022-06-03 湖南大学 一种数字信号处理器芯片实时调试方法
CN114580329B (zh) * 2022-05-07 2022-07-22 湖南大学 一种数字信号处理器芯片实时调试方法

Similar Documents

Publication Publication Date Title
CN108388492A (zh) 多dsp芯片调试控制方法及装置
CN101038325B (zh) 一种测试芯片的方法及装置
JP4406648B2 (ja) ＳｏＣのための再設定可能なファブリック
US7590903B2 (en) Re-configurable architecture for automated test equipment
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
JP2004509425A (ja) テストコントローラアクセスデータを用いて回路をテスト及び／または診断する方法及びシステム
US6178525B1 (en) Trigger sequencing controller
EP0822497B1 (en) Boundary scan cell
CN107608846B (zh) 一种针对fpga内嵌tap接口的调试链路及调试方法
US8584074B1 (en) Testing to prescribe state capture by, and state retrieval from scan registers
CN108614205A (zh) 具自我检测功能的测试电路板及其自我检测方法
IE20080066A1 (en) On-chip testing
CN101102566B (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN110083560A (zh) 一种多jtag接口切换芯片、方法及单板调试系统
US20180052203A1 (en) Method for enabling cpu-jtag debugger connection or improving its performance for multi-clock designs running on fpga or emulation systems
CA2253968C (en) Large-scale integrated circuit and method for testing a board of same
CN114994509A (zh) 一种芯片可测性设计的方法
EP0849678B1 (en) A system and method for testing electronic devices
CN203054188U (zh) 一种jtag调测电路和系统
CN1254690C (zh) 输入/输出连续性测试模式电路
US11143703B2 (en) Method and apparatus for testing a multi-die integrated circuit device
CN209765501U (zh) 一种基于jtag的多处理器仿真调试装置
US8667346B2 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
Zhang et al. Software-based online self-testing of network-on-chip using bounded model checking
DE602004008234T2 (de) Automatisches detektieren und routen von testsignalen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180810