CN117331882A - 芯片板的芯片配置方法、装置、服务器、电子设备和介质 - Google Patents
芯片板的芯片配置方法、装置、服务器、电子设备和介质 Download PDFInfo
- Publication number
- CN117331882A CN117331882A CN202311632417.5A CN202311632417A CN117331882A CN 117331882 A CN117331882 A CN 117331882A CN 202311632417 A CN202311632417 A CN 202311632417A CN 117331882 A CN117331882 A CN 117331882A
- Authority
- CN
- China
- Prior art keywords
- chip
- configuration
- board
- configuration command
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011093 chipboard Substances 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000004891 communication Methods 0.000 claims abstract description 123
- 230000008569 process Effects 0.000 claims abstract description 56
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000005315 distribution function Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Communication Control (AREA)
Abstract
本发明提出一种芯片板的芯片配置方法、装置、服务器、电子设备和介质。芯片板包括以串联方式连接的N个芯片;该方法包括:基于所述芯片板中的芯片串联顺序,确定芯片配置顺序;基于所述芯片配置顺序,逐个配置所述芯片板中的N个芯片,其中第n个芯片的配置过程包括:为所述第n个芯片设置芯片标识;基于所述芯片标识,指示在所述第n个芯片中为经过所述第n个芯片的通讯信号补偿脉宽;基于所述芯片标识,指示在所述第n个芯片中是否翻转时钟信号;其中n的取值范围为[1,N],N为正整数。通过逐个配置芯片,每个芯片的时钟信号和通讯信号都可以保持正常。
Description
技术领域
本发明属于芯片技术领域,特别是涉及一种芯片板的芯片配置方法、装置、服务器、电子设备和介质。
背景技术
通常来说,区块链技术是利用块链式数据结构来验证与存储数据、利用分布式节点共识算法来生成和更新数据、利用密码学方式保证数据传输和访问的安全、利用由自动化脚本代码组成的智能合约来编程和操作数据的一种全新的分布式基础架构与计算方式。区块链网络是去中心化的网络,是一种P2P(Peer-to-Peer)网络。区块链网络中不存在中央化的服务和层级结构,每个节点都是对等的节点,各个节点共同提供网络服务。区块链网络中的节点既是客户端,还是服务器。
区块链服务器包含的芯片板通常包括串联的多个芯片。芯片板中的信号传递路径具有相应的串联结构。信号(通常包括时钟信号和通讯信号)每经过一个芯片,信号的上脉宽占比(上脉宽长度与总脉宽长度的比例)可能发生变化(变宽或变窄),导致越靠后芯片的信号质量越差,甚至后面芯片不能正常识别信号。
发明内容
本发明提出一种芯片板的芯片配置方法、装置、服务器、电子设备和介质。
本发明的技术方案如下:
一种芯片板的芯片配置方法,所述芯片板包括以串联方式连接的N个芯片;该方法包括:
基于所述芯片板中的芯片串联顺序,确定芯片配置顺序;
基于所述芯片配置顺序,逐个配置所述芯片板中的N个芯片,其中第n个芯片的配置过程包括:
为所述第n个芯片设置芯片标识;
基于所述芯片标识,指示在所述第n个芯片中为经过所述第n个
芯片的通讯信号补偿脉宽;
基于所述芯片标识,指示在所述第n个芯片中是否翻转时钟信号;
其中n的取值范围为[1,N],N为正整数。
所述N个芯片具有相同的初始标识;所述第n个芯片的配置过程包括:
向所述芯片板中与通讯接口连接的芯片发送第一配置命令,所述第一配置命令用于指示每个芯片开启芯片标识分配功能,其中所述第一配置命令在所述芯片板中基于所述芯片串联顺序被传递;
向所述芯片板中与通讯接口连接的芯片发送第二配置命令,所述第二配置命令用于为具有所述初始标识的芯片分配与所述n具有关联性的芯片标识,其中所述第二配置命令在所述芯片板中基于所述芯片串联顺序被传递,直到在所述第n个芯片停止传递;
向所述芯片板中与通讯接口连接的芯片发送第三配置命令,所述第三配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中所述第三配置命令在所述芯片板中基于所述芯片串联顺序被传递;
向所述芯片板发送第四配置命令,所述第四配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中所述第四配置命令在所述芯片板中基于所述芯片串联顺序被传递。
所述与所述n具有关联性的芯片标识包括:
等于所述n的芯片标识;
等于所述n与预定的增加值的求和结果的芯片标识;
等于所述n与预定的倍数的乘积结果的芯片标识。
针对所述芯片板总共执行M个所述配置过程以完成配置所述N个芯片,其中M大于或等于N。
一种芯片板的芯片配置装置,所述芯片板包括以串联方式连接的N个芯片;该装置包括:
确定模块,用于基于所述芯片板中的芯片串联顺序,确定芯片配置顺序;
配置模块,用于基于所述芯片配置顺序,逐个配置所述芯片板中的N个芯片,其中第n个芯片的配置过程包括:
为所述第n个芯片设置芯片标识;
基于所述芯片标识,指示在所述第n个芯片中为经过所述第n个
芯片的通讯信号补偿脉宽;
基于所述芯片标识,指示在所述第n个芯片中是否翻转时钟信号;
其中n的取值范围为[1,N],N为正整数。
所述N个芯片具有相同的初始标识;
所述配置模块,用于执行第n个芯片的配置过程,其中所述第n个芯片的配置过程包括:向所述芯片板中与通讯接口连接的芯片发送第一配置命令,所述第一配置命令用于指示每个芯片开启芯片标识分配功能,其中所述第一配置命令在所述芯片板中基于所述芯片串联顺序被传递;向所述芯片板中与通讯接口连接的芯片发送第二配置命令,所述第二配置命令用于为具有所述初始标识的芯片分配与所述n具有关联性的芯片标识,其中所述第二配置命令在所述芯片板中基于所述芯片串联顺序被传递,直到在所述第n个芯片停止传递;向所述芯片板中与通讯接口连接的芯片发送第三配置命令,所述第三配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中所述第三配置命令在所述芯片板中基于所述芯片串联顺序被传递;向所述芯片板发送第四配置命令,所述第四配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中所述第四配置命令在所述芯片板中基于所述芯片串联顺序被传递。
所述与所述n具有关联性的芯片标识包括:
等于所述n的芯片标识;
等于所述n与预定的增加值的求和结果的芯片标识;
等于所述n与预定的倍数的乘积结果的芯片标识。
一种电子设备,包括:
存储器;
处理器;
其中所述存储器中存储有可被所述处理器执行的应用程序,用于使得所述处理器执行如上所述的芯片板的芯片配置方法。
一种区块链服务器,包括:
芯片板,包含多个芯片;
控制板,包含:存储器和处理器;其中所述存储器中存储有可被所述处理器执行的应用程序,用于使得所述处理器执行如上所述的芯片板的芯片配置方法;
其中所述芯片板通过信号连接接口与所述控制板具有信号连接,所述芯片板通过电源连接接口与电源具有电力连接。
一种计算机可读存储介质,其中存储有计算机可读指令,该计算机可读指令用于执行如上所述的芯片板的芯片配置方法。
从上述技术方案可以看出,基于芯片板中的芯片串联顺序,确定芯片配置顺序;基于芯片配置顺序,逐个配置芯片板中的N个芯片,其中第n个芯片的配置过程包括:为第n个芯片设置芯片标识;基于芯片标识,指示在第n个芯片中为经过第n个芯片的通讯信号补偿脉宽;基于芯片标识,指示在第n个芯片中是否翻转时钟信号。由此可见,基于芯片配置顺序,逐个配置每个芯片。由此可见,在每个芯片的配置过程中,都指示在该芯片中为经过该芯片的通讯信号补偿脉宽,从而为该芯片中的通讯信号的脉宽变化给出补偿,保证了通讯信号的正确性。而且,在每个芯片的配置过程中,还为该芯片分配芯片标识,从而可以基于芯片标识指示是否在该芯片中翻转时钟信号,还保证了时钟信号的正确性。
附图说明
图1为芯片板的示范性结构图。
图2为本发明实施方式的芯片板的芯片配置方法的示范性流程图。
图3为本发明实施方式的芯片板的芯片配置装置的示范性结构图。
图4为本发明实施方式的电子设备的示范性结构图。
图5为本发明实施方式的区块链服务器的示范性结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
为了描述上的简洁和直观,下文通过描述若干代表性的实施方式来对本发明的方案进行阐述。实施方式中大量的细节仅用于帮助理解本发明的方案。但是很明显,本发明的技术方案实现时可以不局限于这些细节。为了避免不必要地模糊了本发明的方案,一些实施方式没有进行细致地描述,而是仅给出了框架。下文中,“包括”是指“包括但不限于”,“根据……”是指“至少根据……,但不限于仅根据……”。由于汉语的语言习惯,下文中没有特别指出一个成分的数量时,意味着该成分可以是一个也可以是多个,或可理解为至少一个。
图1为芯片板的示范性结构图。在图1中,芯片板包括基板,以及装设在基板上的:(1)、电源正端子;(2)、电源负端子;(3)、通讯接口;(4)、相互串联的芯片1、芯片2、芯片3……芯片N,其中N为至少为2的正整数;(5)、时钟信号发生器。
电源正端子和电源负端子适配于与另外的芯片板以串联方式连接。通讯接口可以从芯片板之外(比如,控制板)接收通讯信号,还可以向芯片板之外(比如,控制板)发送通讯信号。相互串联的芯片1、芯片2、芯片3……芯片N的信号传递路径具有链状结构(虚线所示)。当通讯接口从控制板接收到通讯信号时,通讯信号的传递路径为:芯片1(芯片板中的信号接收起点)→芯片2→芯片3→芯片4→芯片5→芯片6→芯片7→芯片8→……芯片N-5→芯片N-4→芯片N-3→芯片N-2→芯片N-1→芯片N。当通过通讯接口向控制板发送通讯信号时,通讯信号的传递路径为:芯片N→芯片N-1→芯片N-2→芯片N-3→芯片N-4→芯片N-5……芯片8→芯片7→芯片6→芯片5→芯片4→芯片3→芯片2→芯片1(芯片板中的信号发送终点)。
另外,时钟信号发生器(比如,晶振振荡器)生成时钟信号,时钟信号被提供到芯片1。时钟信号在芯片板中的传递路径为:芯片1(芯片板中的信号接收起点)→芯片2→芯片3→芯片4→芯片5→芯片6→芯片7→芯片8→……芯片N-5→芯片N-4→芯片N-3→芯片N-2→芯片N-1→芯片N。
信号(包括时钟信号和通讯信号)每经过一个芯片,信号的上脉宽占比(上脉宽长度与总脉宽长度的比例)可能发生变化(变宽或变窄),导致越靠后芯片的信号质量越差,甚至后面芯片不能正常识别信号。
针对时钟信号的上脉宽变化,通常考虑的解决方式包括:每经过预定数目个芯片,执行一次时钟信号的翻转。
翻转时钟信号的含义是:翻转时钟信号的高低电平。具体包括:将时钟信号的高电平变为低电平,将时钟信号的低电平变为高电平。相比翻转前的时钟信号,翻转后的时钟信号的上脉宽占比与下脉宽占比相互替换。比如,翻转前时钟信号的上脉宽占比为A%、下脉宽占比为B%;翻转后时钟信号的上脉宽占比为B%、下脉宽占比为A%,其中A+B=100。假定经过m个芯片时,时钟芯片的上脉宽超出预定的阈值,则此时时钟信号翻转,时钟信号变成下脉宽较宽,再经过m颗芯片后,时钟信号就会变回正常脉宽。举例:假定预定数目为3,则图1中的时钟信号依次经过芯片1→芯片2→芯片3后,芯片3输出给芯片4的时钟信号被翻转。然后,该翻转的时钟信号依次经过芯片4→芯片5→芯片6,芯片6输出给芯片7的时钟信号再次被翻转。以此类推,在芯片板内的时钟信号的传递路径中实现时钟信号的翻转,从而解决时钟信号的上脉宽变化导致的信号质量问题。
申请人发现:需要对芯片板中的特定芯片(比如,上例中的芯片3和芯片6)下达时钟翻转命令以在恰当位置处翻转时钟信号。为了在芯片板中区分出特定芯片,需要对每个芯片分配各自的唯一标识。然而,承载时钟翻转命令或标识分配命令的通讯信号每经过一个芯片时,通讯信号的上脉宽占比同样可能发生变化,从而导致越靠后芯片的通讯信号质量越差,甚至后面芯片不能正常识别通讯信号,从而无法为全部芯片分配标识以及为特定芯片发送时钟翻转命令,导致特定芯片处的时钟信号无法被翻转。
以图1为例进行说明,为在芯片板中为特定芯片(假定芯片15)处翻转时钟信号以保持时钟信号的正确性,需要为每个芯片设置各自的标识。芯片1经由通讯接口接收到承载有配置命令(用于指示每个芯片开启芯片标识分配功能)的通讯信号,并在芯片板中传递该通讯信号。在传递过程中,通讯信号由于上脉宽变化而质量逐步变差。假定在芯片12处无法识别通讯信号,则芯片12的后续芯片无法接收到通讯信号并无法分配标识,因此芯片15无法分配标识,也无法在芯片15处翻转时钟信号。
可见,当芯片板中的时钟信号和通讯信号同时正常时,芯片板才能正常工作。
由于通讯信号中承载有各种命令,如果类似于翻转时钟信号一样翻转通讯信号以尝试解决通讯信号的上脉宽变化问题,可能导致通讯信号发生错误。申请人还发现:可以对通讯信号执行信号补偿机制以解决通讯信号的上脉宽变化问题。比如,假定经过K颗芯片后,通讯信号的上脉宽会变宽一定量T,则将这一定量的补偿量(即T/K)分摊到这K颗芯片中的每颗芯片上,则可以解决通讯信号的上脉宽变化所导致的信号质量问题。
上述披露详细说明了现有技术中存在的技术缺陷、导致该技术缺陷的原因以及克服该技术缺陷的思考分析过程。实际上,针对上述技术缺陷的认知并不是本领域的普遍知识,而是申请人在研究中的新颖发现。另外,该技术缺陷的原因追溯以及克服该技术缺陷的思考分析过程,也都是申请人在实际研究过程中的逐步分析结果,均不是本领域的普遍知识。
图2为本发明实施方式的芯片板的芯片配置方法的示范性流程图。芯片板包括以串联方式连接的N个芯片;该方法包括:
步骤201:基于芯片板中的芯片串联顺序,确定芯片配置顺序。
比如,与通讯接口连接的芯片为第一位,与第一位串联的芯片为第二位,与第二位串联的芯片为第三位,与第三位串联的芯片为第四位……依次确定每个芯片的配置顺序。参照图1,芯片1、芯片2、芯片3……芯片N相互串联,芯片1是与通讯接口连接的芯片。因此,芯片配置顺序为:芯片1、芯片2、芯片3……芯片N。
步骤202:基于芯片配置顺序,逐个配置芯片板中的N个芯片,其中第n个芯片的配置过程包括:为第n个芯片设置芯片标识;基于芯片标识,指示在第n个芯片中为经过第n个芯片的通讯信号补偿脉宽;基于芯片标识,指示在第n个芯片中是否翻转时钟信号;其中n的取值范围为[1,N],N为至少为2的正整数。
可见,本发明实施方式基于芯片配置顺序,逐个配置每个芯片。在每个芯片的配置过程中,都指示该芯片中为经过该芯片的通讯信号补偿脉宽,从而为该芯片中的通讯信号的脉宽变化给出补偿,保证了通讯信号的正确性。而且,在每个芯片的配置过程中,还为该芯片分配芯片标识,从而可以基于芯片标识指示是否在该芯片中翻转时钟信号,还保证了时钟信号的正确性。
在芯片板的初始化之前,芯片板中的N个芯片具有相同的初始标识。在一个实施方式中,第n个芯片的配置过程包括:
向芯片板中与通讯接口连接的芯片发送第一配置命令,第一配置命令用于指示每个芯片开启芯片标识分配功能,其中第一配置命令在芯片板中基于芯片串联顺序被传递;
向芯片板中与通讯接口连接的芯片发送第二配置命令,第二配置命令用于为具有初始标识的芯片分配与n具有关联性的芯片标识,其中第二配置命令在芯片板中基于芯片串联顺序被传递,直到在第n个芯片停止传递;
向芯片板中与通讯接口连接的芯片发送第三配置命令,第三配置命令用于指示在分配有与n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中第三配置命令在芯片板中基于芯片串联顺序被传递;
向芯片板发送第四配置命令,第四配置命令用于指示在分配有与n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中第四配置命令在芯片板中基于芯片串联顺序被传递。
可见,通过第一配置命令、第二配置命令、第三配置命令和第四配置命令的协同配合,实现了每个芯片的配置,保证了每个芯片处的时钟信号和通讯信号都正常。
在一个实施方式中,与n具有关联性的芯片标识包括:
(1)等于n的芯片标识。
比如: n为1,则芯片标识为1;n为2,则芯片标识为2……依次类推,第n个芯片的芯片标识为n。
(2)等于n与预定的增加值的求和结果的芯片标识。
比如,假定增加值为k。n为1,则芯片标识为1+k;n为2,则芯片标识为2+k……依次类推,第n个芯片的芯片标识为n+k。
(3)等于n与预定的倍数的乘积结果的芯片标识。
比如,假定倍数为P。n为1,则芯片标识为1*P;n为2,则芯片标识为2*P……依次类推,第n个芯片的芯片标识为n*P。
以上示范性描述了与n具有关联性的芯片标识的典型实例,本领域技术人员可以意识到,这种描述过程仅是示范性的,并不用于限定本发明实施方式的保护范围。
考虑到每个芯片的配置过程中,可能发生配置命令丢失或配置命令不成功执行等错误情形。通过冗余地多次执行配置过程(比如,一个芯片配置多次),可以保证每个芯片都得到成功配置。在多次冗余配置中,每次配置过程的第二配置命令中的、与n具有关联性的芯片标识保持递增。在一个实施方式中,针对芯片板执行M个配置过程以完成配置N个芯片,其中M大于或等于N。比如,M可以为N的2倍,等等。
下面结合图1,具体描述本发明实施方式的配置过程。
假定芯片1~芯片N都具有相同的初始标识,比如都是Kabc。
首先,执行芯片1的配置过程。具体地:
(1):当n等于1时,芯片1的配置过程包括:
首先,芯片1经由通讯接口,从控制板接收承载有第一配置命令的通讯信号。第一配置命令用于指示每个芯片开启芯片标识分配功能。芯片1沿着通讯信号的传递路径传递第一配置命令。传递过程中通讯信号会发生质量变差,假定芯片8处无法识别通讯信号,则只有芯片1~芯片7实际接收到通讯信号,并开启芯片1~芯片7的芯片标识分配功能。
然后,芯片1经由通讯接口,从控制板接收承载有第二配置命令的通讯信号。第二配置命令用于指示为具有初始标识Kabc的芯片分配与n(=1)具有关联性的芯片标识,比如芯片标识为1。芯片1接收到第二配置命令后,判定自身的初始标识Kabc符合第二配置命令,因此将芯片1的芯片标识设置为1。而且,芯片1不传递第二配置命令。
接着,芯片1经由通讯接口,从控制板接收承载有第三配置命令的通讯信号,第三配置命令用于指示在芯片标识为1的芯片中为通讯信号补偿脉宽。芯片1接收到第三配置命令后,判定自身的芯片标识(1)符合第三配置命令,因此执行第三配置命令。具体地,补偿脉宽的补偿量可以为:将芯片1~芯片7的通讯信号的上脉宽变化总量分摊到这7颗芯片上的平均值。芯片1传递该第三配置命令。芯片1的后续芯片由于不满足芯片标识为1,因此并不执行第三配置命令。
而且,芯片1经由通讯接口,从控制板接收承载有第四配置命令的通讯信号,第四配置命令用于指示在芯片标识为1的芯片中是否翻转时钟信号。芯片1执行第四配置命令,并基于第四配置命令确定是否翻转时钟信号。芯片1传递该第四配置命令。芯片1的后续芯片由于不满足芯片标识为1,因此并不会执行第四配置命令。
至此,完成芯片1的配置过程。接着,执行芯片2的配置过程。
(2):当n等于2时,芯片2的配置过程包括:
首先,芯片1经由通讯接口,从控制板接收承载有第一配置命令的通讯信号。第一配置命令用于指示每个芯片开启芯片标识分配功能。芯片1沿着通讯信号的传递路径传递第一配置命令。传递过程中通讯信号会发生质量变差,由于在芯片1的配置过程中已经对通讯信号进行脉宽补偿(相当于芯片1中针对通讯信号不产生脉宽变化),因此此时在芯片9处无法识别通讯信号,则只有芯片1~芯片8实际接收到通讯信号,并开启芯片1~芯片8的芯片标识分配功能。
然后,芯片1经由通讯接口,从控制板接收承载有第二配置命令的通讯信号。第二配置命令用于指示为具有初始标识Kabc的芯片分配与n(=2)具有关联性的芯片标识,比如芯片标识为2。芯片1接收到第二配置命令后,判定自身的标识(1)不符合第二配置命令,因此不执行第二配置命令,将第二配置命令传递到芯片2。芯片2接收到第二配置命令后,判断自身的初始标识Kabc符合第二配置命令,因此将芯片2的芯片标识设置为2。而且,芯片2不传递第二配置命令。
接着,芯片1经由通讯接口,从控制板接收承载有第三配置命令的通讯信号,第三配置命令用于指示在芯片标识为2的芯片中为通讯信号补偿脉宽。芯片1接收到第三配置命令后,判定自身的标识(1)不符合第三配置命令,因此不执行第三配置命令,将第三配置命令传递到芯片2。芯片2接收到第三配置命令后,判定自身的芯片标识(2)符合第三配置命令,因此执行第三配置命令。类似地,在芯片标识为2的芯片中为通讯信号的补偿量等同于芯片1配置过程中的补偿量。芯片2传递该第三配置命令。芯片2的后续芯片由于不满足芯片标识为2,因此并不会执行第三配置命令。
而且,芯片1经由通讯接口,从控制板接收承载有第四配置命令的通讯信号,第四配置命令用于指示在芯片标识为2的芯片中是否翻转时钟信号。芯片1接收到第四配置命令后,判定自身的标识(1)不符合第四配置命令,因此不执行第四配置命令,将第四配置命令传递到芯片2。芯片2接收到第四配置命令后,判定自身的芯片标识(2)符合第四配置命令,因此执行第四配置命令,并基于第四配置命令确定是否翻转时钟信号。芯片2传递该第四配置命令。芯片2的后续芯片由于不满足芯片标识为2,因此并不会执行第四配置命令。
至此,完成芯片2的配置过程。接着,执行芯片3的配置过程。
(3):当n等于3时,芯片3的配置过程包括:
首先,芯片1经由通讯接口,从控制板接收承载有第一配置命令的通讯信号。第一配置命令用于指示每个芯片开启芯片标识分配功能。芯片1沿着通讯信号的传递路径传递第一配置命令。传递过程中通讯信号会发生质量变差,由于芯片1和芯片2的配置过程中已经对通讯信号进行脉宽补偿(相当于芯片1和芯片2中针对通讯信号不产生脉宽变化),因此此时在芯片10处无法识别通讯信号,则只有芯片1~芯片9实际接收到通讯信号,并开启芯片1~芯片9的芯片标识分配功能。
然后,芯片1经由通讯接口,从控制板接收承载有第二配置命令的通讯信号。第二配置命令用于指示为具有初始标识Kabc的芯片分配与n(=3)具有关联性的芯片标识,比如芯片标识为3。芯片1接收到第二配置命令后,判定自身的标识(1)不符合第二配置命令,因此不执行第二配置命令,将第二配置命令传递到芯片2。芯片2接收到第二配置命令后,判定自身的标识(2)不符合第二配置命令,因此不执行第二配置命令,将第二配置命令传递到芯片3。芯片3接收到第二配置命令后,判断自身的初始标识Kabc符合第二配置命令,因此将芯片3的芯片标识设置为3。而且,芯片3不传递第二配置命令。
接着,芯片1经由通讯接口,从控制板接收承载有第三配置命令的通讯信号,第三配置命令用于指示在芯片标识为3的芯片中为通讯信号补偿脉宽。芯片1接收到第三配置命令后,判定自身的标识(1)不符合第三配置命令,因此不执行第三配置命令,将第三配置命令传递到芯片2。芯片2接收到第三配置命令后,判定自身的标识(2)不符合第三配置命令,因此不执行第三配置命令,将第三配置命令传递到芯片3。芯片3接收到第三配置命令后,判定自身的芯片标识(3)符合第三配置命令,因此执行第三配置命令。类似地,芯片标识为3的芯片中为通讯信号的补偿量等同于芯片1配置过程中的补偿量。芯片3传递该第三配置命令。芯片3的后续芯片由于不满足芯片标识为3,因此并不会执行第三配置命令。
而且,芯片1经由通讯接口,从控制板接收承载有第四配置命令的通讯信号,第四配置命令用于指示在芯片标识为3的芯片中是否翻转时钟信号。芯片1接收到第四配置命令后,判定自身的标识(1)不符合第四配置命令,因此不执行第四配置命令,将第四配置命令传递到芯片2。芯片2接收到第四配置命令后,判定自身的标识(2)不符合第四配置命令,因此不执行第四配置命令,将第四配置命令传递到芯片3。芯片3接收到第四配置命令后,判定自身的芯片标识(3)符合第四配置命令,因此执行第四配置命令,并基于第四配置命令确定是否翻转时钟信号。芯片3传递该第四配置命令。芯片3的后续芯片由于不满足芯片标识为3,因此并不会执行第四配置命令。
至此,完成芯片3的配置过程。
依次类推,以完成芯片板中的全部N个芯片的配置过程。可见,在每个芯片的配置过程中,都指示该芯片中为经过该芯片的通讯信号补偿脉宽,从而为该芯片中的通讯信号的脉宽变化给出补偿。而且,在每个芯片的配置过程中,还为该芯片分配芯片标识,从而可以基于芯片标识指示是否在该芯片中翻转时钟信号,从而保证了时钟信号的正确性。因此,芯片板中的每个芯片的时钟信号和通讯信号都可以同时保持在正常状态。
在芯片板中的全部N个芯片的配置过程中,可能发生配置命令丢失或配置命令不成功执行等错误情形,可以冗余地执行配置过程(比如,一个芯片配置多次)以保证每个芯片都得到成功配置。举例,假定在芯片6的配置过程中,第二配置命令(比如,指定将芯片标识设置为6)无法被正确执行,导致没有成功设置芯片6的芯片标识,即芯片标识设置为6的配置过程失败。此时,继续执行将芯片标识设置为7的配置过程。在将芯片标识设置为7的配置过程中,芯片6继续尝试将芯片6的芯片标识设置为7,当芯片6的芯片标识成功设置为7后,可以完成芯片6的配置过程。换句话说,当将芯片标识设置为6的配置过程无法将芯片6成功配置时,芯片6的标识依然还保持为初始标识,因此可以在将芯片标识设置为7的下一次配置过程中,继续尝试配置芯片6,直到芯片6获得成功配置。
当N个芯片的配置过程都不存在错误时,执行上述N个配置过程即可以完成N个芯片的成功配置。为应对可能出现的配置错误,可以针对N个芯片冗余地执行M次配置过程(M大于N),以针对错误提供容错空间,其中M越大,容错空间越大。比如,假定芯片板具有100个芯片,可以针对芯片板依次执行200次上述配置过程,其中每次配置过程的第二配置命令中的、与n具有关联性的芯片标识保持递增,则可以容纳100次的配置错误。
基于上述描述,本发明实施方式还提出了芯片配置装置。图3为本发明实施方式的芯片板的芯片配置装置的示范性结构图。芯片板包括以串联方式连接的N个芯片;芯片板的芯片配置装置300包括:确定模块301,用于基于芯片板中的芯片串联顺序,确定芯片配置顺序;配置模块302,用于基于芯片配置顺序,逐个配置芯片板中的N个芯片,其中第n个芯片的配置过程包括:为第n个芯片设置芯片标识;基于芯片标识,指示在第n个芯片中为经过第n个芯片的通讯信号补偿脉宽;基于芯片标识,指示在第n个芯片中是否翻转时钟信号;其中n的取值范围为[1,N],N为正整数。
在一个实施方式中,N个芯片具有相同的初始标识;配置模块,用于执行第n个芯片的配置过程,其中第n个芯片的配置过程包括:向芯片板中与通讯接口连接的芯片发送第一配置命令,第一配置命令用于指示每个芯片开启芯片标识分配功能,其中第一配置命令在芯片板中基于芯片串联顺序被传递;向芯片板中与通讯接口连接的芯片发送第二配置命令,第二配置命令用于为具有初始标识的芯片分配与n具有关联性的芯片标识,其中第二配置命令在芯片板中基于芯片串联顺序被传递,直到在第n个芯片停止传递;向芯片板中与通讯接口连接的芯片发送第三配置命令,第三配置命令用于指示在分配有与n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中第三配置命令在芯片板中基于芯片串联顺序被传递;向芯片板发送第四配置命令,第四配置命令用于指示在分配有与n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中第四配置命令在芯片板中基于芯片串联顺序被传递。
在一个实施方式中,与n具有关联性的芯片标识包括:等于n的芯片标识;等于n与预定的增加值的求和结果的芯片标识;等于n与预定的倍数的乘积结果的芯片标识,等等。
本发明实施方式还提出了一种电子设备。图4为本发明实施方式的电子设备的示范性结构图。电子设备400包括:处理器401;存储器402;其中存储器402中存储有可被处理器401执行的应用程序,用于使得处理器401执行如上实施方式的芯片板的芯片配置方法。
其中,存储器402具体可以实施为电可擦可编程只读存储器(EEPROM)、快闪存储器(Flash memory)、可编程程序只读存储器(PROM)等多种存储介质。处理器401可以实施为包括一或多个中央处理器或一或多个现场可编程门阵列,其中现场可编程门阵列集成一或多个中央处理器核。具体地,中央处理器或中央处理器核可以实施为CPU、MCU或数字信号处理器(DSP)。
本发明实施方式还提出了一种区块链服务器。图5为本发明实施方式的区块链服务器的示范性结构图。如图5所示,区块链服务器500包括:芯片板501,其中芯片板501包含多个芯片;控制板502,包含:存储器和处理器;其中存储器中存储有可被处理器执行的应用程序,用于使得处理器执行如上任一项的芯片板的芯片配置方法;其中芯片板501通过信号连接接口与控制板502形成信号连接,芯片板501通过电源连接接口与电源503形成电力连接。
需要说明的是,上述各流程和各结构图中不是所有的步骤和模块都是必须的,可以根据实际的需要忽略某些步骤或模块。各步骤的执行顺序不是固定的,可以根据需要进行调整。各模块的划分仅仅是为了便于描述采用的功能上的划分,实际实现时,一个模块可以分由多个模块实现,多个模块的功能也可以由同一个模块实现,这些模块可以位于同一个设备中,也可以位于不同的设备中。
各实施方式中的硬件模块可以以机械方式或电子方式实现。例如,一个硬件模块可以包括专门设计的永久性电路或逻辑器件(如专用处理器,如FPGA或ASIC)用于完成特定的操作。硬件模块也可以包括由软件临时配置的可编程逻辑器件或电路(如包括通用处理器或其它可编程处理器)用于执行特定操作。至于具体采用机械方式,或是采用专用的永久性电路,或是采用临时配置的电路(如由软件进行配置)来实现硬件模块,可以根据成本和时间上的考虑来决定。
本发明还提供了一种机器可读的存储介质,存储用于使一机器执行如上的芯片板的芯片配置方法的指令。具体地,可以提供配有存储介质的系统或者装置,在该存储介质上存储着实现上述实施方式中任一实施方式的功能的软件程序代码,且使该系统或者装置的计算机(或CPU或MPU)读出并执行存储在存储介质中的程序代码。此外,还可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作。还可以将从存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展单元中设置的存储器中,随后基于程序代码的指令使安装在扩展板或者扩展单元上的CPU等来执行部分和全部实际操作,从而实现上述实施方式中任一实施方式的功能。
用于提供程序代码的存储介质实施方式包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)、磁带、非易失性存储卡和ROM。可选择地,可以由通信网络从服务器计算机或云上下载程序代码。
在本文中,“示意性”表示“充当实例、例子或说明”,不应将在本文中被描述为“示意性”的任何图示、实施方式解释为一种更优选的或更具优点的技术方案。为使图面简洁,各图中的只示意性地表示出了与本发明相关部分,而并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”并不表示将本发明相关部分的数量限制为“仅此一个”,并且“一个”不表示排除本发明相关部分的数量“多于一个”的情形。在本文中,“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等仅用于表示相关部分之间的相对位置关系,而非限定这些相关部分的绝对位置。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片板的芯片配置方法,其特征在于,所述芯片板包括以串联方式连接的N个芯片;该方法包括:
基于所述芯片板中的芯片串联顺序,确定芯片配置顺序;
基于所述芯片配置顺序,逐个配置所述芯片板中的N个芯片,其中第n个芯片的配置过程包括:
为所述第n个芯片设置芯片标识;
基于所述芯片标识,指示在所述第n个芯片中为经过所述第n个芯片的通讯信号补偿脉宽;
基于所述芯片标识,指示在所述第n个芯片中是否翻转时钟信号;
其中n的取值范围为[1,N],N为至少为2的正整数。
2.根据权利要求1所述的方法,其特征在于,所述N个芯片具有相同的初始标识;所述第n个芯片的配置过程包括:
向所述芯片板中与通讯接口连接的芯片发送第一配置命令,所述第一配置命令用于指示每个芯片开启芯片标识分配功能,其中所述第一配置命令在所述芯片板中基于所述芯片串联顺序被传递;
向所述芯片板中与通讯接口连接的芯片发送第二配置命令,所述第二配置命令用于为具有所述初始标识的芯片分配与所述n具有关联性的芯片标识,其中所述第二配置命令在所述芯片板中基于所述芯片串联顺序被传递,直到在所述第n个芯片停止传递;
向所述芯片板中与通讯接口连接的芯片发送第三配置命令,所述第三配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中所述第三配置命令在所述芯片板中基于所述芯片串联顺序被传递;
向所述芯片板发送第四配置命令,所述第四配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中所述第四配置命令在所述芯片板中基于所述芯片串联顺序被传递。
3.根据权利要求2所述的方法,其特征在于,所述与所述n具有关联性的芯片标识包括:
等于所述n的芯片标识;
等于所述n与预定的增加值的求和结果的芯片标识;
等于所述n与预定的倍数的乘积结果的芯片标识。
4.根据权利要求2所述的方法,其特征在于,针对所述芯片板执行M个所述配置过程以完成配置所述N个芯片,其中M大于或等于N。
5.一种芯片板的芯片配置装置,其特征在于,所述芯片板包括以串联方式连接的N个芯片;该装置包括:
确定模块,用于基于所述芯片板中的芯片串联顺序,确定芯片配置顺序;
配置模块,用于基于所述芯片配置顺序,逐个配置所述芯片板中的N个芯片,其中第n个芯片的配置过程包括:
为所述第n个芯片设置芯片标识;
基于所述芯片标识,指示在所述第n个芯片中为经过所述第n个芯片的通讯信号补偿脉宽;
基于所述芯片标识,指示在所述第n个芯片中是否翻转时钟信号;
其中n的取值范围为[1,N],N为正整数。
6.根据权利要求5所述的装置,其特征在于,所述N个芯片具有相同的初始标识;
所述配置模块,用于执行第n个芯片的配置过程,其中所述第n个芯片的配置过程包括:向所述芯片板中与通讯接口连接的芯片发送第一配置命令,所述第一配置命令用于指示每个芯片开启芯片标识分配功能,其中所述第一配置命令在所述芯片板中基于所述芯片串联顺序被传递;向所述芯片板中与通讯接口连接的芯片发送第二配置命令,所述第二配置命令用于为具有所述初始标识的芯片分配与所述n具有关联性的芯片标识,其中所述第二配置命令在所述芯片板中基于所述芯片串联顺序被传递,直到在所述第n个芯片停止传递;向所述芯片板中与通讯接口连接的芯片发送第三配置命令,所述第三配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中为通讯信号补偿脉宽,其中所述第三配置命令在所述芯片板中基于所述芯片串联顺序被传递;向所述芯片板发送第四配置命令,所述第四配置命令用于指示在分配有与所述n具有关联性的芯片标识的芯片中是否翻转时钟信号,其中所述第四配置命令在所述芯片板中基于所述芯片串联顺序被传递。
7.根据权利要求6所述的装置,其特征在于,所述与所述n具有关联性的芯片标识包括:
等于所述n的芯片标识;
等于所述n与预定的增加值的求和结果的芯片标识;
等于所述n与预定的倍数的乘积结果的芯片标识。
8.一种电子设备,其特征在于,包括:
存储器;
处理器;
其中所述存储器中存储有可被所述处理器执行的应用程序,用于使得所述处理器执行如权利要求1至4中任一项所述的芯片板的芯片配置方法。
9.一种区块链服务器,其特征在于,包括:
芯片板,包含多个芯片;
控制板,包含:存储器和处理器;其中所述存储器中存储有可被所述处理器执行的应用程序,用于使得所述处理器执行如权利要求1至4中任一项所述的芯片板的芯片配置方法;
其中所述芯片板通过信号连接接口与所述控制板具有信号连接,所述芯片板通过电源连接接口与电源具有电力连接。
10.一种计算机可读存储介质,其特征在于,其中存储有计算机可读指令,该计算机可读指令用于执行如权利要求1至4中任一项所述的芯片板的芯片配置方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311632417.5A CN117331882B (zh) | 2023-12-01 | 2023-12-01 | 芯片板的芯片配置方法、装置、服务器、电子设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311632417.5A CN117331882B (zh) | 2023-12-01 | 2023-12-01 | 芯片板的芯片配置方法、装置、服务器、电子设备和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117331882A true CN117331882A (zh) | 2024-01-02 |
CN117331882B CN117331882B (zh) | 2024-03-29 |
Family
ID=89283439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311632417.5A Active CN117331882B (zh) | 2023-12-01 | 2023-12-01 | 芯片板的芯片配置方法、装置、服务器、电子设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117331882B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892894A (zh) * | 2005-06-15 | 2007-01-10 | 秦蒙达股份公司 | 用于半导体存储器芯片和存储系统的高速接口电路 |
CN103500154A (zh) * | 2013-09-11 | 2014-01-08 | 深圳市摩西尔电子有限公司 | 一种串行总线接口芯片、串行总线传输系统及方法 |
CN112231161A (zh) * | 2020-10-16 | 2021-01-15 | 上海国微思尔芯技术股份有限公司 | 多芯片调试方法及多芯片调试装置 |
CN112445302A (zh) * | 2020-11-20 | 2021-03-05 | 深圳比特微电子科技有限公司 | 一种数字货币矿机的启动方法、装置和数字货币矿机 |
CN114244323A (zh) * | 2021-12-22 | 2022-03-25 | 上海亿家芯集成电路设计有限公司 | 一种可控的时钟脉宽补偿方法电路 |
CN115270687A (zh) * | 2022-07-21 | 2022-11-01 | 北京市商汤科技开发有限公司 | 芯片布局方法、装置、设备及存储介质 |
CN116092546A (zh) * | 2023-04-11 | 2023-05-09 | 长鑫存储技术有限公司 | 一种命令产生电路及存储器 |
-
2023
- 2023-12-01 CN CN202311632417.5A patent/CN117331882B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892894A (zh) * | 2005-06-15 | 2007-01-10 | 秦蒙达股份公司 | 用于半导体存储器芯片和存储系统的高速接口电路 |
CN103500154A (zh) * | 2013-09-11 | 2014-01-08 | 深圳市摩西尔电子有限公司 | 一种串行总线接口芯片、串行总线传输系统及方法 |
CN112231161A (zh) * | 2020-10-16 | 2021-01-15 | 上海国微思尔芯技术股份有限公司 | 多芯片调试方法及多芯片调试装置 |
CN112445302A (zh) * | 2020-11-20 | 2021-03-05 | 深圳比特微电子科技有限公司 | 一种数字货币矿机的启动方法、装置和数字货币矿机 |
CN114244323A (zh) * | 2021-12-22 | 2022-03-25 | 上海亿家芯集成电路设计有限公司 | 一种可控的时钟脉宽补偿方法电路 |
CN115270687A (zh) * | 2022-07-21 | 2022-11-01 | 北京市商汤科技开发有限公司 | 芯片布局方法、装置、设备及存储介质 |
CN116092546A (zh) * | 2023-04-11 | 2023-05-09 | 长鑫存储技术有限公司 | 一种命令产生电路及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN117331882B (zh) | 2024-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2182670B1 (en) | A method and apparatus for tracking clock source | |
CN110784495B (zh) | 基于区块链的大数据集群系统的发现与配置信息管理方法 | |
US9910472B1 (en) | Power system configuration monitoring | |
CN101478446B (zh) | 网络设备版本加载方法、装置和系统 | |
US10469620B2 (en) | Method for transferring a new software version to at least one electricity meter via a communication network | |
Estrela et al. | Challenges deploying PTPv2 in a global financial company | |
CN103516824A (zh) | 基于ip层的网络拓扑识别方法和设备 | |
CN113269542A (zh) | 区块链系统的共识方法、装置以及存储介质 | |
CN114143283A (zh) | 一种隧道自适应配置方法、装置,中心端设备及通信系统 | |
CN107547374B (zh) | 一种聚合路由处理方法和装置 | |
CN117331882B (zh) | 芯片板的芯片配置方法、装置、服务器、电子设备和介质 | |
US11323194B2 (en) | Cross domain synchronization in a communication network | |
US11641307B2 (en) | Method for configuring a network node | |
CN110311828B (zh) | 一种网络验证的方法、装置、计算机存储介质及电子设备 | |
CN111984287A (zh) | 设备升级方法及系统 | |
CN113556281A (zh) | 一种重新路由方法及装置、电子设备、计算机可读介质 | |
US10860747B2 (en) | Method for transmitting and checking the validity of configuration data in an electronic system, and associated electronic system and computer program product | |
EP4195033A1 (en) | Method and apparatus for upgrading blockchain system, and terminal device | |
CN114143316B (zh) | 多租户网络通信方法、装置、容器节点及存储介质 | |
CN112835605B (zh) | 区块链版本灰度升级验证方法、装置及系统 | |
CN109309671A (zh) | 一种基于区块链的通信设备数据管理方法和装置 | |
CN111367740B (zh) | 一种bmc的调试系统、方法及计算机可读存储介质 | |
CN110347609B (zh) | 一种测试区块链软件的方法及装置 | |
CN111614558B (zh) | 一种主备路径计算单元工作优化方法及系统 | |
CN109525496A (zh) | 一种链路状态信息的更新方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |