CN105159861A - 一种spi总线抗干扰装置及方法 - Google Patents

一种spi总线抗干扰装置及方法 Download PDF

Info

Publication number
CN105159861A
CN105159861A CN201510540434.5A CN201510540434A CN105159861A CN 105159861 A CN105159861 A CN 105159861A CN 201510540434 A CN201510540434 A CN 201510540434A CN 105159861 A CN105159861 A CN 105159861A
Authority
CN
China
Prior art keywords
spi
pin
signal
main frame
machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510540434.5A
Other languages
English (en)
Inventor
王振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510540434.5A priority Critical patent/CN105159861A/zh
Publication of CN105159861A publication Critical patent/CN105159861A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明适用于通讯技术领域，提供了一种SPI总线抗干扰装置，其包括SPI主机、SPI从机、第一及第二RS232转换模块。第一、第二RS232转换模块的型号相同。SPI主机与第一RS232转换模块电连接，第一RS232转换模块与第二RS232转换模块电连接，第二RS232转换模块与SPI从机电连接。第一RS232转换模块将SPI主机产生的信号转换成RS232信号。RS232信号被进行长距离传输后传递给第二RS232转换模块。第二RS232转换模块将接收到的RS232信号转换成SPI从机能识别的信号。本发明不需要CPU的参与，能有效提高SPI总线的抗干扰能力及传输距离。本发明还提供一种SPI总线抗干扰方法。

Description

一种SPI总线抗干扰装置及方法
技术领域
本发明属于通讯技术领域，尤其涉及一种SPI总线抗干扰装置及方法。
背景技术
串行外设接口(SerialPeripheralInterface，SPI)是一种高速的，全双工，同步的通信总线。SPI的通讯原理是以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是SDI(数据输入端)、SDO(数据输出端)、SCLK(时钟信号端)、CS(片选信号端)。其中，CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，对此芯片的操作才有效。
SPI通讯是通过数据交换完成的，由SCLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变(上沿和下沿为一次)，就可以完成8位数据的传输。
由于SPI总线只占用四根线，节约了芯片的管脚，同时为电路板(Printedcircuitboard，PCB)的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。但是SPI总线最大问题在于其抗干扰能力差，有效传输距离要小于5米。已难于满足实际需求。
现有的SPI抗干扰方法，是通过把SPI输出的数据由中央处理器(Centralprocessingunit，CPU)重新读回，然后与CPU之前通过SPI输出的数据相比较，如果相同则认为电路没有受到干扰，数据没有出错。反之，则认为电路收到干扰数据出错。由此可见现有的通过软件来实现SPI抗干扰的方法加大了CPU的工作量。
发明内容
本发明所要解决的技术问题在于提供一种SPI总线抗干扰装置及方法，旨在不需要CPU的参与的情况下，能有效提高SPI总线的抗干扰能力及传输距离。
本发明是这样实现的，一种SPI总线抗干扰装置，其包括SPI主机、SPI从机、第一RS232转换模块及第二RS232转换模块。该第一RS232转换模块的型号与该第二RS232转换模块的型号相同。该SPI主机与该第一RS232转换模块电连接，该第一RS232转换模块与该第二RS232转换模块电连接，该第二RS232转换模块与该SPI从机电连接。该第一RS232转换模块将该SPI主机产生的信号转换成RS232信号。该RS232信号被进行长距离传输后传递给该第二RS232转换模块。该第二RS232转换模块将接收到的RS232信号转换成该SPI从机能够识别的信号。
本发明还提供了一种SPI总线抗干扰方法，其包括如下步骤：将一个SPI主机输出的信号转换成RS232信号；将该RS232信号进行远距离传输；将远距离传输后的该RS232信号转换成一个SPI从机能够识别的信号；及该SPI从机接收其自身能够识别的信号。
本发明与现有技术相比，有益效果在于：该SPI总线抗干扰装置无需CPU的参与，没有加大CPU的工作量，来解决SPI的干扰问题，能有效提高SPI总线的抗干扰能力及传输距离。
附图说明
图1是本发明实施例提供的SPI总线抗干扰装置的功能模块图。
图2是图1的SPI总线抗干扰装置的外围电路示意图。
图3是本发明实施例提供的SPI总线抗干扰方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明所提供的一种SPI总线抗干扰装置100，其包括SPI主机10、第一RS232转换模块20、第二RS232转换模块30及SPI从机40。该第一RS232转换模块20的型号与该第二RS232转换模块30的型号相同。
RS232是个人计算机上的通讯接口之一，它是在1970年由美国电子工业协会(EIA)联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。工业控制的RS-232口一般只使用RXD、TXD、GND三条线。一般可用于20m以内的通信。具体通讯距离还与通信速率有关，例如，在9600pbs时，普通双绞屏蔽线时，距离可达30-35米。
该SPI主机10与该第一RS232转换模块20电连接，该第一RS232转换模块20与该第二RS232转换模块30电连接，该第二RS232转换模块30与该SPI从机40电连接。
该SPI主机10及该SPI从机40均包括SCLK端(时钟信号端)、SDO端(数据输出)及SDI端(数据输入)。
该第一RS232转换模块20将该SPI主机10产生的信号(即CMOS电平)转换成RS232信号(即RS232电平)，该RS232信号被进行远距离传输后传递给该第二RS232转换模块30，该第二RS232转换模块30将所接收到的RS232信号(即RS232电平)转换成该SPI从机40能够识别的信号(即CMOS电平)，并输入到该SPI从机40对应的引脚中。由于RS232电平的抗干扰能力强，能进行长距离传输，因此能有效提高该SPI总线的抗干扰能力及传输距离。
如图2所示，该第一RS232转换模块20及该第二RS232转换模块30均由MAX3232芯片及其外围电路构成。该MAX3232芯片的外围电路包括3.3V电源经、滤波电容CBYPASS、电容C1、电容C2、电容C3及电容C4。该3.3V电源经滤波该电容CBYPASS进入到该MAX3232芯片的电源输入端。该电容C1的两端分别连接到该MAX3232芯片的引脚1及引脚3，该电容C2的两端分别连接到该MAX3232芯片的引脚4及引脚5，该电容C3的两端分别连接到该MAX3232芯片的引脚4及接地，该电容C4的两端分别连接到该MAX3232芯片的引脚6及接地，从而组成一个电荷泵电路，以便于该MAX3232芯片产生RS232电平。该MAX3232芯片的引脚11通过第一二极管连接到引脚14，引脚10通过第二二极管连接到引脚7，引脚12通过第三二极管连接到引脚13、引脚9通过第四二极管连接到引脚8，引脚15接地。
该SPI主机10的SDO端依次经过该两个MAX3232芯片连接到该SPI从机40的SDI端，该SPI主机10的SDI端经过该两个MAX3232芯片连接到该SPI从机40的SDO端，该SPI主机10的SCLK端依次经过该两个MAX3232芯片连接到该SPI从机40的SCLK端。
为了描述方便，以后将该两个MAX3232芯片分别称为第一MAX3232芯片及第二MAX3232芯片。
具体的，该SPI主机10的SDO端经过第一MAX3232芯片的引脚10、引脚7及第二MAX3232芯片的引脚8、引脚9到达该SPI从机40的SDI端；该SPI主机10的SDI端经过第一MAX3232芯片的引脚12、引脚13及第二MAX3232芯片的引脚14、引脚11到达该SPI从机40的SDO端；该SPI主机10的SCLK端经过第一MAX3232芯片的引脚11、引脚14及第二MAX3232芯片的引脚13、引脚12到达该SPI从机40的SCLK端。
该SPI总线抗干扰装置100的工作过程为：该SPI主机10产生的时钟信号SCLK经过第一MAX3232芯片的引脚11，后由引脚14输出，生成RS232电平，该RS232电平经过长距离传输后，进入第二MAX3232芯片的引脚13，经过第二MAX3232芯片转换，由引脚12输出CMOS电平，再输入到该SPI从机40。
如图3所示，本发明所提供的一种SPI总线抗干扰方法，包括如下步骤：
S1：将一个SPI主机输出的信号转换成RS232信号。
S2：将该RS232信号进行远距离传输。
S3：将远距离传输后的该RS232信号转换成一个SPI从机能够识别的信号。
S4：该SPI从机接收其自身能够识别的信号。
该SPI主机产生的信号及该SPI从机能够识别的信号均为CMOS电平，该RS232信号为RS232电平。步骤S2由一个RS232转换模块实现，步骤S3由另一个RS232转换模块实现。
与现有技术相比较，该SPI总线抗干扰装置100及方法，无需CPU的参与，没有加大CPU的工作量，来解决SPI的干扰问题，能有效提高SPI总线的抗干扰能力及传输距离。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种SPI总线抗干扰装置，其包括SPI主机及SPI从机，其特征在于，该SPI总线抗干扰装置还包括第一RS232转换模块及第二RS232转换模块，该第一RS232转换模块的型号与该第二RS232转换模块的型号相同，该SPI主机与该第一RS232转换模块电连接，该第一RS232转换模块与该第二RS232转换模块电连接，该第二RS232转换模块与该SPI从机电连接，该第一RS232转换模块将该SPI主机产生的信号转换成RS232信号，该RS232信号被进行长距离传输后传递给该第二RS232转换模块，该第二RS232转换模块将接收到的RS232信号转换成该SPI从机能够识别的信号。
2.如权利要求1所述的SPI总线抗干扰装置，其特征在于，该第一RS232转换模块及该第二RS232转换模块均由MAX3232芯片及其外围电路构成。
3.如权利要求2所述的SPI总线抗干扰装置，其特征在于，该SPI主机及该SPI从机均包括SDO端、SDI端及SCLK端，该SPI主机的SDO端依次经过该两个MAX3232芯片连接到该SPI从机的SDI端，该SPI主机的SDI端经过该两个MAX3232芯片连接到该SPI从机的SDO端，该SPI主机的SCLK端经过该两个MAX3232芯片连接到该SPI从机的SCLK端。
4.如权利要求3所述的SPI总线抗干扰装置，其特征在于，该MAX3232芯片的外围电路包括3.3V电源、滤波电容CBYPASS、电容C1、电容C2、电容C3及电容C4，该3.3V电源经该滤波电容CBYPASS进入到该MAX3232芯片的电源输入端，电容C1的两端分别连接到该MAX3232芯片的引脚1及引脚3，该电容C2的两端分别连接到该MAX3232芯片的引脚4及引脚5，该电容C3的两端分别连接到该MAX3232芯片的引脚4及接地，该电容C4的两端分别连接到该MAX3232芯片的引脚6及接地，从而组成一个电荷泵电路，以便于该MAX3232芯片产生RS232信号。
5.如权利要求4所述的SPI总线抗干扰装置，其特征在于，该MAX3232芯片的引脚11通过第一二极管连接到引脚14，引脚10通过第二二极管连接到引脚7，引脚12通过第三二极管连接到引脚13,引脚9通过第四二极管连接到引脚8，引脚15接地。
6.如权利要求5所述的SPI总线抗干扰装置，其特征在于，与该SPI主机连接的MAX3232芯片被称为第一MAX3232芯片，与该SPI从机连接的MAX3232芯片被称为第二MAX3232芯片，该SPI主机的SDO端经过第一MAX3232芯片的引脚10、引脚7及第二MAX3232芯片的引脚8、引脚9到达该SPI从机的SDI端；该SPI主机的SDI端经过第一MAX3232芯片的引脚12、引脚13及第二MAX3232芯片的引脚14、引脚11到达该SPI从机的SDO端；该SPI主机的SCLK端经过第一MAX3232芯片的引脚11、引脚14及第二MAX3232芯片的引脚13、引脚12到达该SPI从机的SCLK端。
7.如权利要求1所述的SPI总线抗干扰装置，其特征在于，该SPI主机产生的信号及该SPI从机能够识别的信号均为CMOS电平，该RS232信号为RS232电平。
8.一种SPI总线抗干扰方法，其特征在于：包括如下步骤：将一个SPI主机输出的信号转换成RS232信号；将该RS232信号进行远距离传输；将远距离传输后的该RS232信号转换成一个SPI从机能够识别的信号；及该SPI从机接收其自身能够识别的信号。
9.如权利要求8所述的SPI总线抗干扰方法，其特征在于，该SPI主机产生的信号及该SPI从机能够识别的信号均为CMOS电平，该RS232信号为RS232电平。
CN201510540434.5A 2015-08-28 2015-08-28 一种spi总线抗干扰装置及方法 Pending CN105159861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540434.5A CN105159861A (zh) 2015-08-28 2015-08-28 一种spi总线抗干扰装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540434.5A CN105159861A (zh) 2015-08-28 2015-08-28 一种spi总线抗干扰装置及方法

Publications (1)

Publication Number Publication Date
CN105159861A true CN105159861A (zh) 2015-12-16

Family

ID=54800722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540434.5A Pending CN105159861A (zh) 2015-08-28 2015-08-28 一种spi总线抗干扰装置及方法

Country Status (1)

Country Link
CN (1) CN105159861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110633234A (zh) * 2019-09-05 2019-12-31 哈尔滨工程大学 一种提高spi总线数据抗干扰能力的传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492302A (zh) * 2003-08-22 2004-04-28 艾默生网络能源有限公司 自适应调制解调器接口电路及方法
US20050216621A1 (en) * 2003-12-16 2005-09-29 Leo Aichriedler SPI-module and method for reading out data from an SPI module
CN203012709U (zh) * 2012-12-26 2013-06-19 泉州豪杰信息科技发展有限公司 用于gps设备与上位机之间的串口调试电路
CN104539867A (zh) * 2014-12-29 2015-04-22 中国科学院长春光学精密机械与物理研究所 基于spi及rs422总线的长距离图像信号传输系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492302A (zh) * 2003-08-22 2004-04-28 艾默生网络能源有限公司 自适应调制解调器接口电路及方法
US20050216621A1 (en) * 2003-12-16 2005-09-29 Leo Aichriedler SPI-module and method for reading out data from an SPI module
CN203012709U (zh) * 2012-12-26 2013-06-19 泉州豪杰信息科技发展有限公司 用于gps设备与上位机之间的串口调试电路
CN104539867A (zh) * 2014-12-29 2015-04-22 中国科学院长春光学精密机械与物理研究所 基于spi及rs422总线的长距离图像信号传输系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110633234A (zh) * 2019-09-05 2019-12-31 哈尔滨工程大学 一种提高spi总线数据抗干扰能力的传输方法

Similar Documents

Publication Publication Date Title
CN206773693U (zh) 一种符合OCP Mezzanine card标准的PCIe Riser卡
CN101312302B (zh) 一种不间断电源并机信号的传输方法
WO2009031737A1 (en) Universal high-speed real-time monitoring device for embedded systems
CN103095855A (zh) I2c通信接口装置
CN109547314A (zh) 一种基于长线级联的m-lvds总线系统及方法
CN103036740A (zh) 一种epon系统中对网络终端千兆以太网接口信号的测试方法
CN102222056A (zh) 具有嵌入式系统的电子设备
CN110708324A (zh) 一种实现fpga板卡间点对点通信方法及系统
CN205004841U (zh) 智能变电设备及其数据传输系统
CN112231161B (zh) 多芯片调试方法及多芯片调试装置
CN210605698U (zh) 一种用于触摸屏的远距离通信电路、触摸屏和主机
CN105159861A (zh) 一种spi总线抗干扰装置及方法
CN209462396U (zh) 基于长线级联的m-lvds总线系统
CN207150756U (zh) 一种mipi摄像头信号长距离传输系统
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN108052066A (zh) 一种多处理器架构的级联型高压变频器主控系统
CN204440391U (zh) 一种全隔离型rs485总线收发器
CN203086503U (zh) 一种基于PCI接口的FlexRay总线通信子卡
CN203232419U (zh) 总线输入输出接口电路
CN207650628U (zh) 一种多处理器架构的级联型高压变频器主控系统
CN105512078A (zh) 一种spi总线的驱动方法、系统及电子设备
CN203324391U (zh) 通用总线测试系统
CN207706195U (zh) 一种自动离线式半双工通信电路
CN201142073Y (zh) 主板电路与扩充卡
CN104978294A (zh) 串行外设接口的兼容设备、串行外设接口及主机设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216

RJ01 Rejection of invention patent application after publication