CN112785483B - 一种数据处理加速的方法及设备 - Google Patents
一种数据处理加速的方法及设备 Download PDFInfo
- Publication number
- CN112785483B CN112785483B CN201911083662.9A CN201911083662A CN112785483B CN 112785483 B CN112785483 B CN 112785483B CN 201911083662 A CN201911083662 A CN 201911083662A CN 112785483 B CN112785483 B CN 112785483B
- Authority
- CN
- China
- Prior art keywords
- data
- chip
- processing
- processed
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000001133 acceleration Effects 0.000 claims description 21
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本申请公开了一种数据处理加速的方法，包括：通过信号输入口获取数据；第一芯片将数据划分成第一数据与第二数据，并将第二数据输送给第二芯片；第一芯片对第一数据进行处理，获得第一处理数据；第二芯片对第二数据进行处理，获得第二处理数据，并将第二处理数据反馈给第一芯片；最后第一芯片将第一处理数据与第二处理数据进行打包并传输给信号输出口；通过上述方法可以加速图像数据的处理过程，减少由于第一芯片处理过多的图像数据而产生的低效率高延迟问题并减少下一级处理器的数据处理任务，提高图像数据的处理效率。
Description
技术领域
本申请涉及图像数据处理领域，特别是涉及一种数据处理加速的方法。
背景技术
在如今各种电子产品层出不穷的时代，似乎每个电子产品都在讲述自身的AI使命，尤其是在已经到来的5G时代，移动网络通信速率的提升无疑是在加速AI技术的提升。
其中，数据处理技术基本可以分成两大类：模拟图像处理(Analog ImageProcessing)和数字图像处理(Digital Image Processing)，数字图像处理是指将图像信号转换成数字信号并利用计算机进行处理的过程。其优点是处理精度高，处理内容丰富，可以进行复杂的非线性处理，有灵活的变通能力，一般来说只要改变软件就可以改变处理内容。困难主要在处理速度上，特别是进行复杂的处理。
传统的数据处理方式大多采用专用的集成芯片来进行图像数据的运算处理，并且大多集成在一个特定的产品里，目前的集成芯片处理图像数据的速度较低，处理效率低下，同时传统的集成芯片灵活性不够，只能接入单一的电子产品。
发明内容
本申请主要解决的技术问题是提供一种数据处理加速的方法及设备，该像数据处理加速的方法及设备能够加速图像数据的处理过程。
为解决上述技术问题，本申请采用的一个技术方案是：通过信号输入口获取数据；第一芯片将数据划分成第一数据与第二数据，并将第二数据输送给第二芯片；第一芯片对第一数据进行处理，获得第一处理数据；第二芯片对第二数据进行处理，获得第二处理数据，并将第二处理数据反馈给第一芯片；第一芯片将第一处理数据与第二处理数据进行打包并传输给信号输出口。
其中，第一处理数据的生成时间与第二处理数据的生成时间相同。
其中，第一芯片对第一数据进行处理，获得第一处理数据与第二芯片对第二数据进行处理，获得第二处理数据具体步骤包括：第一芯片对第一数据进行数学运算处理，获得第一处理数据；第二芯片对第二数据进行缓存和加速处理，获得第二处理数据。
其中，第一芯片将第一处理数据与第二处理数据进行打包并传输给信号输出口的步骤之后还包括：信号输出口将打包后的第一处理数据与第二处理数据进行输出。
其中，第一芯片将数据划分成第一数据与第二数据的步骤具体包括：第一芯片依据第一芯片与第二芯片的功能将数据划分成适应第一芯片处理的第一数据与适应第二芯片处理的第二数据。
其中，电源位于信号输出口与信号输入口的对角，且信号输入口与信号输出口位于电源对角的两边。
为解决上述技术问题，本申请还采用了一种数据处理加速的设备，包括：信号输入口，用于接收数据并传输给第一芯片；信号输出口，用于输出处理数据；第一芯片，用于将数据划分成第一数据与第二数据，将第二数据传输给第二芯片，并对第一数据进行处理；第二芯片，用于对第二数据进行处理并反馈给第一芯片；其中，信号输入口与信号输出口位于电源的对角的两边；第一芯片与第二芯片位于设备中间。
其中，第一芯片对第一数据进行处理具体步骤包括：第一芯片对第一数据进行数字运算处理，获得第一处理数据。
其中，第二芯片用于对第二数据进行处理具体步骤包括：第二芯片对第二数据进行缓存和加速处理，获得第二处理数据。
其中，第一芯片还用于接收第二芯片传输过来的第二处理数据并将其与第一数据进行打包并传输到信号输出口。
本申请的有益效果是：区别于现有技术，本申请采用的一种数据处理加速的方法及设备，通过设置第一芯片预处理，第二芯片加速运算，可以加速数据的快速处理过程，减少由于第一芯片处理过多的图像数据而产生的低效率高延迟问题并减少下一级处理器的数据处理任务，提高图像数据的处理效率。
附图说明
图1是本申请提供的数据处理加速方法一实施例的流程示意图；
图2是本申请提供的数据处理加速方法另一实施例的流程示意图；
图3是本申请提供的数据处理加速设备一实施例的结构示意图；
图4是本申请提供的数据处理加速设备内部数据传输的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围，此外，本申请中所使用的上、下、左、右等描述仅仅是相对图中本申请各组成部分相互位置关系来说的。
请参阅图1，图1是本申请提供的数据处理加速方法一实施例的流程示意图。
S11：通过信号输入口获取数据。
当需要对从外部获取的数据进行处理时，首先通过信号输入口获取到外部数据，并将其传输到第一芯片，其中，数据类型可以为图像数据、数字数据或其他数据，优选地，在本实施例中为图像数据。
S12：第一芯片将数据划分成第一数据与第二数据，并将第二数据输送给第二芯片。
第一芯片在获取到从信号输入口传输过来的图像数据后，将图像数据进行分类，按照第一芯片与第二芯片所偏向处理的数据类型进行划分，将图像数据划分成第一数据与第二数据。进一步说明：第一芯片在接收到图像数据后，按照第一芯片与第二芯片自身的功能也就是按照第一芯片与第二芯各自种擅长处理的数据类型将图像数据划分成第一数据与第二数据，以便后续步骤中第一芯片与第二芯片进行相应处理。
第一芯片在划分出第一数据与第二数据后，将第二数据传输给第二芯片。
S13：第一芯片对第一数据进行处理，获得第一处理数据。
第一芯片对第一数据进行运算处理，在本实施例中，第一芯片主要对第一数据进行数学运算，提取第一数据的特征数据，获得第一处理数据，第一处理数据是第一芯片将第一数据运算处理后得到的结果数据。
S14：第二芯片对第二数据进行处理，获得第二处理数据，并将第二处理数据反馈给第一芯片。
第二芯片对第二数据进行运算处理，在本实施例中，第二芯片主要对第二数据进行浮点运算，运算完成后得到第二处理数据，第二处理数据主要是由第二芯片对第二数据进行提取特征、对比特征以及计算结果后得到的结果数据。第二芯片在得到第二处理数据后，将第二处理数据再反馈给第一芯片，以完成协助工作。
优选地，本步骤中第二芯片完成运算处理得到第二处理数据与上一步骤中第一芯片完成运算处理得到第一处理数据的时间相同。
S15：第一芯片将第一处理数据与第二处理数据进行打包并传输给信号输出口。
第一芯片将自身处理完成的第一处理数据与第二芯片处理完成并将传输过来的第二处理数据一起进行打包，再传输给信号输出口。其中，在本实施例中，第一处理数据与第二处理数据的生成时间相同，第一芯片无需等待便可以将第一处理数据与第二处理数据进行打包传输，提高运作效率。
信号输出口在接收到打包好的处理数据后，直接将处理数据进行输出。
通过上述方法，本申请采用第一芯片预处理，第二芯片加速运算，第一芯片与第二芯片协同运作，共同处理图像数据的技术方案，有效减少由于第一芯片处理过多的图像数据而产生的低效率高延迟问题，加速图像的处理过程，并减少下一级处理器的数据处理任务，提高整个芯片的运算效率。
请进一步参阅图2，图2是本申请提供的数据处理加速方法另一实施例的流程示意图。
S21：通过信号输入口获取数据。
当需要对从外部获取的数据进行处理时，首先通过信号输入口获取到外部数据，并将其传输给第一芯片，其中，数据类型为图像数据、数字数据或其他数据，优选地，在本实施例中为图像数据。
S22：第一芯片依据第一芯片与第二芯片的功能将数据划分成适应第一芯片处理的第一数据与适应第二芯片处理的第二数据，并将第二数据输送给第二芯片。
第一芯片在接收到信号输入口传输过来的图像数据后，将图像数据按照第一芯片与第二芯片的功能，也就是按照第一芯片与第二芯各自种擅长处理的数据类型将图像数据划分成第一数据与第二数据，以便后续步骤中第一芯片与第二芯片进行相应处理。其中，第一数据与第二数据并不一定为单一的数据类型，例如第一数据可能为两种或多种数据类型。
在本实施例中，第一芯片的主要功能是做数据的数学运算，而第二芯片的主要功能是做数据的浮点运算，则，第一芯片划分出的第一数据为需要做数学运算的数据类型，而第二数据则是需要做浮点运算的数据类型，具体划分的数据类型在此不做限定。
第一芯片将图像数据划分成第一数据与第二数据后，将第二数据传输给第二芯片。
S23：第一芯片对第一数据进行数学运算处理，获得第一处理数据。
第一芯片对第一数据进行数学运算处理，通过提取第一数据的特征数据，获得第一处理数据，第一处理数据是第一芯片对第一数据进行数学运算处理后得到的结果数据。
S24：第二芯片对第二数据进行缓存和加速处理，获得第二处理数据，并将第二处理数据反馈给第一芯片。
第二芯片对第二数据进行运算处理，第二芯片的运算主要是协助第一芯片做第二数据的缓存及加速处理，以得到第二处理数据，第二处理数据主要是由第二芯片对第二数据进行提取特征、对比特征以及计算结果后得到的结果数据。第二芯片在得到第二处理数据后，将第二处理数据反馈给第一芯片，以完成协助工作。
优选地，本步骤中第二芯片完成运算处理得到第二处理数据与上一步骤中第一芯片完成运算处理得到第一处理数据的时间相同。
S25：第一芯片将第一处理数据与第二处理数据进行打包并传输给信号输出口。
第一芯片将自身处理完成的第一处理数据与第二芯片处理完成并传输过来的第二处理数据一起进行打包，并传输给信号输出口。其中，在本实施例中，第一处理数据与第二处理数据的生成时间相同，第一芯片无需等待便可以将第一处理数据与第二处理数据进行打包传输，提高运作效率。
S26：信号输出口将打包后的第一处理数据与第二处理数据进行输出。
信号输出口在接收到第一芯片传输过来的打包后的第一处理数据与第二处理数据后，将其传输给下一级芯片进行使用，或直接进行输出，其输出对象在此不做限定。
通过上述方法，本申请采用第一芯片预处理，第二芯片加速运算，第一芯片与第二芯片协同运作，共同处理图像数据的技术方案，有效减少由于第一芯片处理过多的图像数据而产生的低效率高延迟问题，加速图像的处理过程，并减少下一级处理器的数据处理任务，提高整个芯片的运算效率。
请进一步参阅图3，图3是本申请提供的数据处理加速设备一实施例的结构示意图。
数据处理加速设备11包括：信号输入口12、信号输出口13、第一芯片14、第二芯片15以及多个电源16。
多个电源16集中设置在数据处理加速设备11的一角边缘处，且该角靠近第一芯片14，同时，信号输入口12与信号输出口13设置于多个电源16的对角的两侧的边缘处，信号输入口12与信号输出口13并不设置在同一侧。第一芯片14与第二芯片15设置在数据处理加速设备11的中部。
上述设置方式将多个电源16与信号输入口12与信号输出口13分开，减少多个电源16运行时产生的噪声对信号输入口12与信号输出口13产生的信号干扰。同时将信号输入口12与信号输出口13设置在对角两侧，可以有效的减少数据并行带来的串扰影响。
而将多个电源16集中设置在数据处理加速设备11的一角边缘处，可以使得电流直接通过数据处理加速设备11的板边沿输入，经过分支滤波到达多级芯片电路，有效地解决电源分布分散的问题，提升电源使用效率。而多个电源16设置的一角靠近第一芯片14的目的是电源更加直接地供给第一芯片14，以满足第一芯片14较大的电源需求。
同时，信号输入口12与信号输出口13的接口可以设置为通用标准或根据实际应用定制接口可以使接入的电子产品多样化。
本实施例的数据处理加速设备是一种可靠高效的图像数据处理和传输的载体，通过内置强大的专用图形运算处理的第一芯片以及辅助加速运算的第二芯片的配合，将获取的图像数据经过第一芯片预处理，第二芯片加速运算，最后通过可根据实际应用调整规格的数据接口进行传输，其能够灵活多变的接入现有的多数电子产品。既能够有效地解决电源分布分散的问题，提升电源使用效率，又能通过第一芯片以第二芯片的协同处理，加速图像数据的运行处理减少下一级处理器的数据处理任务，还能减少电源噪声带来的信号干扰以及减少数据并行带来的串扰影响。本实施例的数据处理加速设备可应用于小型平板电脑、医疗影像设备、智能影像设备等产品的开发。
请进一步参阅图4，图4是本申请提供的数据处理加速设备内部数据传输的示意图。
信号输入口12在接收到图像数据后，将其传输给第一芯片14，第一芯片14将图像数据划分为第一数据与第二数据后，将第二数据传输给第二芯片15，第一芯片自身处理第一数据。第二芯片处理完第二数据获得第二处理数据后将第二次处理数据传输回第一芯片14，第一芯片14将自身处理完第一数据后获得的第一处理数据与第二芯片传输回来的第二处理数据进行打包，并将打包后的第一处理数据与第二处理数据传输给信号输出口13，信号输出口13再对数据进行输出。
通过上述方式，数据处理加速设备通过内置强大的专用图形运算处理的第一芯片以及辅助加速的第二芯片之间的相互配合，将获取的图像数据经过第一芯片预处理，第二芯片加速运算，最后通过常用的数据接口进行传输，这种处理方式可以加速图像数据的快速处理，减少由于第一芯片处理过多的图像数据而产生的低效率高延迟问题并减少下一级处理器的数据处理任务，提高图像数据的处理效率。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (9)
1.一种数据处理加速的方法，其特征在于，
通过信号输入口获取数据；
第一芯片将所述数据划分成第一数据与第二数据，并将所述第二数据输送给第二芯片；
所述第一芯片对所述第一数据进行处理，获得第一处理数据；
所述第二芯片对所述第二数据进行处理，获得第二处理数据，并将所述第二处理数据反馈给所述第一芯片；
所述第一芯片将所述第一处理数据与所述第二处理数据进行打包并传输给信号输出口；
其中，所述第一芯片将所述数据划分成第一数据与第二数据的步骤具体包括：
所述第一芯片依据所述第一芯片与所述第二芯片的功能将所述数据划分成适应所述第一芯片处理的第一数据与适应所述第二芯片处理的第二数据。
2.根据权利要求1所述的数据处理加速的方法，其特征在于，
所述第一处理数据的生成时间与所述第二处理数据的生成时间相同。
3.根据权利要求1所述的数据处理加速的方法，其特征在于，所述第一芯片对所述第一数据进行处理，获得第一处理数据与所述第二芯片对所述第二数据进行处理，获得第二处理数据具体步骤包括：
所述第一芯片对所述第一数据进行数学运算处理，获得所述第一处理数据；
所述第二芯片对所述第二数据进行缓存和加速处理，获得所述第二处理数据。
4.根据权利要求1所述的数据处理加速的方法，其特征在于，所述第一芯片将所述第一处理数据与所述第二处理数据进行打包并传输给信号输出口的步骤之后还包括：
所述信号输出口将打包后的所述第一处理数据与所述第二处理数据进行输出。
5.根据权利要求1所述的数据处理加速的方法，其特征在于，
电源位于所述信号输出口与所述信号输入口的对角，且所述信号输入口与所述信号输出口位于电源对角的两边。
6.一种数据处理加速的设备，其特征在于，包括：
信号输入口，用于接收数据并传输给第一芯片；
信号输出口，用于输出处理数据；
所述第一芯片，用于将所述数据划分成第一数据与第二数据，将所述第二数据传输给第二芯片，并对所述第一数据进行处理；具体用于依据所述第一芯片与所述第二芯片的功能将所述数据划分成适应所述第一芯片处理的第一数据与适应所述第二芯片处理的第二数据；
所述第二芯片，用于对所述第二数据进行处理并反馈给所述第一芯片；
其中，所述信号输入口与所述信号输出口位于电源的对角的两边；所述第一芯片与所述第二芯片位于所述设备中间。
7.根据权利要求6所述的数据处理加速的设备，其特征在于，所述第一芯片对所述第一数据进行处理具体步骤包括：
所述第一芯片对所述第一数据进行数字运算处理，获得第一处理数据。
8.根据权利要求6所述的数据处理加速的设备，其特征在于，所述第二芯片用于对所述第二数据进行处理具体步骤包括：
所述第二芯片对所述第二数据进行缓存和加速处理，获得第二处理数据。
9.根据权利要求6所述的数据处理加速的设备，其特征在于，所述第一芯片还用于接收所述第二芯片传输过来的第二处理数据并将其与所述第一数据进行打包并传输到所述信号输出口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911083662.9A CN112785483B (zh) | 2019-11-07 | 2019-11-07 | 一种数据处理加速的方法及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911083662.9A CN112785483B (zh) | 2019-11-07 | 2019-11-07 | 一种数据处理加速的方法及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112785483A CN112785483A (zh) | 2021-05-11 |
| CN112785483B true CN112785483B (zh) | 2024-01-05 |
Family
ID=75748013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911083662.9A Active CN112785483B (zh) | 2019-11-07 | 2019-11-07 | 一种数据处理加速的方法及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112785483B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589041A (ja) * | 1991-09-30 | 1993-04-09 | Casio Comput Co Ltd | データ処理装置 |
| US6093942A (en) * | 1998-05-07 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor device with improved pad layout |
| JP2006269604A (ja) * | 2005-03-23 | 2006-10-05 | Nec Electronics Corp | ハードマクロの電源端子構造 |
| CN1959620A (zh) * | 2006-11-10 | 2007-05-09 | 威盛电子股份有限公司 | 芯片组、北桥芯片以及磁盘数据存取方法 |
| CN108388532A (zh) * | 2018-03-13 | 2018-08-10 | 算丰科技（北京）有限公司 | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 |
| WO2018179873A1 (ja) * | 2017-03-28 | 2018-10-04 | 日本電気株式会社 | アクセラレータを有する計算機のためのライブラリ、およびアクセラレータ |
| WO2019109336A1 (en) * | 2017-12-08 | 2019-06-13 | Baidu.Com Times Technology (Beijing) Co., Ltd. | Stereo camera depth determination using hardware accelerator |
| CN110188067A (zh) * | 2019-07-15 | 2019-08-30 | 北京一流科技有限公司 | 协处理器及其数据处理加速方法 |
| CN110377539A (zh) * | 2019-06-25 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8223892B2 (en) * | 2008-03-18 | 2012-07-17 | Analog Devices, Inc. | Data exchange between channels in a data acquisition system |
| CN106210593B (zh) * | 2016-08-19 | 2019-08-16 | 京东方科技集团股份有限公司 | 显示控制装置、显示控制方法和显示装置 |
| US10169296B2 (en) * | 2016-12-30 | 2019-01-01 | Intel Corporation | Distributed matrix multiplication for neural networks |
| KR102450296B1 (ko) * | 2017-12-26 | 2022-10-04 | 삼성전자주식회사 | 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법 |
| US10795729B2 (en) * | 2018-04-28 | 2020-10-06 | Cambricon Technologies Corporation Limited | Data accelerated processing system |
-
2019
- 2019-11-07 CN CN201911083662.9A patent/CN112785483B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589041A (ja) * | 1991-09-30 | 1993-04-09 | Casio Comput Co Ltd | データ処理装置 |
| US6093942A (en) * | 1998-05-07 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor device with improved pad layout |
| JP2006269604A (ja) * | 2005-03-23 | 2006-10-05 | Nec Electronics Corp | ハードマクロの電源端子構造 |
| CN1959620A (zh) * | 2006-11-10 | 2007-05-09 | 威盛电子股份有限公司 | 芯片组、北桥芯片以及磁盘数据存取方法 |
| WO2018179873A1 (ja) * | 2017-03-28 | 2018-10-04 | 日本電気株式会社 | アクセラレータを有する計算機のためのライブラリ、およびアクセラレータ |
| WO2019109336A1 (en) * | 2017-12-08 | 2019-06-13 | Baidu.Com Times Technology (Beijing) Co., Ltd. | Stereo camera depth determination using hardware accelerator |
| CN108388532A (zh) * | 2018-03-13 | 2018-08-10 | 算丰科技（北京）有限公司 | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 |
| CN110377539A (zh) * | 2019-06-25 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
| CN110188067A (zh) * | 2019-07-15 | 2019-08-30 | 北京一流科技有限公司 | 协处理器及其数据处理加速方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112785483A (zh) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209526823U (zh) | 一种无线投屏中转设备及无线投屏系统 | |
| US10776306B2 (en) | Serial port communication mode conversion method, system, and circuit | |
| CN107371017A (zh) | 一种mipi摄像头信号长距离传输系统及方法 | |
| CN103617301A (zh) | 基于dsp与fpga的多通道数据采集处理设备 | |
| CN112785483B (zh) | 一种数据处理加速的方法及设备 | |
| CN203786732U (zh) | 一种基于dsp与fpga的多通道数据采集处理设备 | |
| CN207150756U (zh) | 一种mipi摄像头信号长距离传输系统 | |
| CN205385561U (zh) | 一种多屏拼接显示系统 | |
| CN101794275B (zh) | 快速傅立叶变换运算的设备 | |
| CN214586491U (zh) | 一种矢量信号产生模块 | |
| CN114546600A (zh) | 一种数据处理装置、方法和电子设备 | |
| CN107123406A (zh) | 一种显示驱动器及显示装置 | |
| CN113535001A (zh) | 一种大尺寸电容触控屏级联驱动技术方法 | |
| CN201298340Y (zh) | 显卡、包括所述显卡之可灵活伸缩的连接接口系统以及适配器 | |
| CN112807015A (zh) | 超声设备和超声检测系统 | |
| CN219420840U (zh) | 一种视频处理模块 | |
| CN111722916A (zh) | 一种通过映射表处理msi-x中断的方法 | |
| CN212659050U (zh) | 一种基于集中式交换设备的kvm系统 | |
| CN210745143U (zh) | Lga封装的5g通讯模组 | |
| CN203773534U (zh) | 远程虚拟机屏幕显示控制系统 | |
| CN109726159B (zh) | 连接模块 | |
| CN115623339B (zh) | 用于多摄像头的图像数据交换方法、装置、系统和汽车 | |
| CN113258941B (zh) | 一种矢量信号产生模块及产生方法 | |
| CN211560147U (zh) | 超声设备和超声检测系统 | |
| CN219225874U (zh) | 一种led显示屏控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |