CN203786732U - 一种基于dsp与fpga的多通道数据采集处理设备 - Google Patents

一种基于dsp与fpga的多通道数据采集处理设备 Download PDF

Info

Publication number
CN203786732U
CN203786732U CN201320777086.XU CN201320777086U CN203786732U CN 203786732 U CN203786732 U CN 203786732U CN 201320777086 U CN201320777086 U CN 201320777086U CN 203786732 U CN203786732 U CN 203786732U
Authority
CN
China
Prior art keywords
fpga
data
dsp
module
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320777086.XU
Other languages
English (en)
Inventor
邹建国
赵丕阳
燕栋
邱惠昌
杨新辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201320777086.XU priority Critical patent/CN203786732U/zh
Application granted granted Critical
Publication of CN203786732U publication Critical patent/CN203786732U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本实用新型涉及一种基于DSP与FPGA的多通道数据采集处理设备，包括主机箱、数据接收设备，所述的主机箱包括数据输入模块、数据输出模块、DSP模块、FPGA模块，应用DSP与FPGA相结合的方式，每条通道相当于DSP外部总线上的一个地址，DSP芯片通过软件指令进行通道选择，FPGA芯片与每条通道实现硬件连接，通道的数据收发都是通过FPGA直接操作，FPGA为每条通道设定一个二级缓存缓冲区，由于FPGA的特性，每条通道与FPGA的通信是并行的，互不冲突，这样保证了在操作某一通道时其他通道的数据不会丢失，由于对数据的操作全部交由FPGA来进行，DSP通过软件指令制定相应通道编号，由FPGA负责切换至相应通道，实现对该通道的数据收发，这样DSP就可以专注于算法计算，节省了DSP资源，提高了算法计算的效率。

Description

一种基于DSP与FPGA的多通道数据采集处理设备
技术领域
本实用新型涉及一种数据采集处理系统，特别涉及一种基于DSP与FPGA的多通道数据采集处理设备。
背景技术
现在，随着电子技术的发展，单一数据通道的系统已不能满足要求，随着电子系统的日益复杂，需要的数据通道越来越多，系统与外设之间进行多通道数据交换的情况也越来越多，多通道数据采集与处理需要软件协调，既要保证收发数据的实时准确，又要保证各个外设之间互不冲突，同时还要保证数据处理的效率。
需要解决的主要问题包括：
1、协调多个通道的数据交换，既要保证收发数据的实时准确，又要保证各个外设之间互不冲突。
2、为了节省资源提高计算效率，DSP主要工作是进行数据处理，实现补偿算法计算，并将计算结果输出。
发明内容
本实用新型的目的是结合DSP芯片与FPGA芯片进行多通道的数据采集，既要保证收发数据的实时准确，又要保证各个通道之间互不冲突，同时DSP对数据进行补偿计算，并将计算结果输出。
为了实现上述目的，本实用新型采取的技术方案是：
一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于：包括主机箱、数据接收设备，所述的主机箱包括数据输入模块、数据输出模块、DSP模块、FPGA模块。所述的FPGA模块的输入级与数据输入模块的输出级相连接，FPGA模块的输出级与数据输出模块的输入级相连接，FPGA模块的外部数据总线接口与DSP模块的外部数据总线接口相连接，每个外设定义一个外部地址，DSP通过EMIF外部总线接口轮询读取每个地址的数据即读出对应通道的数据，DSP通过EMIF向输出模块对应的地址写数据即将数据发送到输出模块。所述的数据输出模块的输出级与数据接收设备相连接。
本实用新型具有以下有益效果：应用DSP与FPGA相结合的方式，每条通道相当于DSP外部总线上的一个地址，DSP芯片通过软件指令进行通道选择，FPGA芯片与每条通道实现硬件连接，通道的数据收发都是通过FPGA直接操作，FPGA为每条通道设定一个二级缓存缓冲区，由于FPGA的特性，每条通道与FPGA的通信是并行的，互不冲突，这样保证了在操作某一通道时其他通道的数据不会丢失。由于对数据的操作全部交由FPGA来进行，DSP通过软件指令制定相应通道编号，由FPGA负责切换至相应通道，实现对该通道的数据收发，这样DSP就可以专注于算法计算，也就是节省了DSP本身的资源，提高了算法计算的效率。
附图说明
图1是本实用新型基本原理图；
图2是本实用新型FPGA读取数据流程图；
图3是本实用新型DSP工作流程图； 
图中：1. 数据输入模块，2. 数据输出模块，3. DSP模块，4. FPGA模块。
具体实施方式
下面结合附图对本系统做进一步说明。
如图1、2、3所示，基于DSP与FPGA的多通道数据采集处理设备，包括主机箱、数据接收设备，主机箱包括数据输入模块1、数据输出模块2、DSP模块3、FPGA模块4，所述的FPGA模块4的输入级与数据输入模块1的输出级相连接，FPGA模块4的输出级与数据输出模块2的输入级相连接，FPGA模块4的外部数据总线接口与DSP模块3的外部数据总线接口相连接，所述的数据输出模块2的输出级与数据接收设备相连接。
数据输入模块1、数据输出模块2包含电平转化芯片与磁藕隔离芯片。
FPGA模块4以FPGA芯片为主体，包含数据通道单元与外部数据总线接口单元。
DSP模块3以DSP芯片为主体，包含外部数据总线接口单元与数据补偿算法代码。
数据输入模块1、数据输出模块2包含的电平转化芯片与磁藕隔离芯片为若干个。
基于DSP与FPGA的多通道数据采集处理设备基本原理如下：
本系统四个数据通道连接到FPGA芯片的引脚，FPGA芯片判断有数据发送过来后将数据存入对应的二级缓冲区。FPGA芯片将时钟分频得到200Hz时钟信号连接到DSP的外部中断引脚作为工作的节拍时钟，FPGA芯片引脚连接到DSP芯片外部数据端口总线上，每个通道定义一个DSP芯片的外部地址，DSP芯片通过代码对外部地址进行读写即实现了操作对应通道。
另外，此系统有很强的扩展性：
由于所有通道都是连接FPGA芯片的引脚，只要保证FPGA芯片的资源足够，连接的通道可以外扩若干个直到满足实际要求。
FPGA芯片读取通道数据流程如图2，FPGA芯片为每个通道创建二级缓冲区，当接收到数据的时候首先将数据存入一级缓冲区，在一级缓冲区数据没被读取的情况下FPGA芯片将接收到的数据全部存入二级缓冲区，在二级缓冲区被读取时数据存入一级缓冲区，以此避免DSP芯片读取通道缓冲区的时候数据写不进缓冲区。
DSP芯片工作流程如图3，节拍时钟的上升沿触发DSP中断，DSP中断服务函数中接收标志位置位，DSP将通道1的地址写入地址总线，FPGA读取地址总线后将地址对应的缓冲区的数据写入数据总线供DSP读取，DSP以相同的流程依次读取通道1到通道4的数据，数据读取完后将数据进行补偿运算，运算结果写入输出模块对应的地址，将数据发送出去，最后接收标志位置零，等待下一次上升沿中断。
根据上述说明，结合本领域技术可实现本实用新型的方案。

Claims (5)

1. 一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于：包括主机箱、数据接收设备，所述的主机箱包括数据输入模块(1)、数据输出模块(2)、DSP模块(3)、FPGA模块(4)，所述的FPGA模块(4)的输入级与数据输入模块(1)的输出级相连接，FPGA模块(4)的输出级与数据输出模块(2)的输入级相连接，FPGA模块(4)的外部数据总线接口与DSP模块(3)的外部数据总线接口相连接，所述的数据输出模块(2)的输出级与数据接收设备相连接。
2.如权利要求1所述的一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于：所述的数据输入模块(1)、数据输出模块(2)包含电平转化芯片与磁藕隔离芯片。
3.如权利要求1所述的一种基于DSP与FPGA的多通道数据采集处理设备，特征在于：所述的FPGA模块(4)以FPGA芯片为主体，包含数据通道单元与外部数据总线接口单元。
4.如权利要求1所述的一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于：所述的DSP模块(3)以DSP芯片为主体，包含外部数据总线接口单元与数据补偿算法代码。
5.如权利要求1所述的一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于：所述的数据输入模块(1)、数据输出模块(2)包含的电平转化芯片与磁藕隔离芯片为若干个。
CN201320777086.XU 2013-12-02 2013-12-02 一种基于dsp与fpga的多通道数据采集处理设备 Expired - Fee Related CN203786732U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320777086.XU CN203786732U (zh) 2013-12-02 2013-12-02 一种基于dsp与fpga的多通道数据采集处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320777086.XU CN203786732U (zh) 2013-12-02 2013-12-02 一种基于dsp与fpga的多通道数据采集处理设备

Publications (1)

Publication Number Publication Date
CN203786732U true CN203786732U (zh) 2014-08-20

Family

ID=51322894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320777086.XU Expired - Fee Related CN203786732U (zh) 2013-12-02 2013-12-02 一种基于dsp与fpga的多通道数据采集处理设备

Country Status (1)

Country Link
CN (1) CN203786732U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617301A (zh) * 2013-12-02 2014-03-05 天津光电通信技术有限公司 基于dsp与fpga的多通道数据采集处理设备
CN105975416A (zh) * 2016-04-28 2016-09-28 西安电子科技大学 基于fpga的多通道异速数据发送系统
CN111736900A (zh) * 2020-08-17 2020-10-02 广东省新一代通信与网络创新研究院 一种并行双通道的cache设计方法和装置
CN114884903A (zh) * 2022-04-29 2022-08-09 绿盟科技集团股份有限公司 数据处理方法、现场可编程门阵列芯片及网络安全设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617301A (zh) * 2013-12-02 2014-03-05 天津光电通信技术有限公司 基于dsp与fpga的多通道数据采集处理设备
CN105975416A (zh) * 2016-04-28 2016-09-28 西安电子科技大学 基于fpga的多通道异速数据发送系统
CN111736900A (zh) * 2020-08-17 2020-10-02 广东省新一代通信与网络创新研究院 一种并行双通道的cache设计方法和装置
CN114884903A (zh) * 2022-04-29 2022-08-09 绿盟科技集团股份有限公司 数据处理方法、现场可编程门阵列芯片及网络安全设备
CN114884903B (zh) * 2022-04-29 2023-06-02 绿盟科技集团股份有限公司 数据处理方法、现场可编程门阵列芯片及网络安全设备

Similar Documents

Publication Publication Date Title
CN103617301A (zh) 基于dsp与fpga的多通道数据采集处理设备
CN109613491B (zh) 一种基于fpga的高速信号采集存储及回放系统
CN203786732U (zh) 一种基于dsp与fpga的多通道数据采集处理设备
CN101587498B (zh) 双模式信号采集板
CN101604541B (zh) 双通道数字射频存储板
CN101604225A (zh) 一种32通道同步信号采集板
CN105045763A (zh) 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN206877318U (zh) 一种基于vpx架构的通信系统信息处理平台
CN104242981B (zh) 一种基于软件无线电的嵌入式通讯装置
CN201465110U (zh) 一种32通道同步信号采集板
CN103970709A (zh) 一种fft协处理器与主处理器通信方法
CN101894086A (zh) 串口集线器及多串口高速通讯方法
CN211149445U (zh) 一种高速数据处理平台
CN102540958B (zh) 一种基于pxi总线的64路块隔离数字i/o模块
CN105807675A (zh) 基于双核处理器的轨道交通变流器控制单元
CN203366045U (zh) 一种基于can总线的数字量输入输出装置
CN103744524A (zh) 一种新型kvm设计方法
CN109669892A (zh) 一种基于fpga的mcbsp接口电路
CN109240972A (zh) 一种gpu板卡和应用该板卡的vpx信号处理机箱
CN205228473U (zh) 一种基于现场可编程门阵列的微型导航计算机
CN209328011U (zh) 飞控通信系统
CN103309826B (zh) 兼容以太网和pxi多串口数据管理方法
CN201429702Y (zh) 双模式信号采集板
CN203502955U (zh) 一种具有多通道数据实时传输与处理技术的处理器系统
CN201796361U (zh) 串口集线器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20181202

CF01 Termination of patent right due to non-payment of annual fee