CN102540958B - 一种基于pxi总线的64路块隔离数字i/o模块 - Google Patents
一种基于pxi总线的64路块隔离数字i/o模块 Download PDFInfo
- Publication number
- CN102540958B CN102540958B CN201110436952.4A CN201110436952A CN102540958B CN 102540958 B CN102540958 B CN 102540958B CN 201110436952 A CN201110436952 A CN 201110436952A CN 102540958 B CN102540958 B CN 102540958B
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit
- digital
- pxi
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明基于PXI总线的64路块隔离数字I/O模块,包括PXI总线接口电路、FPGA核心控制电路以及数字I/O通道电路;PXI总线接口电路包括PXI接口电路、PXI总线端匹配电路以及PXI总线接口芯片及配置电路,FPGA核心控制电路包括FPGA芯片、时钟电路存储器、综合复位管理电路、局部总线以及FPGA配置芯片,数字I/O通道电路包括四个输入块和四个输出块,输入块的输出端与FPGA核心控制电路连接,输出块的输入端与FPGA核心控制电路连接。本发明解决的技术问题为基于PXI总线64路块隔离数字I/O模块,广泛用于数字I/O信号的输入采集与输出控制,无需电平转换,使用非常方便。
Description
技术领域
本发明属于拟仪器测试测量技术领域,在PXI自动测试系统的应用中,具体为基于PXI总线的64路块隔离数字I/O模块。
背景技术
PXI总线作为国际PXI系统联盟发布的虚拟仪器接口总线,目前的应用已经涉及到自动化测试的各个方面。虚拟仪器技术是一种基于计算机的数字化测量测试技术,利用标准、专业、高性能的模块化硬件产品来代替传统仪器,依靠计算机强大的功能把传统仪器的专业测试功能软件化,使得自动化测试系统的性能更高,扩展性更强,兼容性更好,开发时间更短。
申请号为200720311327.6,申请日为2007年12月20,公开号为CN202600424U的实用新型提供一种基于PXI总线的多通道同步数据采集卡,由独立的模拟信号调理子板、1块SDRAM子板和1块母板组成,母板由FPGA芯片、PCI接口芯片组成,母板与PCI总线接口;在模拟子板上集成有信号调理电路、A/D转换电路、触发电路、校准电路;每个子板有独立的信号采集通道,各通道具有1个独立的16位A/D转换器和信号调理电路,各通道独立并行采样,每通道的最高采样为2M,采样率可向下分频。
PXI64路块隔离数字I/O模块就是针对数字I/O信号进行处理的专业的高性能的标准的模块化产品。本发明提供一种基于PXI总线的64路块隔离数字I/O模块,在工业控制或自动化测试系统中,该模块广泛用于数字I/O信号的输入采集与输出控制,可以直接外接传感器或其它电子设备等,无需电平转换,使用非常方便。
在PXI自动测试系统的应用中,能够通过该模块针对被测对象的数字I/O信号进行采集或输出控制,使得用户能够依靠计算机来实现复杂而有序的数字I/O信号的输入实时采集、输出控制、分析、处理、显示及保存等。
发明内容
本发明解决的技术问题为基于PXI总线,提供一种基于PXI总线的64路块隔离数字I/O模块。
本发明的技术问题解决方案:
一种基于PXI总线的64路块隔离数字I/O模块,其特殊之处在于:
包括PXI总线接口电路、FPGA核心控制电路以及数字I/O通道电路;
所述PXI总线接口电路包括用于提供PXI总线接口的PXI接口电路、用于消除PXI总线在传输过程中信号反射的PXI总线端匹配电路以及用于将PXI总线转换为局部总线的PXI总线接口芯片及配置电路,所述PXI总线端匹配电路连接PXI接口电路和PXI总线接口芯片;
所述FPGA核心控制电路包括FPGA芯片、时钟电路存储器、综合复位管理电路、局部总线以及FPGA配置芯片,
时钟电路:用于为PXI总线接口芯片的局部总线和FPGA芯片通讯提供所需时钟参考,并通过FPGA芯片内部时钟分配为FPGA芯片内部电路提供时钟参考;
存储器:用于存储各路数字I/O输出通道的上电初始状态的数字I/O输出状态;
综合复位管理电路:用于在产品上电时为FPGA芯片提供复位信号;
FPGA配置芯片:用于存储FPGA芯片的硬件程序代码,并在FPGA芯片加电时自动装载其程序代码;
局部总线:用于连接FPGA芯片和PXI总线接口芯片;所述FPGA芯片包括可编程上电输出状态电路、JTAG调试接口、局部总线管理电路、数字滤波电路和状态监测电路以及数字I/O接口;
可编程上电输出状态电路:用于在产品上电时,从存储器中获取输出I/O状态,同时将该电路所需的输出I/O状态存入存储器中;
JTAG调试接口:用于实现FPGA芯片和FPGA配置芯片的连接;
数字I/O接口:用于将数字I/O通道电路和FPGA芯片连接;
局部总线管理电路:实现和PXI总线接口芯片及配置芯片连接的局部总线的管理、并对计算机的指令进行解析并回应、实现数字I/O输入信号状态的实时监测,数字滤波,并对各数字I/O信号输出通道的上电初始状态进行管理和设置;
所述数字I/O通道电路包括四个输入块和四个输出块,所述输入块的输出端与FPGA核心控制电路连接,所述输出块的输入端与FPGA核心控制电路连接,每个输入块包括八路数字I/O信号输入通道以及每个通道所使用的隔离电路及限流电阻,所述输出块包括八路数字I/O信号输出通道以及每个通道所使用的功率驱动电路和光电隔离电路。
上述PXI接口电路包括第一接口P1和第二接口P2,所述第一接口P1和第二接口P2的输入端均与PXI机箱连接,所述第一接口P1和第二接口P2的输入端均与PXI总线端匹配电路连接。
上述PXI总线端匹配电路包括13路并联的排阻RN1-RN13,每个排阻的输入端与PXI接口电路连接,所述每个排阻的输出端与PXI总线接口芯片。
包括与FPGA核心控制电路和数字I/O通道电路连接的电源变化电路,
所述电源变化电路为线性电压调节电路包括第一电源芯片U57,第二电源芯片U58,电源变化电路分别为FPGA核心控制电路和数字I/O通道电路提供电源。
上述综合复位管理电路包括专用上电复位芯片U61,所述专用上电复位芯片U61与PXI总线接口芯片的局部总线端相连,并通过PXI总线接口芯片为FPGA提供复位信号。
PXI总线接口芯片及配置电路包括相互连接的PXI总线接口芯片U53和配置芯片U54,PXI总线接口芯片U53的总线端连接PXI总线接口电路,PXI总线接口芯片U53的局部总线端连接FPGA芯片。
上述FPGA芯片为FPGA芯片U55,所述FPGA配置芯片为FPGA配置芯片U52,所述时钟电路包括晶振芯片U60,所述存储器包括存储芯片U56,
所述FPGA芯片U55与PXI总线接口芯片U53的局部总线端和I/O输入输出模块连接;
所述FPGA芯片U55与晶振芯片U60连接,所述PGA芯片U55与存储芯片U56相互连接。
上述隔离电路包括32路第一光耦芯片U1-U32,所述第一光耦芯片的输入端连接前面板接口,所述光耦芯片的输出端连接FPGA芯片的数字滤波电路和状态监测电路。
上述光电隔离电路包括第二光耦芯片U70–U101,
所述功率驱动电路包括电源芯片U35-U38、达林顿阵列芯片U39-U42和缓冲芯片U48-U51,
所述缓冲芯片U48-U51连接FPGA芯片的输出控制管脚,对FPGA的输出状态控制信号提供缓冲,增加其驱动能力;
所述第二光耦芯片U70–U101的输入端连接缓冲芯片U48-U51的输出端,第二光耦芯片U70–U101的输出端连接达林顿阵列芯片U39-U42的输入端,其主要作用就是隔离前端面板接口与自身电源隔离,所述达林顿阵列芯片U39-U42为最终输出端,提高其各路I/O输出信号的电压和负载能力;电源芯片为光耦芯片的输出端提供驱动电源。
上述数字I/O信号输入通道还包括限流电阻电路,所述限流电阻电路包括32个电阻R1-R32,所述电阻R1-R32连接前面板接口的输入管脚和输入通道第一光隔芯片的输入端。
本发明所具有的优点:
1、本发明提供一种基于PXI总线的64路块隔离数字I/O模块,在工业控制或自动化测试系统中,该模块广泛用于数字I/O信号的输入采集与输出控制,可以直接外接传感器或其它电子设备等,无需电平转换,使用非常方便。
2、本发明因为采用了更大功率的限流电阻,其数字I/O输入通道的输入电压范围要更大。
附图说明
图1本实用新型总体功能结构示意图;
图2为本发明64路块隔离数字I/O模块之PXI接口电路原理图;
图3为本发明64路块隔离数字I/O模块之PXI总线端匹配电路原理图;
图4为本发明64路块隔离数字I/O模块之电源变换电路原理图;
图5为本发明64路块隔离数字I/O模块之综合复位管理电路原理图;
图6为本发明64路块隔离数字I/O模块之PXI总线接口芯片及功能设置电路原理图;
图7为本发明64路块隔离数字I/O模块之局部总线管理电路原理图;
图8为本发明64路块隔离数字I/O模块之JTAG调试接口及FPGA程序上电自动加载电路原理图;
图9为本发明64路块隔离数字I/O模块之数字I/O输出状态存储电路原理图;
图10为本发明64路块隔离数字I/O模块之局部总线时钟源及同步分配电路原理图;
图11为本发明64路块隔离数字I/O模块之数字I/O输出通道外接电源变换电路原理图;
图12为本发明64路块隔离数字I/O模块之FPGA数字输出状态缓冲驱动电路原理图;
图13为本发明64路块隔离数字I/O模块之数字I/O输出通道光电隔离电路原理图;
图14为本发明64路块隔离数字I/O模块之数字I/O输出通道功率驱动电路原理图;
图15为本发明64路块隔离数字I/O模块之数字I/O输入通道光电隔离电路原理图。
具体实施方式
如图1所示,该图为PXI64路块隔离数字I/O模块总体功能框图。该模块从功能上主要分为三大部分:PXI总线接口电路、FPGA核心控制电路以及数字I/O通道电路。PXI总线接口电路是实现PXI总线到本地总线通讯接口的转换,并建立和FPGA的通讯,从而实现计算机对板卡前端数字I/O的输入状态的读取或输出状态的写入。FPGA核心控制电路主要实现对局部总线的通讯管理、前端各路数字I/O状态的实时监测、数字滤波、通道状态的上电管理,数字I/O信号的读取与输出控制。数字I/O通道电路主要实现板卡对数字I/O信号的隔离与电平转换以及功率驱动等。
如图2所示,该图为PXI64路块隔离数字I/O模块之PXI接口电路原理图。该电路提供PXI总线的接口,同时对一些功能管脚进行设置。该图中,PXI总线主要与图3中的对应管脚相连,具体请参见各图中对应的电路网络表。
如图3所示,该图为PXI64路块隔离数字I/O模块之PXI总线端匹配电路原理图。该端接电路主要为了消除PXI总线在传输过程中的信号反射,提高信号的质量。该电路主要连接图2和图6,具体的连接请参见各图中对应的电路网络表。
如图4所示,该图为PXI64路块隔离数字I/O模块之电源变换电路原理图。该电路主要为模块中各个芯片提供不同的电源。具体连接请参见各图中对应的电路网络表。
如图5所示,该图为PXI64路块隔离数字I/O模块之综合复位管理电路原理图。该电路主要实现模块的上电复位和对计算机复位信号的延迟处理。该电路主要连接图6和图7,具体的连接关系请参见各图中对应的电路网络表。
如图6所示,该电路为PXI64路块隔离数字I/O模块之PXI总线接口芯片及功能设置电路原理图。该电路主要把PXI总线转换为局部总线。该电路主要连接图7,具体连接关系请参见各图中对应的电路网络表。
如图7所示,该电路为PXI64路块隔离数字I/O模块之局部总线管理电路原理图。该电路主要实现和PXI总线接口芯片的通讯、局部总线的管理,并对上位计算机的指令进行解析并回应;同时,该电路还实现数字I/O输入信号状态的实时监测,数字滤波,并对各数字I/O信号输出通道的上电初始状态进行管理和设置。该电路主要连接图6和图8,具体的连接请参见各图中对应的电路网络表。
如图8所示,该电路为PXI64路块隔离数字I/O模块之JTAG调试接口及FPGA程序上电自动加载电路原理图。该电路主要为图7中的电路提供调试接口,同时存储其硬件程序代码,并在模块加电时自动装载其程序代码。该电路主要连接图7,具体的连接关系请参见各图中对应的电路网络表。
如图9所示,该电路PXI64路块隔离数字I/O模块之数字I/O输出状态存储电路原理图。该电路主要存储32路数字I/O输出通道的上电初始状态。该电路主要连接图7,具体的连接关系请参见各图中对应的电路网络表。
如图10所示,该电路为PXI64路块隔离数字I/O模块之局部总线时钟源及同步分配电路原理图。该电路主要为图6和图7提供了局部总线通讯所需要的高精度时钟参考,并为FPGA内部逻辑时序提供高精度的时钟参考。具体的连接关系请参见各图中对应的电路网络表。
如图11所示,该电路为PXI64路块隔离数字I/O模块之数字I/O输出通道外接电源变换电路原理图。该电路主要为输出通道每个块(bank)提供隔离控制所需要的电源,并为每个输出通道的功率驱动提供源。该电路主要连接图13和图14,具体连接关系请参见各图对应的网络表。
如图12所示,该电路为PXI64路块隔离数字I/O模块之FPGA数字输出状态缓冲驱动电路原理图。该电路主要为FPGA的输出控制信号提供缓冲,增强驱动能力,从而避免FPGA因每个输出控制管脚长时间处于驱动状态而造成对FPGA的损坏,该功能也是本产品的一个重要特点。该电路主要连接图7,具体的连接请参见各图中对应的电路网络表。
图13所示,该电路为PXI64路块隔离数字I/O模块之数字I/O输出通道光电隔离电路原理图。该电路主要实现模块的前端数字I/O接口与模块核心功能芯片的电隔离,从而保护模块和测试系统,同时也满足了具体应用中的隔离需求。该电路主要连接图12和图14具体的电路连接请参见各图中对应的电路网络表。
如图14所示,该电路为PXI64路块隔离数字I/O模块之数字I/O输出通道功率驱动电路原理图。该电路主要实现每个数字I/O输出通道的功率输出能力。该电路主要连接图13,具体的连接关系请参见图中对应的电路网络表。
如图15所示,该电路为PXI64路块隔离数字I/O模块之数字I/O输入通道光电隔离电路原理图。该电路主要实现模块的前端数字I/O输入接口与模块核心功能芯片的电隔离,从而保护模块和测试系统,同时也满足了具体应用中的隔离需求。该电路主要连接图7,具体连接关系请参见各图中对应的电路网络表。
Claims (10)
1.一种基于PXI总线的64路块隔离数字I/O模块,其特征在于:
包括PXI总线接口电路、FPGA核心控制电路以及数字I/O通道电路;
所述PXI总线接口电路包括用于提供PXI总线接口的PXI接口电路、用于消除PXI总线在传输过程中信号反射的PXI总线端匹配电路以及用于将PXI总线转换为局部总线的PXI总线接口芯片及配置电路,所述PXI总线端匹配电路连接PXI接口电路和PXI总线接口芯片;
所述FPGA核心控制电路包括FPGA芯片、时钟电路存储器、综合复位管理电路、局部总线以及FPGA配置芯片,
时钟电路:用于为PXI总线接口芯片的局部总线和FPGA芯片通讯提供所需时钟参考,并通过FPGA芯片内部时钟分配为FPGA芯片内部电路提供时钟参考;
存储器:用于存储各路数字I/O输出通道的上电初始状态的数字I/O输出状态;
综合复位管理电路:用于在产品上电时为FPGA芯片提供复位信号;
FPGA配置芯片:用于存储FPGA芯片的硬件程序代码,并在FPGA芯片加电时自动装载其程序代码;
局部总线:用于连接FPGA芯片和PXI总线接口芯片;所述FPGA芯片包括可编程上电输出状态电路、JTAG调试接口、局部总线管理电路、数字滤波电路和状态监测电路以及数字I/O接口;
可编程上电输出状态电路:用于在产品上电时,从存储器中获取输出I/O状态,同时将该电路所需的输出I/O状态存入存储器中;
JTAG调试接口:用于实现FPGA芯片和FPGA配置芯片的连接;
数字I/O接口:用于将数字I/O通道电路和FPGA芯片连接;
局部总线管理电路:实现和PXI总线接口芯片及配置芯片连接的局部总线的管理、并对计算机的指令进行解析并回应、实现数字I/O输入信号状态的实时监测,数字滤波,并对各数字I/O信号输出通道的上电初始状态进行管理和设置;
所述数字I/O通道电路包括四个输入块和四个输出块,所述输入块的输出端与FPGA核心控制电路连接,所述输出块的输入端与FPGA核心控制电路连接,每个输入块包括八路数字I/O信号输入通道以及每个通道所使用的隔离电路及限流电阻,所述输出块包括八路数字I/O信号输出通道以及每个通道所使用的功率驱动电路和光电隔离电路。
2.根据权利要求1所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述PXI接口电路包括第一接口(P1)和第二接口(P2),所述第一接口(P1)和第二接口(P2)的输入端均与PXI机箱连接,所述第一接口(P1)和第二接口(P2)的输入端均与PXI总线端匹配电路连接。
3.根据权利要求1或2所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述PXI总线端匹配电路包括13路并联的排阻(RN1-RN13),每个排阻的输入端与PXI接口电路连接,所述每个排阻的输出端与PXI总线接口芯片。
4.根据权利要求3所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:包括与FPGA核心控制电路和数字I/O通道电路连接的电源变化电路,
所述电源变化电路为线性电压调节电路包括第一电源芯片(U57),第二电源芯片(U58),电源变化电路分别为FPGA核心控制电路和数字I/O通道电路提供电源。
5.根据权利要求4所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述综合复位管理电路包括专用上电复位芯片(U61),所述专用上电复位芯片(U61)与PXI总线接口芯片的局部总线端相连,并通过PXI总线接口芯片为FPGA提供复位信号。
6.根据权利要求5所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:PXI总线接口芯片及配置电路包括相互连接的PXI总线接口芯片(U53)和配置芯片(U54),PXI总线接口芯片(U53)的总线端连接PXI总线接口电路,PXI总线接口芯片(U53)的局部总线端连接FPGA芯片。
7.根据权利要求6所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述时钟电路包括晶振芯片(U60),所述存储器包括存储芯片(U56),
所述FPGA芯片(U55)与PXI总线接口芯片(U53)的局部总线端和I/O输入输出模块连接;
所述FPGA芯片(U55)与晶振芯片(U60)连接,所述PGA芯片(U55)与存储芯片(U56)相互连接。
8.根据权利要求7所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述隔离电路包括32路第一光耦芯片(U1-U32),所述第一光耦芯片的输入端连接前面板接口,所述光耦芯片的输出端连接FPGA芯片的数字滤波电路和状态监测电路。
9.根据权利要求8所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:
所述光电隔离电路包括第二光耦芯片(U70–U101),
所述功率驱动电路包括电源芯片(U35-U38)、达林顿阵列芯片(U39-U42)和缓冲芯片(U48-U51),
所述缓冲芯片(U48-U51)连接FPGA芯片的输出控制管脚,对FPGA的输出状态控制信号提供缓冲,增加其驱动能力;
所述第二光耦芯片(U70–U101)的输入端连接缓冲芯片(U48-U51)的输出端,第二光耦芯片(U70–U101)的输出端连接达林顿阵列芯片(U39-U42)的输入端,其主要作用就是隔离前端面板接口与自身电源隔离,所述达林顿阵列芯片(U39-U42)为最终输出端,提高其各路I/O输出信号的电压和负载能力;电源芯片为光耦芯片的输出端提供驱动电源。
10.根据权利要求9所述的基于PXI总线的64路块隔离数字I/O模块,其特征在于:所述数字I/O信号输入通道还包括限流电阻电路,所述限流电阻电路包括32个电阻(R1-R32),所述电阻(R1-R32)连接前面板接口的输入管脚和输入通道第一光隔芯片的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110436952.4A CN102540958B (zh) | 2011-12-20 | 2011-12-20 | 一种基于pxi总线的64路块隔离数字i/o模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110436952.4A CN102540958B (zh) | 2011-12-20 | 2011-12-20 | 一种基于pxi总线的64路块隔离数字i/o模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102540958A CN102540958A (zh) | 2012-07-04 |
CN102540958B true CN102540958B (zh) | 2014-09-03 |
Family
ID=46348052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110436952.4A Active CN102540958B (zh) | 2011-12-20 | 2011-12-20 | 一种基于pxi总线的64路块隔离数字i/o模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102540958B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104615042A (zh) * | 2014-12-26 | 2015-05-13 | 北京航天测控技术有限公司 | 一种基于PXIe总线的小型化多功能信号源装置 |
CN105548717A (zh) * | 2015-12-11 | 2016-05-04 | 湖北三江航天万峰科技发展有限公司 | 一种基于虚拟仪器技术的电气参数测试装置 |
CN108768378A (zh) * | 2018-05-23 | 2018-11-06 | 中国电子科技集团公司第四十研究所 | 基于pxi模块的高压驱动装置 |
CN109787457A (zh) * | 2019-02-26 | 2019-05-21 | 浙江禾川科技股份有限公司 | 一种逆变器驱动电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201130946Y (zh) * | 2007-12-20 | 2008-10-08 | 陕西海泰电子有限责任公司 | 一种基于pxi总线的多通道同步数据采集卡 |
CN201886122U (zh) * | 2010-11-19 | 2011-06-29 | 中国电子科技集团公司第十四研究所 | 一种基于pxi总线的数字测试模块 |
CN202600424U (zh) * | 2011-12-20 | 2012-12-12 | 陕西海泰电子有限责任公司 | 基于pxi总线的64路块隔离数字i/o模块 |
-
2011
- 2011-12-20 CN CN201110436952.4A patent/CN102540958B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201130946Y (zh) * | 2007-12-20 | 2008-10-08 | 陕西海泰电子有限责任公司 | 一种基于pxi总线的多通道同步数据采集卡 |
CN201886122U (zh) * | 2010-11-19 | 2011-06-29 | 中国电子科技集团公司第十四研究所 | 一种基于pxi总线的数字测试模块 |
CN202600424U (zh) * | 2011-12-20 | 2012-12-12 | 陕西海泰电子有限责任公司 | 基于pxi总线的64路块隔离数字i/o模块 |
Also Published As
Publication number | Publication date |
---|---|
CN102540958A (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106444505A (zh) | 一种多通道同步信号采集系统 | |
CN203520081U (zh) | 一种基于时间同步的多通道数据采集仪 | |
CN103186103B (zh) | 星载设备模拟器及整星模拟系统 | |
CN109765818A (zh) | 一种基于lan总线的数据采集控制系统 | |
CN102540958B (zh) | 一种基于pxi总线的64路块隔离数字i/o模块 | |
CN104198918A (zh) | 一种用于高速高精度adc芯片小批量生产的测试系统 | |
CN107169244B (zh) | 一种机电-电磁暂态混合仿真接口系统及方法 | |
CN102279830A (zh) | 基于cpci总线的多功能数据采集模块 | |
CN203241502U (zh) | 基于cpci总线的控制系统通用测试装置 | |
CN101944002B (zh) | 一种增益可调的多功能数据采集卡 | |
CN102495646B (zh) | 一种具有可重构功能的飞轮模拟器 | |
CN203149382U (zh) | 一种虚拟仪器总线产品校准平台 | |
CN108549007B (zh) | 兼具板卡测试功能的特高压直流控保仿真系统及应用方法 | |
CN203455835U (zh) | 一种应用于pxi测试平台的总线型触发背板 | |
CN202058011U (zh) | 一种基于pxi总线的多轴向多点振动控制器 | |
CN103901402A (zh) | 重构fpga雷达数字信号处理组件及方法 | |
CN203858506U (zh) | 一种基于网络背板总线的插卡式自动化测试设备 | |
CN104572560A (zh) | Usb和adc接口复用电路及复用方法 | |
CN202600424U (zh) | 基于pxi总线的64路块隔离数字i/o模块 | |
CN202975317U (zh) | 重构fpga雷达数字信号处理组件 | |
CN103926846B (zh) | 航空弹药模拟与故障生成的系统 | |
CN103487690A (zh) | 一种双处理器结构的电力故障录波装置 | |
CN217306018U (zh) | 一种用于模拟小信号实现的变电站实训系统 | |
CN102412486A (zh) | 转接器及其转接方法 | |
CN211318672U (zh) | 一种用于多端口网络非线性模拟电路的故障诊断系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |