CN203520081U - 一种基于时间同步的多通道数据采集仪 - Google Patents

Abstract

本实用新型涉及数据采集及处理领域，尤其是涉及一种基于时间同步的多通道数据采集仪及方法。本实用新型所要解决的技术问题是：针对现有技术存在的问题，提供一种基于时间同步的多通道数据采集仪及方法，通过FPGA与处理器之间并行数据传输，将传感器采集的数据保存在存储器中，通过读取数据存储器的数据进行后续数据处理或者通过网口与上位机进行数据交互，进行上位机数据处理。本实用新型处理器、FPGA控制电路、模数转换及调理电路、传感器电路相互连接，完成本设计。本实用新型应用于高速数据采集领域。

Description

一种基于时间同步的多通道数据采集仪

技术领域

本实用新型涉及数据采集及处理领域，尤其是涉及一种基于时间同步的多通道数据采集仪。 

背景技术

现有技术中，时间同步体制的数据采集设备大多数为采用系统方案进行组件，如NI公司开发的基于GPS的分布式同步数据采集系统，用于桥梁的检测。该系统主要由GPS接收器和NI PXI采集设备两大部分组成，包括PXI机箱、 PXI 8187主控制器、PXI 6652 同步时钟模块、PXI 6602 计时器、PXI 4472B动态信号采集卡。该系统可实现同步数据采集，但是该系统使用硬件多、成本高、环境适应性低、体积大都不适合用于异地多点数据采集。

实用新型内容

本实用新型所要解决的技术问题是：针对上述存在的问题，提供一种基于时间同步的多通道数据采集仪，进行数据采集，并通过FPGA与处理器之间并行数据传输，将传感器采集的数据存储于处理器数据存储器中，通过读取数据存储器的数据进行后续数据处理或者通过网口与上位机进行数据交互，通过上位机进行数据处理。

本实用新型采用的技术方案如下：

如图1所示，一种基于时间同步的多通道数据采集仪，其特征在于包括：处理器、FPGA控制电路、时钟同步电路、至少一路模数转换及调理电路，所述处理器、模数转换及调理电路、外触发电路分别与FPGA控制电路双向连接，所述时钟同步电路输出端与FPGA控制电路连接。

所述时钟同步电路包括GPS、晶振，所述晶振、GPS分别与FPGA控制电路连接。 

如图2所示，所述FPGA控制电路包括信号控制模块、数据处理模块；模数转换及调理电路第一端口采集电压信号，所述模数转换及调理电路第二端口与数据处理模块第四端口连接，所述信号控制模块第三端口与模数转换及调理电路第三端口连接，所述处理器分别与信号控制模块第一端口、数据处理模块第一端口双向连接，所述GPS分别与数据处理模块第二端口、信号控制模块第二端口连接，所述晶振与数据处理模块第三端口连接。 

如图3所示，所述模数转换及调理电路包括：交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、滤波及模数转换电路，所述交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、模数转换及调理电路依次连接，模数转换及调理电路输出端口与FPGA控制电路连接，所述交直流耦合选择电路主控端、电压衰减选择电路主控端、电压增益电路主控端与信号控制电路模块第三端口连接。 

如图4所示，所述交直流耦合选择电路包括耦合模式选择器、第一电容，耦合模式选择器主控端与信号控制模块连接，采集的电压通过第一电容输入到耦合模式选择器第一输入端，同时采集的电压信号输入到耦合模式选择器第二输入端，耦合模式选择器输出端与电压衰减选择电路输入端连接。 

如图5所示，所述电压衰减选择电路包括第一分压电路和衰减倍数选择器；所述第一分压电路包括第一分压电阻、第二分压电阻，所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接；第一分压电阻另一端、衰减倍数选择器第二输入端与第二分压电阻一端连接；第二分压电阻另一端接地；衰减倍数选择器输出端与电压跟随器输入端连接，衰减倍数选择器主控端与信号控制模块连接。 

如图6的所示，所述电压增益电路包括多级放大电路和第二分压电路，所述多级放大电路依次级联，所述放大电路包括放大器、数据选择器；所述第二分压电路包括第三分压电阻、第四分压电阻和第五分压电阻；放大器正输入端与电压跟随器输出端连接，放大器负负输入端与数据选择器输出端连接；放大器输出端与第二分压电路一端连接，第二分压电路另一端接地；放大器输出端与第三分压电阻一端连接，形成数据选择器第三输入端S3；第五分压电阻一端接地；第三分压电阻另一端与第四分压电阻一端共点连接，形成数据选择器第二输入端S2；所述第四分压电阻另一端与第五电压另一端共点连接，形成数据选择器第一输入端S1；其中数据选择器第一控制端、数据选择器第二控制端用于接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字，并控制数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3其中之一与数据选择器输出端连接；当数据选择器第二输入端S2与数据选择器输出端导通时， ，当数据选择器第一输入端S1与数据选择器输出端导通时， 

；当数据选择器第三输入端S3与数据选择器输出端导通时，； 

是电压增益电路输入端电压值。R3、R4、R5分别为第三电阻、第四分压电阻、第五分压电阻的电阻值，是电压增益电路输出端电压值。 

一种基于时间同步的多通道数据采集仪还包括与模数转换及调理电路个数相对应的传感器电路； 若传感器需要激励源进行驱动，则传感器电路包括传感器和与传感器个数对应的激励源电路，否则，传感器电路包括传感器；当传感器电路包括传感器和激励源电路时，信号控制模块第三端口与激励源电路输入端口连接，激励源输出端口与传感器连接，传感器输出端口与模数转换及调理电路输入端口连接；当传感器电路包括传感器时，传感器输出端口与模数转换及调理电路输入端口连接。 

如图8所示，所述激励源电路包括DA转换芯片U1、驱动器U3和隔离电阻R0， DA转换芯片U1的控制字管脚、时钟管脚、数据锁存管脚、复位管脚分别与信号控制模块输出端口的控制字管脚、时钟管脚、数据锁存管脚、复位管脚连接，DA转换芯片U1的电流控制管脚和DA转换芯片U1的输出管脚分别接驱动器基极和驱动器集电极。 

综上所述，由于采用了上述技术方案，本实用新型的有益效果是： 

                  i.              本实用新型可通过FPGA控制电路选择采集某几个特定通道同时进行数据采集处理。并且系统硬件成本较低，模块化的设计，移植性较高，本实用新型可灵活放置于任何采集点，并且对采集到的数据可进行实时处理并进行存储，进行后续数据处理，适应性较强。

             ii.              手持式带电池设计，增强了本实用新型的便携性和进行采集布置的灵活性。 

        iii.              通过模数转换及调理电路，准确的对接口信号进行调理和数据转换。大大提高了设备的采样精度。 

             iv.              本发明实现了对电压信号实时采集及处理上传功能，接口数据采集和激励于一体，可通过控制选择是否激励传感器，使得接口兼容的传感器种类更加丰富。 

                  v.              本实用新型通过不同触发方式的选择，可以提供给客户灵活的触发模式，以适应不同场合的使用。 

附图说明

本实用新型将通过例子并参照附图的方式说明，其中： 

图1本实用新型原理框图。

图2是FPGA控制电路原理框图 

图3模数转换及调理电路原理框图。

图4交直流耦合选择电路图。 

图5电压衰减选择电路图。 

图6电压增益电路图。 

图7仪表放大器示意图。 

图8激励源电路图。 

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。 

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。 

一、工作原理： 

1）不包括传感器及激激励源电路时，本装置工作原理：

上位机发送的下位机控制信号，通过处理器进行解包处理。处理器将解包处理的下位机控制信号发送给FPGA控制电路的信号控制模块、FPGA控制电路的数据处理模块，进而控制模数转换及调理电路工作。FPGA控制电路的信号控制模块接收GPS发送的时间、坐标信息，将其回传给处理器，进而通过处理器将GPS发送的信息存储并传送给上位机。同时GPS发送秒脉冲信号给数据处理模块，作为模数转换及调理电路触发信号（当本装置选择GPS触发时，采用此方式）；数据处理模块以晶振提供的时钟进行采样，具体过程是：

步骤1：上位机（PC机）通过网口将下发读取存储器控制信号、下位机控制信号，处理器接收到读取存储器控制信号、下位机控制信号，一方面处理器针对读取存储器控制信号的命令，通过网口回传存储器中的数据给PC机（并读取存储器中数据信号，回传读取存储器控制信号对应的数据信号给上位机，上位机接收到存储器的数据，进行数据分析），另一方面处理器接收及解析下位机控制信号，同时将解析后的下位机控制信号发送给FPGA控制电路；处理器解析的下位机控制信号包括耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字、选通命令字（可以选通任意多个通道进行数据并行采集）。

步骤2：FPGA控制电路的信号控制模块第一端口接收到处理器下发的耦合选择命令字、衰减倍数控制命令字、增益倍数控制命令字等，并将上述命令字发送给模数转换及调理电路第三端口（交直流耦合选择电路主控端、电压衰减选择电路主控端、电压增益电路主控端）；FPGA控制电路的数据处理模块第一端口接收到选通命令字，通过FPGA控制电路数据处理模块第四端口选通模数转换及调理电路对应端口。 

步骤3：模数转换及调理电路第三端口（指的是交直流耦合选择电路主控端、电压衰减选择电路主控端、电压增益电路主控端）接收到FPGA控制电路的信号控制模块第三端口（包括10个I/O输出端口，这10个I/O输出端口分别输出REG0信号、REG1信号、REG2信号、REG3信号、REG4信号、REG5信号以及激励源电路时钟管脚、数据锁存管脚、复位管脚、控制字管脚SDIN）发送的命令，模数转换及调理电路将采集后的电压信号进行调理后输出至数据处理模块第四端口。 

步骤4：FPGA控制电路的数据处理模块第一端口对多路并行数据通过并行数据总线方式回传给处理器（其中若FPGA控制电路采样速率高于总线传输速率时，采样数据先使用数据缓存DDR（即是DDR2 SDRAM）进行缓存，待总线空闲时传给处理器），所述处理器对FPGA控制电路的回传数据进行数据存储。 

1）其中触发方式的选择有多种，通过PC机给处理器下发触发方式，可以选择的触发方式有立即触发、内触发、外触发、GPS触发、网络触发。其中外触发、GPS触发、网络触发可实现多设备多通道的同步触发。外触发可捕获到触发接口的触发脉冲信号时触发设备进行采集，将所有设备的触发接口连在一起则可实现多台采集仪的同步触发，这种触发方式适合距离较近且同步精度要求较高时使用；GPS触发可将所有采集仪的触发时间设置为一致，可使所有采集仪在同一时间触发设备进行采集，实现所有采集仪的同步采集，这种触发方式适合距离远且要求同步精度较高时使用；网络触发可使用工控机通过局域网对网内的所有采集仪发送触发命令，当网内采集仪接收到触发命令时进行采集，这种触发方式适合距离较远且对同步精度要求较低时使用。内触发可设置某个通道有一个设定值大小信号以设定变化率（上升沿或下降沿）输入时，可使当前采集仪所有通道进行同步采集。外触发电路即为滤波及电平转换电路，将5V转换为3.3V。 

2）包括传感器及激激励源电路时，本装置工作原理： 

21）在上述1）基础上，若传感器需要激励源电路进行激励才能工作（例如ICP传感器）时，则FPGA控制电路的信号控制模块第三端口发送耦合选择命令字控制交直流耦合选择电路工作在交流模式；处理器解析的下位机控制信号还包括激励源电路控制信号。处理器下发的激励源电路控制信号给FPGA控制电路的信号控制模块，FPGA控制电路信号控制模块第三端口选通传感器对应的激励源电路，进而使得对应传感器工作，随后传感器将采集到的环境信息发送给模数转换及调理电路进行处理。

22）在上述1）基础上，当传感器（一般普通的传感器）不需要激励源电路进行激励时，FPGA控制电路的信号控制模块第三端口发送耦合选择信号选择直流或交流工作模式。 

二、本采集仪包括以下几个部分（不包括传感器及激励源电路）： 

a)    模数转换及调理电路

包括交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、滤波及模数转换电路。以下分别对其进行描述：

                  i.              交直流耦合选择电路

包括耦合模式选择器、第一电容C1，耦合模式选择器主控端与FPGA控制电路的信号控制模块第三端口连接，采集的电压信号通过第一电容C1输入到与耦合模式选择器第一输入端，同时采集的电压信号与耦合模式选择器第二输入端连接，耦合模式选择器输出端与电压衰减选择电路输入端连接，具体过程是：FPGA控制电路的信号控制模块第三端口发送耦合选择命令字给耦合模式选择器主控端，控制耦合模式选择器第一输入端或耦合模式选择器第二输入端其中之一与耦合模式选择器输出端接通。所述耦合模式选择器是继电器K1、模拟开关等。

11）当耦合模式选择器是继电器K1时，如图3所示，继电器K1是8个管脚，继电器K1第八管脚（耦合模式选择器主控端接收信号REG0）、继电器K1第一管脚（耦合模式选择器主控端接收信号REG1）、继电器K1第八管脚（耦合模式选择器主控端接收信号REG0）联动，同时控制继电器K1第五管脚或者继电器K1第七管脚其中之一与继电器K1第六管脚（耦合模式选择器输出端）接通。 

工作过程： 

步骤1：采集的电压信号通过第一电容C1输入到继电器K1第五管脚（耦合模式选择器第一输入端），同时采集的电压信号输入到继电器K1第七管脚（耦合模式选择器第二输入端）；

步骤2：当FPGA控制电路的信号控制模块第三端口输出信号REG0状态为“1”、信号REG1状态为“0”时，继电器K1第六管脚（耦合模式选择器输出端）与继电器K1第五管脚（耦合模式选择器第一输入端）吸合；当信号REG0状态为“0”、REG1状态为“1”时，继电器K1第六管脚与继电器K1第七管脚（耦合模式选择器第二输入端）连通；当信号REG0状态为“1”、REG1状态为“1”时，继电器K1第六管脚保持之前的管脚导通状态；当信号REG0状态为“0”、REG1状态为“0”时，继电器K1第六管脚保持之前的管脚导通状态。即继电器K1第五管脚（耦合模式选择器第一输入端）或者继电器K1第七管脚（耦合模式选择器第二输入端）其中之一与继电器K1第六管脚（耦合模式选择器第一输出端）接通，将采集到的电压信号输出到电压衰减选择电路。其中在本电路中继电器K1第二管脚（耦合模式选择器第四输入端）、继电器K1第三管脚（耦合模式选择器输出端）、继电器K1第四管脚（耦合模式选择器第三输入端）不起作用，其中继电器K1第二管脚、继电器K1第三管脚、继电器K1第四管脚都是接地。

12）当耦合模式选择器是模拟开关，模拟开关主控端（为耦合模式选择器主控端）与FPGA控制电路的信号控制模块第三端口连接，采集的电压信号通过第一电容C1输入到模拟开关第一输入端（耦合模式选择器第一输入端），同时采集的电压信号输入到模拟开关第二输入端（耦合模式选择器第二输入端），模拟开关输出端（耦合模式选择器输出端）与电压衰减选择电路输入端连接。 

2）电压衰减选择电路 

包括第一分压电路、衰减倍数选择器。

衰减倍数选择器是继电器K2或者模拟开关等。所述第一分压电路包括第一分压电阻R1、第二分压电阻R2，所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接；第一分压电阻R1另一端、衰减倍数选择器第二输入端与第二分压电阻R2一端连接；第二分压电阻R2另一端接地；衰减倍数选择器输出端与电压跟随器输入端连接，衰减倍数选择器主控端与FPGA控制电路的信号控制模块第三端口连接。 

21）如图4所示，以下用2个分压电阻组成的第一分压电路来控制衰减倍数选择器（8个管脚继电器K2）举例说明： 

第一分压电路包括两个分压电阻或者三个分压电阻。其中第一分压电阻R1一端、继电器K2第五管脚(衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接；第一分压电阻R1另一端、继电器K2第七管脚（衰减倍数选择器第二输入端）与第二分压电阻R2一端连接，第二分压电阻R2另一端接地，继电器K2第六管脚（衰减倍数选择器输出端）与电压跟随器输入端连接；继电器K2第八管脚（衰减倍数选择器主控端，接收FPGA控制电路的信号控制模块第三端口发送的信号REG2）、继电器K2第一管脚（衰减倍数选择器主控端，接收FPGA控制电路的信号控制模块第三端口发送的信号REG3）与FPGA控制电路的信号控制模块第三端口连接。此时，当FPGA控制电路的信号控制模块第三端口输出信号REG2状态为“1”、信号REG3状态为“0”时，继电器K2第六管脚（耦合模式选择器输出端）与继电器K2第五管脚（耦合模式选择器第一输入端）吸合，

；当信号REG2状态为“0”、REG3状态为“1”时，继电器K2第六管脚与继电器K2第七管脚（耦合模式选择器第二输入端）连通，此时

；当信号REG2状态为“1”、REG3状态为“1”时，继电器K2第六管脚保持之前的管脚导通状态；当信号REG2状态为“0”、REG3状态为“0”时，继电器K2第六管脚保持之前的管脚导通状态。即继电器K2第五管脚（耦合模式选择器第一输入端）或者继电器K2第七管脚（耦合模式选择器第二输入端）其中之一与继电器K2第六管脚（耦合模式选择器第一输出端）接通，将电压信号输出到电压跟随器中。其中继电器K2第二管脚（耦合模式选择器第三输入端）、继电器K2第三管脚（耦合模式选择器输出端）、继电器K2第四管脚（耦合模式选择器第四输入端）不起作用。其中Uin是交直流耦合选择电路输出的电压信号。Uout是电压衰减选择电路输出电压信号。

22）衰减倍数选择器是采用模拟开关，开关控制端（为衰减倍数选择器主控端）与FPGA控制电路的信号控制模块第三端口连接，交直流耦合选择电路输出端、第一分压电阻R1一端与开关第一输入端（衰减倍数选择器第一输入端）连接，第一分压电阻R1另一端（电压衰减端）、第二分压电阻R2一端与开关第二输入端（衰减倍数选择器第二输入端）连接，第二分压电阻R2另一端接地。开关输出端（衰减倍数选择器输出端）与电压跟随器输入端连接。 

其中衰减倍数由第一分压电阻与第二分压电阻之间的比值决定。由此可知，衰减倍数可以取任意值。 

工作过程：FPGA控制电路的信号控制模块第三端口发送衰减倍数控制命令字给衰减倍数选择器K2主控端，不同的控制字选择衰减倍数选择器第一输入端或者衰减倍数选择器第二输入端其中之一与衰减倍数选择器输出端接通。因为衰减倍数选择器第一输入端、衰减倍数选择器第二输入端的电压值不同，所以，衰减倍数选择器输出端输出不同衰减倍数的电压输出信号。 

在上述基础上，所述电压衰减选择电路还包括第二电容C2、第三电容C3，其中第二电容C2、第三电容C3分别与第一分压电阻R1、第二分压电阻R2并联连接。所述第二电容C2、第三电容C3的作用是：对信号进行交流补偿，提高信号带宽，同时具备滤波作用。交流补偿公式：。 

3）         电压增益电路 

电压增益电路包括放大电路和第二分压电路。

放大电路被仪表放大器或者比例放大选择电路代替， 

31）当电压增益电路是放大电路时，放大电路包括放大器U2、数据选择器。所述数据选择器是模拟开关K3。如图5所示。以下用3个分压电阻组成的第二分压电路来控制数据选择器（模拟开关K3）举例说明： 

数据选择器包括数据选择器第一控制端、数据选择器第二控制端、数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3、数据选择器第四输入端S4、数据选择器输出端、数据选择器正电源端、数据选择器负电源端，数据选择器接地端等，其中模拟开关K3第一管脚（数据选择器第一控制端）、模拟开关K3第十四管脚（数据选择器第二控制端）接收FPGA控制电路的信号控制模块第三端口发送的增益倍数控制命令字（由REG4、REG5组成，4种组合），并控制模拟开关K3第四管脚（数据选择器第一输入端）、模拟开关K3第五管脚（数据选择器第二输入端）、模拟开关K3第十一管脚（数据选择器第三输入端）、模拟开关K3第十管脚（数据选择器第四输入端）其中之一与模拟开关K3第六管脚输出端（数据选择器输出端）接通。使得不同增益倍数控制命令字控制不同的增益倍数选择输出。

其中第二分压电路输出端口与数据选择器的输入端口相对应。放大器输出端与第三分压电阻R3一端连接，形成数据选择器第三输入端S3；第五分压电阻一端接地；第三分压电阻R3另一端与第四分压电阻R4一端共点连接，形成数据选择器第二输入端S2；所述第四分压电阻R4另一端与第五电压R5另一端共点连接，形成数据选择器第一输入端S1。 

模拟开关K3第二管脚通过一电阻与放大器U2正供电端连接。模拟开关K3第三管脚通过电容接地。模拟开关K3第六管脚与放大器U2负输入端连接，模拟开关K3第七管脚、模拟开关K3第八管脚、模拟开关K3第九管脚悬空，模拟开关K3第十二管脚通过电容接地，模拟开关K3第十三管脚接地。放大器U2正输入端（第三管脚）与电压跟随器连接，用于接收电压跟随器输出信号。放大器U2负输入端（第二管脚）与模拟开关K3第六管脚连接，用于接收数据选择器输出端的信号，放大器U2第四管脚是负供电端，放大器U2第七管脚是正供电端，放大器U2第六管脚是输出端，U2第六管脚与滤波及模数转换电路输入端连接。 

当FPGA控制电路的信号控制模块第三端口输出信号REG5、REG4输出值形成4种状态，可对应控制模拟开关K3第四管脚（数据选择器第一输入端S1）、模拟开关K3第五管脚（数据选择器第二输入端S2）、模拟开关K3第十一管脚（数据选择器第三输入端S3）、模拟开关K3第十管脚（数据选择器第四输入端S4，与数据选择器第三输入端D3连通）其中置于与模拟开关K3第六管脚（数据选择器输出端）导通，当模拟开关K3第五管脚与模拟开关K3第六管脚导通时， ，当模拟开关K3第四管脚与模拟开关K3第六管脚导通时， 。模拟开关K3第十一管脚与模拟开关K3第六管脚导通时，。 

在上述基础上，电压增益电路还包括第四电容C4、第五电容C5、第六电容C6。其中第四电容C4、第五电容C5、第六电容C6分别与第三分压电阻R3、第四分压电阻R4、第五电阻R5并联连接，这些电容的个数与第二分压电路中的电阻个数相对应。所述第四电容C4、第五电容C5、第六电容C6的作用是：对信号进行交流补偿，提高信号带宽，同时具备滤波作用。交流补偿公式：R3/R4/R5=C6/C5/C4。 

32）当电压增益电路是仪表放大器时，如图7所示，A1和A0为电压增益控制端，接收FPGA控制电路的信号控制模块第三端口发送的增益倍数控制命令字（由REG4、REG5组成，4种组合）。A1为0、A0为0时电压增益为1，A1为0、A0为1时电压增益为2，A1为1、A0为0时电压增益为5，A1为1、A0为1时电压增益为10。仪表放大器输入端与电压跟随器输出端相连，仪表放大器输出端与滤波及模数转换电路输出端相连。 

4）滤波及模数转换电路 

包括滤波电路及模数转换电路。其作用是进行信号的滤波处理后，进行模拟信号转换为数字信号。

b)    FPGA控制电路 

如图2所示，FPGA控制电路包括信号控制模块、数据处理模块，通过FPGA芯片或者处理器实现。信号控制模块，接收GPS时间及坐标信息，接收处理器下发的信号，并将其下发给模数转换及调理电路、激励源电路等。数据处理模块第四端口接收模数转换及调理电路处理后的数字信号，并将此信号上传给处理器。

其中FPGA控制电路与处理器之间是通过并行总线进行数据传输，比如：并行总线包括地址总线、数据总线和控制总线。 

三，本采集仪包括以下几个部分（包括传感器及激励源电路） 

c)    在上述二基础上，所述模数转换及调理电路、FPGA控制电路、处理器、GPS、存储器基础上，本实用新型还包括传感器电路。详见下述说明：

1）         不需要激励源电路的传感器电路

包括多个传感器（大于等于2），各个传感器供电后，将采集的环境信号发送给模数转换及调理电路。

2）         需要激励源电路的传感器电路 

21）包括多个传感器（大于等于2）和与传感器个数相对应的激励源电路。此时传感器工作需要激励源电路提供电流或者电压供电，而激励源电路工作是通过FPGA控制电路的信号控制模块第三端口发送的激励源电路控制信号（此控制信号的作用是：设置激励源输出电流大小，使能激励源，进而提供传感器需要的激励信号，定义当控制信号为“1”时，交直流耦合选择电路进行交流耦合方式工作，当控制信号为“0”时，交直流耦合选择电路进行直流耦合方式工作，当然也可定义为相反）来工作的，进而激励源电路驱动传感器采集环境参数，传感器将采集到的环境参数主动发送给模数转换及调理电路进行后续处理。

注意传感器一般都是将环境参数转换为电压信号供设备采集。 

12）激励源电路组成： 

包括DA转换芯片U1（数模转换芯片，通过控制字产生对应的电流或者电压信号的芯片）、驱动器U3（三极管或者放大管）、隔离电阻R0（即就是电阻，用于减小激励源对传感器信号的影响）,如图8所示。

连接关系：FPGA控制电路信号控制模块还包括时钟管脚、数据锁存管脚、复位管脚、控制字管脚SDIN，所述DA转换芯片U1的控制字管脚（U1第九管脚SDIN）与FPGA控制电路的信号控制模块第三端口（FPGA控制电路的信号控制模块控制字管脚）、DA转换芯片U1第八管脚（时钟管脚）与FPGA控制电路信号控制模块时钟管脚连接，U1第七管脚（数据锁存管脚LATCH）与FPGA控制电路的数据锁存管脚连接，U1第六管脚（复位管脚CLEAR）与FPGA控制电路的信号控制模块的复位管脚连接。DA转换芯片U1的电流控制管脚（U1第十九管脚）和输出管脚（U1第二十管脚）分别接驱动器U3基极和驱动器U3集电极。FPGA控制电路的信号控制模块的复位管脚首先向U1的复位管脚发送复位命令，然后给DA转换芯片时钟管脚提供时钟、并根据时钟同步向控制字管脚发送串行控制字，发送完毕后再向U1的数据锁存管脚发送锁存命令字，DA转换芯片将串行控制字转换为电流信号通过驱动器驱动后输出。DA转换芯片管脚20输出电流到驱动器集电极，当有电流流过时DA转换芯片在内部将会产生一个反馈电压，与控制字设置电压比较后通过管脚19控制放大器基极，将驱动器发射极输出电流控制为设定值，从而输出恒定电流。 

U1其余管脚说明：U1第一管脚、U1第二十五管脚、U1第四管脚、U1第五管脚、U1第十一管脚、U1第十二管脚、U1第二十三管脚接地，U1第二管脚与U1第三管脚之间跨接电阻，U1第二十四管脚接电压。U1第二十一管脚、U1第二十二管脚接通，U1第十七管脚、U1第十八管脚悬空，U1第十六管脚、U1第十三管脚通过电阻接地，U1第十四管脚通过电阻、电容接地。U1第十五管脚通过电容接地。 

U3基极与发射极之间跨接电阻，并且U3发射极通过电阻R0输出信号至传感器。 

四、                         除上述所述之外，本实用新型还包括按键电路、指示灯。 

本实用新型并不局限于前述的具体实施方式。本实用新型扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。 

Claims (9)

1.一种基于时间同步的多通道数据采集仪，其特征在于包括：处理器、FPGA控制电路、时钟同步电路、至少一路模数转换及调理电路，所述处理器、模数转换及调理电路、外触发电路分别与FPGA控制电路双向连接，所述时钟同步电路输出端与FPGA控制电路连接。

2.根据权利要求1所述的一种基于时间同步的多通道数据采集仪，其特征在于所述时钟同步电路包括GPS、晶振，所述晶振、GPS分别与FPGA控制电路连接。

3.根据权利要求2所述的一种基于时间同步的多通道数据采集仪，其特征在于所述FPGA控制电路包括信号控制模块、数据处理模块；模数转换及调理电路第一端口采集电压信号，所述模数转换及调理电路第二端口与数据处理模块第四端口连接，所述信号控制模块第三端口与模数转换及调理电路第三端口连接，所述处理器分别与信号控制模块第一端口、数据处理模块第一端口双向连接，所述GPS分别与数据处理模块第二端口、信号控制模块第二端口连接，所述晶振与数据处理模块第三端口连接。

4.根据权利要求3所述的一种基于时间同步的多通道数据采集仪，其特征在于所述模数转换及调理电路包括：交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、滤波及模数转换电路，所述交直流耦合选择电路、电压衰减选择电路、电压跟随器、电压增益电路、模数转换及调理电路依次连接，模数转换及调理电路输出端口与FPGA控制电路连接，所述交直流耦合选择电路主控端、电压衰减选择电路主控端、电压增益电路主控端与信号控制电路模块第三端口连接。

5.根据权利要求4所述的一种基于时间同步的多通道数据采集仪，其特征在于所述交直流耦合选择电路包括耦合模式选择器、第一电容，耦合模式选择器主控端与信号控制模块连接，采集的电压通过第一电容输入到耦合模式选择器第一输入端，同时采集的电压信号输入到耦合模式选择器第二输入端，耦合模式选择器输出端与电压衰减选择电路输入端连接。

6.根据权利要求4所述的一种基于时间同步的多通道数据采集仪，其特征在于所述电压衰减选择电路包括第一分压电路和衰减倍数选择器；所述第一分压电路包括第一分压电阻、第二分压电阻，所述第一分压电阻一端、衰减倍数选择器第一输入端与交直流耦合选择电路输出端连接；第一分压电阻另一端、衰减倍数选择器第二输入端与第二分压电阻一端连接；第二分压电阻另一端接地；衰减倍数选择器输出端与电压跟随器输入端连接，衰减倍数选择器主控端与信号控制模块连接。

7.根据权利要求4所述的一种基于时间同步的多通道数据采集仪，其特征在于所述电压增益电路包括多级放大电路和第二分压电路，所述多级放大电路依次级联，所述放大电路包括放大器、数据选择器；所述第二分压电路包括第三分压电阻、第四分压电阻和第五分压电阻；放大器正输入端与电压跟随器输出端连接，放大器负输入端与数据选择器输出端连接；放大器输出端与第二分压电路一端连接，第二分压电路另一端接地；放大器输出端与第三分压电阻一端连接，形成数据选择器第三输入端S3；第五分压电阻一端接地；第三分压电阻另一端与第四分压电阻一端共点连接，形成数据选择器第二输入端S2；所述第四分压电阻另一端与第五电压另一端共点连接，形成数据选择器第一输入端S1；其中数据选择器第一控制端、数据选择器第二控制端用于接收FPGA控制电路的信号控制模块发送的增益倍数控制命令字，并控制数据选择器第一输入端S1、数据选择器第二输入端S2、数据选择器第三输入端S3其中之一与数据选择器输出端连接。

8.根据权利要求1至7之一所述的一种基于时间同步的多通道数据采集仪，其特征在于还包括与模数转换及调理电路个数相对应的传感器电路； 若传感器需要激励源进行驱动，则传感器电路包括传感器和与传感器个数对应的激励源电路，否则，传感器电路包括传感器；当传感器电路包括传感器和激励源电路时，信号控制模块第三端口与激励源电路输入端口连接，激励源输出端口与传感器连接，传感器输出端口与模数转换及调理电路输入端口连接；当传感器电路包括传感器时，传感器输出端口与模数转换及调理电路输入端口连接。

9.根据权利要求8所述的一种基于时间同步的多通道数据采集仪，其特征在于所述激励源电路包括DA转换芯片U1、驱动器U3和隔离电阻R0， DA转换芯片U1的控制字管脚、时钟管脚、数据锁存管脚、复位管脚分别与信号控制模块输出端口的控制字管脚、时钟管脚、数据锁存管脚、复位管脚连接，DA转换芯片U1的电流控制管脚和DA转换芯片U1的输出管脚分别接驱动器基极和驱动器集电极。

Images