CN102279830A - 基于cpci总线的多功能数据采集模块 - Google Patents

Abstract

本发明涉及一种基于CPCI总线的多功能数据采集模块，包括硬件模块和FPGA(Field-Programmable Gate Array：现场可编程门阵列)程序，硬件模块包括阻抗控制电路板、电子元器件、SCSI100信号连接插座、标准CPCI总线连接器、标准3U Eurocard板卡前面板。阻抗控制电路板和电子元器件是本发明的核心功能载体，分为FPGA单元、CPCI总线单元、AD转换单元、DA转换单元、定时器单元、计数器单元、通用IO单元和辅助电路单元共八个功能单元。FPGA程序包括AD转换模块、DA转换模块、定时器模块、计数器模块和通用IO模块，采用Verilog HDL编程开发。本发明本发明性能稳定、可靠性高，可进行长时间、连续大数据量传输；总线信号驱动能力强，传输距离远；结构简单，功能强大，性价比高，使用方便。

Description

基于CPCI总线的多功能数据采集模块

技术领域

本发明涉及一种基于CPCI(Compact Peripheral Component Interconnect：紧凑型外设部件互连标准)总线的多功能数据采集模块，尤其是指一种计算机与外部设备之间进行各种数据转换传输的模块。在各种控制领域中，需要对被控设备的各种数据进行采集、分析、处理和显示等，这就需要一些能完成A/D、D/A及I/O等各种功能的数据采集、转换模块。本发明设计的是一种基于CPCI的多功能数据采集模块，可以同时实现AD转换、DA转换，通用IO，定时器和计数器控制。本发明属于计算机通信，计算机辅助测试及自动测试领域。

背景技术

数据采集，又称数据获取，是利用一种装置，从系统外部采集数据并输入到系统内部。数据采集系统是将现场采集到的数据进行处理、传输、显示、存储等操作的设备。随着测控技术的发展，以嵌入式计算机为核心的数据采集系统已经在测控领域占据了统治地位。

具体地说，数据采集系统的任务，就是采集目标数据源产生的模拟信号并将其转化为数字信号，然后送入计算机，根据具体的需要再由计算机进行相应的计算和处理，得到所需的数据。与此同时，系统还必须将上述计算处理后的部分(或全部)数据准确显示或打印，以实现对某些物理量的实时监视：当然，其中一部分数据还可能被计算机控制系统用来控制某些物理量。

数据采集系统出现于20世纪50年代，1956年美国首先研发了用在军事上的数据采集测试系统，并且测试任务由测试设备高速自动完成。由于该数据采集测试系统具有高速性和一定的灵活性，可以满足传统方法不能完成的数据采集和测试任务，因而得到了认可。在20世纪60年代后期，国外就有成套的数据采集测试设备进入市场，此阶段的数据采集设备和系统多属于专用的系统。

数据采集系统的好坏，主要取决于它的精度和速度。在保证精度的条件下，应用尽可能高的采样速度，以实现实时采集、实时处理和实时控制功能。对于那些数据量比较小或对实时性要求不高的应用，可以选用已经得到了广泛支持且速度较快的SCSI、USB和1394等常用接口，这些标准接口为各种数据采集应用提供了相对丰富的选择，使得像外设这样的生产厂商能够在追求数据传输速度的同时降低成本。他们只需要使生产的设备支持标准接口，减少了在数据采集接口方面研究开发的投入。

20世纪70年代，随着计算机的普及应用，数据采集系统得到了极大的发展，开始出现了通用数据采集与自动测试系统。该阶段的数据采集系统主要有两类：一类由仪器仪表和采集器、通用接口总线和计算机等构成，如GPIB接口总线系统，这类系统主要用于实验室；第二类由数据采集卡、标准总线和计算机构成，如STD总线系统，这类系统在工业现场应用较多。20世纪80年代后期，数据采集系统发生了巨大的变化，由于工业计算机、单片机和大规模集成电路组合，并用软件管理，使系统的成本降低，体积减小，功能成倍增加，数据处理能力大大加强。

随着计算机技术和数字信号处理技术的飞速发展和普及，数据采集系统也迅速地得到应用，尤其是高速数据采集系统的应用正日趋广泛。特别是在涉及到数字信息处理的领域中，如激光雷达信号处理、数字图像处理、数字示波器、超声波检测以及虚拟仪器等领域，能否实现高速准确的数据采集无疑将决定整个系统的性能。

20世纪90年代至今，在国际上技术领先的国家，数据采集技术已经在军事、航空电子设备及宇航技术、工业等领域得到广泛应用。数据采集系统采用更先进的模块式结构，根据不同的应用要求，通过简单的增加和更改模块，并结合系统编程，就可扩展或修改，迅速成为一个新的系统。

随着并行总线技术的发展，以VXI、PCI、PXI等总线为架构的数据采集系统向高速、模块化和即插即用方向发展，已达到64位总线宽度，采样频率可以达到上百万次采样/秒。由于采用了高密度、屏蔽型、针孔式连接器和卡式模块，可以充分保证其稳定性和可靠性，在军事以及工业等领域取得了成功的应用。

但是，对与一些对数据采集模块的性能要求比较高的情况下，传统的基于ISA总线的采集卡显然无法满足要求，即使是目前传输速度很高的USB、SCSI等接口也不能令人满意。对于测控系统中所需要用到的一些PXI总线功能模块，如429、422、AD、DA以及图像采集卡等，虽然有一些成熟的产品可供选用，但这类产品往往是为通用的目标而设计的，并不能很好地满足高性能多功能的数据采集测试要求。

发明内容

本发明的目的在于采用独特的简单实用硬件电路，加上灵活的软件处理，提供一种基于CPCI总线的多功能数据采集模块。该模块利用FPGA芯片、AD芯片、DA芯片和各种信号调理电路等，实现高精度、高速率、多通道的AD转换、DA转换和IO控制，同时还具有定时器控制和计数器控制的功能。本模块采用符合PICMG CompactPCI Specifications Rev1.0标准的CPCI总线实现收发模块与计算机之间的高速数据传输，完全支持符合PCI Specification version 2.2标准的32-bit，33MHz PCI总线电气规范。最终实现外部设备与计算机之间各种数据的连续、高效、稳定的读写功能。

本发明是开发一种基于计算机CPCI总线的多功能数据采集模块，组成包括一硬件模块和一FPGA程序。

其中硬件模块包括：

1)一阻抗控制电路板，包含焊接于此电路板上的电子元器件，共同构成了本发明的核心硬件电路。阻抗控制电路板用于实现本发明中各组成电子元器件之间电气信号的高速、低损耗、短距离传输；所述的电路板上的若干电子元器件用于实现本发明的各项逻辑功能，具体包括以下八个单元：

①一FPGA单元，是本发明的硬件组成部分，是所有电子元器件的核心单元，其应用FPGA芯片，焊接于所述的阻抗控制电路板的中心位置，实现对阻抗控制电路板上其它各组成单元的连接和操控；

②一CPCI总线单元，其应用CPCI总线桥接芯片，与FPGA单元配合实现本发明与CPCI总线计算机的数据传输；

③一AD转换单元，采用四块高性能的16位AD转换芯片，采集模式为并行模式，采集速率1K、2K、5K、8K、10K、15K、20K、100K、150K、200K可选，可同时以最高200KSPS将32路单端或16路差分模拟信号转化为数字信号。另外，由于AD转换芯片模拟量输入通道本身的高阻抗特性，而去掉了输入通道前的运放调理电路，从而避免了因运放性能而带来的延时、漂移、带宽、误差等问题，而且摆脱了以往差分AD采集的模式(使用差分运放对差分模拟信号调理)，利用芯片并行采集的特点，每两个输入通道作为一对差分信号的输入，对差分信号的两个单端信号分别采集，再利用软件处理得到差分信号的采集值，从而在末端消除了叠加在差分信号上的干扰，而且可以只用软件实现差分输入和单端输入并存运行的模式，从而克服了目前市场上一些数据采集板卡在这一点上的不足。总之，充分利用了芯片优势，减少了硬件电路，提高了精密程度；

④一DA转换单元，采用高性能的16位DA转换芯片，可将16路数字信号以多种工作模式(16路同步输出、高8路同步输出、低8路同步输出、每路单独输出)转化为模拟信号；

⑤一定时器单元，采用高性能的锁存驱动芯片，采用FPGA内部程序定时控制，可同时提供4路32位定时信号；

⑥一计数器单元，采用高性能的锁存芯片，采用FPGA内部程序计数控制，可同时对4路数字脉冲信号进行计数，计数器位宽为24位；

⑦一通用IO单元，采用高性能的双向缓冲芯片，每8路为一组，共四组，每组IO输入输出方向程序可控，可以根据实际需要进行灵活的配置；

⑧一辅助电路单元，实现对本发明的供电，对整个电路的复位，程序的下载，并为部分芯片提供配置信息。

2)一SCSI100信号连接插座，焊接于阻抗控制电路板的左侧边缘，用于提供本发明中的各种模拟、数字信号与外部设备连接的接口；

3)一标准CPCI总线连接器，焊接于阻抗控制电路板的右下方边缘，用于提供本发明中CPCI总线与计算机背板之间连接的接口；

4)一标准3U Eurocard板卡前面板，安装于阻抗控制电路板的左侧边缘，用于为本发明提供硬件保护，便于板卡的安装与固定，并起到电磁屏蔽作用；

FPGA程序包括：

1)AD转换模块，用于对32路单端或16路差分中被选择的通道进行模数转换，并通过中断方式通知CPCI总线计算机读取转换的结果；

2)DA转换模块，用于对CPCI总线计算机下发的数字量进行数模转换，另外，采用开环方式与软件数据处理结合，实现对DA输出模拟信号的修正，使得DA输出误差小于1bit的误差；

3)定时器模块，用于经CPCI总线计算机配置后的4路32位定时器定时信号输出；

4)计数器模块，用于经CPCI总线计算机配置后的4路24位计数器进行输入脉冲信号的计数；

5)通用IO模块，用于接收CPCI总线计算机配置信息，得到输入输出方向和输入输出使能设置后，由开启命令进入IO的读写操作；

6)上位机译码、各模块软件隔离和中断处理模块，此部分能够建立起稳定的上位机与底层各模块之间的通信。利用缓冲FIFO和RAM实现了上位机部分与底层各模块部分之间的软件隔离，使得程序更清晰更稳定。应用所需的所有中断部分统一由中断处理模块进行管理，便于软件的调试。

其中，所述的AD转换模块，其组成包括：一AD转换子模块、一数据缓存FIFO、一中断发送子模块和一CPCI总线读操作子模块。

AD转换子模块，完成模数转换的过程和将转换结果存入缓存FIFO过程；

数据缓存FIFO，是在FPGA内部开辟的大小为16K×32-bit的存储空间，由于此发明的CPCI总线数据宽度为32位，但AD转换的结果为16位，为了节省缓存FIFO空间和最大效率的利用总线，将缓存FIFO设置为32位宽，即一个存储单元可存储两个通道的转换结果，计算机每次可以读取两个通道的转换结果；

中断发送子模块，根据计算机设置的FIFO中断Level，满足条件后在中断屏蔽位开启前提下向计算机申请中断，通知计算机读取AD转换结果；

CPCI总线读操作子模块，通过与CPCI总线单元的电气信号的时序配合，实现DMA和总线Target从设备读写数据两种方式，完成计算机对AD模块配置信息的下发和AD转换结果的读取。

其中，所述的DA转换模块，其组成包括：一DA转换子模块、一DA转换数据缓存RAM和一CPCI总线写操作子模块。

DA转换子模块，完成数模转换过程；

DA转换缓存RAM，是在FPGA内部开辟的大小为2K×16-bit存储空间，用于存储计算机下发的DA转换数字量；

CPCI总线写操作子模块，通过与CPCI总线单元的电气信号的时序配合，通过DMA和总线Target从设备写数据两种方式，完成计算机对DA模块配置信息的下发和DA转换数据的存储。

其中，该阻抗控制电路板板卡为3U Eurocard外型，尺寸为160mm×100mm，厚度为1.6mm，采用FR-4材料，6层电路板，包括一个电源层、一个地层和四个信号层，单端信号传输线特性阻抗为50Ω±10Ω。

其中，该CPCI总线单元每一路CPCI总线信号都要串联一个10Ω终端电阻，信号布线长度保持在1.5英寸以内，时钟线长度保持为2.5±0.1英寸范围内。

其中，该阻抗控制电路板的叠层顺序为顶层、地层、第一中间信号层、第二中间信号层、电源层、底层；布线时将时钟信号、模拟量输入输出信号走顶层和地层；模拟信号和数字信号走线不交叉；CLOCK用地线屏蔽，模拟量输入信号间用地线相隔；AD、DA转换芯片下方不走数字信号，数字地和模拟地仅在地层一处相通。

其中，该AD转换单元，模拟信号直接通过SCSI100连接器与AD转换芯片相连，省去了繁琐的衰减放大调理电路，避免了由于复杂电路引起的模拟信号误差的积累；差分AD的选择只是软件上的选择，硬件上没有任何改变，只是将两个通道看作一对差分，一个通道作为差分正向的输入，另一个通道作为差分负向的输入，计算机软件将两个通道解析出来的模拟量作差便得到差分模拟量的数值。此设计的益处在于：①省去了构成差分AD的复杂硬件电路；②避免了误差的积累；③差分输入的差模量最大可达+-20V，几乎没有哪一款运放能承受如此高的差模量。

其中，该标准CPCI总线连接器，采用符合IEC-1076国际标准高密度气密式针孔连接器。

其中，该标准3U Eurocard板卡前面板，通过两个螺钉与阻抗控制电路板连接，并带有EMC密封圈。

本发明是一种基于计算机CPCI总线的多功能数据采集模块，其优点及功效在于：数据采集精度高、通道数多、功能强大、性能稳定、可靠性高，可进行长时间、大数据量的各种模拟数字信号的连续采集转换传输；CPCI总线数据传输具有DMA功能，总线实际传输速率最高可达80MB/s，高速连续传输不丢帧；采用阻抗控制设计，信号完整性及电磁兼容性好；结构简单，性价比高，使用方便。

附图说明

图1所示本发明——基于CPCI总线的多功能数据采集模块示意图；

图2所示为本发明硬件整体设计框图

图3所示为图2中CPCI总线单元设计原理图

图4所示为图2中DA转换单元设计图

图5所示为图2中AD转换单元设计图

图6所示为图2中定时器单元设计图

图7所示为图2中计数器单元设计图

图8所示为图2中通用IO单元设计图

图9所示为本发明中FPGA设计开发原理框图

图10所示为开启AD转换的时序图

图11所示为读取AD芯片转换结果的时序图

图12所示为DA转换的时序图

图13所示为定时器模块工作时序图

图14所示为计数器模块工作时序图

图15所示为通用IO模块工作时序图

图中具体标号如下：

101阻抗控制电路板              102若干电子元器件

103 SCSI100信号连接插座        104 CPCI总线连接器

105 3U Eurocard板卡前面板      501连接螺钉

502前面板固定钳                601 FPGA单元

602 CPCI总线单元               603 DA转换单元

604 AD转换单元                   605定时器单元

606计数器单元                    607通用IO单元

608辅助电路单元                  701 CPCI总线端

702 Local局部总线端              1301电平转换模块

1302 FPGA配置模块                1303 CPCI总线配置模块

1304复位电路模块                 1305外部供电调试模块

1401 FPGA芯片JTAG配置端口定义    1402 FPGA芯片AS配置端口定义

1201 AD转换模块                  1202 DA转换模块

1203定时器模块                   1204计数器模块

1205通用IO模块                   1206 AD转换子模块

1207数据缓存FIFO子模块           1208 AD中断发送子模块

1209 CPCI总线读操作子模块        1210 DA转换子模块

1211数据缓存RAM子模块            1212 CPCI总线写操作子模块

1213定时器输出子模块             1214定时器中断发送子模块

1215计数器输出子模块             1216计数器中断发送子模块

1401从模式单周期读操作模块       1402 DMA读操作模块

1601从模式单周期写操作模块       1602 DMA写操作模块

具体实施方式

本发明是一种基于CPCI总线的多功能数据采集模块，包括FPGA逻辑功能的开发，以及各种配置信息的设定，最终实现AD转换、DA转换，IO控制，定时器控制和计数器控制以及CPCI总线操作。本发明的具体组成包括硬件模块和FPGA程序。其中硬件模块包括：(1)一阻抗控制电路板；包含焊接于此电路板上的电子元器件，具体包括以下八个单元：一FPGA单元，一CPCI总线单元，一AD转换单元，一DA转换单元，一定时器单元，一计数器单元，一通用IO单元，一辅助电路单元；(2)一SCSI100信号连接插座；(3)一标准CPCI总线连接器；(4)一标准3U Eurocard板卡前面板。

所述阻抗控制电路板101采用标准FR-4材料制板，6层PCB设计，第一层(L1)为信号层1，第二层(L2)为地层，第三层(L3)为信号层2，第四层(L4)为信号层3，第五层(L5)为电源层，第六层(L6)为信号层4，各板层厚度如下表1所示。

层号	类型	厚度(mils)
			L1		0.6
	半固化片	4
			L2		1.2
	半固化片	4
			L3		1.2
	芯板	48.2
			L4		1.2
	半固化片	4
			L5		1.2
	半固化片	4
			L6		0.6

表1

对于所述阻抗控制电路板101上信号层1、信号层2、信号层3和信号层4的所有信号走线，其单端阻抗均为50Ω±10Ω。

所述若干电子元器件102全部焊接于所述阻抗控制电路板101上，按照功能分为5个单元——FPGA单元601、CPCI总线单元602、DA转换单元603、DA输出电压调理单元609、AD转换单元604、定时器单元605、计数器单元606、通用IO单元607和辅助电路单元608。

所述FPGA单元601选用Altera公司的Cyclone III系列的芯片EP3C40F484C8N，使用Verilog HDL编程开发，实现各种数据的转换传输和CPCI总线操作。

所述CPCI总线单元602选用PLX公司的CPCI总线桥接芯片PCI-9054，用于与FPGA单元601配合，实现本发明与CPCI总线计算机的数据传输；PCI-9054桥接芯片引脚按逻辑功能分为CPCI总线端信号和Local局部总线端信号两部分。

所述Local局部总线端信号与所述FPGA单元EP3C40F484C8N芯片的IO管脚互联，部分信号外接上拉或下拉电阻。通过FPGA芯片的管脚编程配合产生Local局部总线逻辑时序，完成各项CPCI总线操作。

所述DA转换单元603，采用1片高性能的DA转换芯片AD5360BSTZ，可同时对16路模拟输出进行操作，可配置为四种输出模式：全部并行输出、高八路并行输出、低八路并行输出、每路单独输出。输出电压范围为±10V，驱动能力为±5mA，支持内部或外部触发功能。转换精度为16位，输出建立时间为20μs，供电电源为±12V，基准电源为+5V。基准电源采用1片高精度的+5V基准芯片ADR425BR。DA转换单元如图4所示。

所述AD转换单元604，采用4片高性能的AD转换芯片AD7606BSTZ，每个AD7606BSTZ可同时对8路模拟信号进行模数转换，共可以同时对32路单端模拟信号或16路差分信号进行模数转换。电压输入范围为±10V或±5V可选，采集模式为并行采集，采集速率1K、2K、5K、8K、10K、15K、20K、100K、150K、200K可选，每路采集速率最高为200KS/s，总采集速率达6.4MS/s，支持2、4、8、16、32、64倍过采样采集，支持内部或外部触发功能。供电电源为±12V，转换精度为16位。基准电源为+2.5V。基准电源采用2片高精度的+2.5V基准芯片ADR421BR。AD转换单元如图5所示。

所述通用IO单元607，采用4片高性能的双向缓冲芯片74LS245，每片74LS245可同时对8路信号进行输入输出缓冲，每8路为一组，共4组，每组的输入输出方向可设置，共32路IO，此种设计使得IO口配置更灵活，使用更方便，驱动能力可达±10mA。通用IO单元如图8所示。

所述辅助电路单元608，包括电平转换模块、FPGA配置模块、CPCI总线配置模块、复位电路模块和外部供电调试模块五个部分。可以实现对该多功能数据采集模块的供电，实现对本模块电路的复位，程序的下载，对部分芯片提供配置信息，并且还可以实现在未通过CPCI接入时可通过外部电源供电模块进行部分电路的供电调试。

所述复位电路模块1304由1个复位按钮和1个复位芯片MAX811，1个去耦电容构成，按下复位按钮使管脚置低即可让复位芯片输出大约150us的低脉冲，作为整个电路板的复位信号，复位芯片MAX811可有效的避免复位开关的抖动问题。

本发明多功能数据采集模块可实现五个逻辑功能——转换数据接收、转换数据发送、定时、计数和IO操作。本发明中所述FPGA逻辑功能开发也分别对应此五项功能，分别为AD转换模块1201、DA转换模块1202、定时器模块1203、计数器模块1204和通用IO模块1205。

1)所述AD转换模块1201原理

本发明AD采集模式为并行模式，可以对32路单端或16路差分模拟信号并行采集。AD转换的实现，主要是依靠在FPGA单元601内部构造的AD转换子模块1206、数据缓存FIFO子模块1207、AD中断发送子模块1208和CPCI总线读操作子模块1209。

本发明AD转换模块1201首先接收到计算机一系列的配置命令，完成如采样率选择、过采样率选择、通道选择、单端或差分选择、内外部触发方式选择等配置后，AD转换模块1201进入AD转换就绪阶段，当接收到计算机的开启转换命令或外部触发信号有效后，便开始了AD转换。开启AD转换的时序图如图10所示。

所述FPGA单元601内部开辟了一个容量为16K×32bits的FIFO(1207)，当以最高200KS/s采样速率，32路通道同步采集时，可以存储5ms的数据量。每次采样结束后，数据缓存FIFO子模块1207将转换的结果从AD芯片模块604中读取出来，然后存储到FIFO中，当FIFO中存储量满足了触发中断条件时，AD中断发送子模块1208开始工作，向计算机申请中断，通知计算机读取AD转换的数据结果。读取AD芯片转换结果的时序图如图11所示。

本发明产生的中断信号被计算机接收后，计算机首先读取FPGA单元601中开辟的中断状态寄存器，判断中断类型，若是AD接收FIFO中断，计算机便可以通过CPCI总线的两种读数方式来读取所述缓存FIFO中的数据，即DMA模式(1402)和总线Target从设备读数模式(1401)。两种CPCI总线传输模式的实现，都是通过FPGA芯片配合CPCI桥接芯片Local局部总线端信号的时序操作来完成的。

本发明通过对以上所述的AD转换模块1201操作，就能够实现模拟量的连续、大量采集和数字量的快速传输。

2)所述DA转换模块1202原理

本发明中DA转换模块1202是通过DA转换子模块1210、数据缓存RAM子模块1211和CPCI总线写操作子模块1212来实现。

本发明DA转换模块1202首先接收到计算机一系列的配置命令，完成如通道选择、内外部触发方式选择、单次或周期性输出模式选择等配置后，DA转换模块1202进入DA转换就绪阶段，当接收到计算机的开启转换命令或外部触发信号有效后，便开始了DA转换。DA转换的时序图如图12所示。

所述FPGA单元601内部开辟了一个容量为2K×16bits的RAM(1211)，计算机将所要转换的数字量下发到FPGA单元601，然后将数据暂存到RAM中，当转换开始时，DA转换模块1202将要转换的数据从RAM中读出并传输给DA芯片，然后启动DA芯片转换，经过一定的建立时间后便有相应的模拟量输出。

计算机可通过CPCI总线的两种写数方式将DA转换的数据写入RAM空间中，即DMA模式1602和总线Target从设备写数模式1601。两种CPCI总线数据写模式的实现，都是通过FPGA单元601配合CPCI桥接芯片Local局部总线端信号的时序操作来完成的。

3)所述定时器模块1203原理

本发明中定时器模块1203主要是通过定时器输出子模块1213和定时器中断发送子模块1214来实现。

本发明中定时器模块1203首先接收到计算机一系列的配置命令，完成如通道选择、定时时间设置、有效电平类型选择、有效电平保持时间设置等配置后，定时器模块1203进入工作就绪阶段，当接收到计算机的开启定时输出命令后，定时器便开始了工作。定时器单元如图6所示，定时器工作时序图如图13所示。

本发明中定时器定时一到，定时器中断发送子模块1214开始工作，向计算机申请中断，中断信号被计算机接收后，计算机首先读取FPGA单元601中开辟的中断状态寄存器，判断中断类型，若为定时器中断，便去处理定时器的善后工作，如触发其他操作、关闭相应通道定时器、配置下次定时信息等。

4)所述计数器模块1204原理

本发明中计数器模块1204主要是通过计数器输入子模块1215和计数器中断发送子模块1216来实现。

本发明中计数器模块1204首先接收到计算机一系列的配置命令，完成如通道选择、计数超时时间设置、计数脉冲有效电平类型选择等配置后，计数器模块1204进入工作就绪阶段，当接收到计算机的开启脉冲计数命令后，计数器便开始了工作。计数器单元如图7所示，计数器工作时序图如图14所示。

本发明中计数器计数完成后，计数器中断发送子模块1216开始工作，向计算机申请中断，中断信号被计算机接收后，计算机首先读取FPGA单元601中开辟的中断状态寄存器，判断中断类型，若为计数器中断，便去处理计数器的善后工作，如触发其他操作、关闭相应通道计数器、配置下次计数信息等。

5)所述通用IO模块1205原理

本发明中通用IO模块共32路，每8路为一组，共四组，每组的方向可软件设置。通用IO模块1205首先接收到计算机一系列的配置命令，完成如通道选择、IO方向设置、输入输出使能设置、输出数据设置等配置后，通用IO模块1205进入工作就绪阶段，当接收到计算机开启输入输出命令后，通用IO模块开始了读写操作。通用IO工作时序图如图15所示。

AD模块、DA模块、定时器模块、计数器模块和通用IO模块的时序图如图10、图11、图12、图13、图14、图15所示，图中时间表如表2所示。

表2

Claims (9)

1.一种基于CPCI总线的多功能数据采集模块，其特征在于：其组成分为两部分——硬件模块和FPGA程序；

其中硬件模块包括：

1)一阻抗控制电路板，包含焊接于此电路板上的电子元器件，具体包括以下八个单元：

①一FPGA单元，其应用FPGA芯片，焊接于所述的阻抗控制电路板的中心位置，用于实现对阻抗控制电路板上其它各组成单元的连接和操控；

②一CPCI总线单元，其应用CPCI总线桥接芯片，用于与FPGA单元配合实现该基于CPCI总线的多功能数据采集模块与CPCI总线计算机的数据传输；

③一AD转换单元，采用四块16位AD转换芯片，采集模式为并行模式，采集速率1K、2K、5K、8K、10K、15K、20K、100K、150K、200K可选，可同时以最高200KSPS将32路单端或16路差分模拟信号转化为数字信号；

④一DA转换单元，采用16位DA转换芯片，可将16路数字信号以多种工作模式转化为模拟信号；所述的多种工作模式包括：16路同步输出、高8路同步输出、低8路同步输出、每路单独输出；

⑤一定时器单元，采用锁存驱动芯片，采用FPGA内部程序定时控制，可同时提供4路32位定时信号；

⑥一计数器单元，采用锁存芯片，采用FPGA内部程序计数控制，可同时对4路数字脉冲信号进行计数，计数器位宽为24位；

⑦一通用IO单元，采用双向缓冲芯片，每8路为一组，共四组，每组IO输入输出方向程序可控，根据实际需要进行配置；

⑧一辅助电路单元，实现对所有单元的供电，对整个电路的复位，程序的下载，并为部分芯片提供配置信息；

2)一SCSI100信号连接插座，焊接于阻抗控制电路板的左侧边缘，用于提供该基于CPCI总线的多功能数据采集模块中的各种模拟、数字信号与外部设备连接的接口；

3)一标准CPCI总线连接器，焊接于阻抗控制电路板的右下方边缘，用于提供CPCI总线与计算机背板之间连接的接口；

4)一标准3U Eurocard板卡前面板，安装于阻抗控制电路板的左侧边缘，用于为该基于CPCI总线的多功能数据采集模块提供硬件保护，便于板卡的安装与固定，并起到电磁屏蔽作用；

FPGA程序包括：

1)AD转换模块，对32路单端或16路差分中被选择的通道进行模数转换，并通过中断方式通知CPCI总线计算机读取转换的结果；

2)DA转换模块，对CPCI总线计算机下发的数字量进行数模转换，另外，采用开环方式与软件数据处理结合，实现对DA输出模拟信号的修正，使得DA输出小于1bit的误差；

3)定时器模块，经CPCI总线计算机配置后的4路32位定时器定时信号输出；

4)计数器模块，经CPCI总线计算机配置后的4路24位计数器进行输入脉冲信号的计数；

5)通用IO模块，接收CPCI总线计算机配置信息，得到输入输出方向和输入输出使能设置后，由开启命令进入IO的读写操作；

6)上位机译码、各模块软件隔离和中断处理模块，建立上位机与底层各模块之间的通信；利用数据缓冲FIFO和RAM实现上位机部分与底层各模块部分之间的软件隔离；应用所需的所有中断部分统一由中断处理模块进行管理，便于软件的调试。

2.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：所述的AD转换模块，其组成包括：一AD转换子模块、一数据缓存FIFO、一中断发送子模块和一CPCI总线读操作子模块；

AD转换子模块，完成模数转换的过程和将转换结果存入FIFO过程；

数据缓存FIFO，是在FPGA内部开辟的大小为16K×32-bit的存储空间，将数据缓存FIFO设置为32位宽，即一个存储单元可存储两个通道的转换结果，计算机每次可以读取两个通道的转换结果；

中断发送子模块，根据计算机设置的数据缓存FIFO中断Level，满足条件后在中断屏蔽位开启前提下向计算机申请中断，通知计算机读取AD转换结果；

CPCI总线读操作子模块，通过与CPCI总线单元的电气信号的时序配合，实现DMA和总线Target从设备读写数据两种方式，完成计算机对AD模块配置信息的下发和AD转换结果的读取。

3.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：所述的DA转换模块，其组成包括：一DA转换子模块、一DA转换数据缓存RAM和一CPCI总线写操作子模块；

DA转换子模块，完成数模转换过程；

DA转换缓存RAM，是在FPGA内部开辟的大小为2K×16-bit存储空间，用于存储计算机下发的DA转换数字量；

CPCI总线写操作子模块，通过与CPCI总线单元的电气信号的时序配合，通过DMA和总线Target从设备写数据两种方式，完成计算机对DA模块配置信息的下发和DA转换数据的存储。

4.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该阻抗控制电路板板卡为3U Eurocard外型，尺寸为160mm×100mm，厚度为1.6mm，采用FR-4材料，6层电路板，包括一个电源层、一个地层和四个信号层，单端信号传输线特性阻抗为50Ω±10Ω。

5.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该CPCI总线单元每一路CPCI总线信号都要串联一个10Ω终端电阻，信号布线长度保持在1.5英寸以内，时钟线长度保持为2.5±0.1英寸范围内。

6.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该阻抗控制电路板的叠层顺序为顶层、地层、第一中间信号层、第二中间信号层、电源层、底层；布线时将时钟信号、模拟量输入输出信号走顶层和地层；模拟信号和数字信号走线不交叉；CLOCK用地线屏蔽，模拟量输入信号间用地线相隔；AD、DA转换芯片下方不走数字信号，数字地和模拟地仅在地层一处相通。

7.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该AD转换单元，模拟信号直接通过SCSI100连接器与AD转换芯片相连。

8.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该标准CPCI总线连接器，采用符合IEC-1076国际标准高密度气密式针孔连接器。

9.根据权利要求1所述的基于CPCI总线的多功能数据采集模块，其特征在于：该标准3U Eurocard板卡前面板，通过两个螺钉与阻抗控制电路板连接，并带有EMC密封圈。

Images