CN101587498B - 双模式信号采集板 - Google Patents

双模式信号采集板 Download PDF

Info

Publication number
CN101587498B
CN101587498B CN2009100878477A CN200910087847A CN101587498B CN 101587498 B CN101587498 B CN 101587498B CN 2009100878477 A CN2009100878477 A CN 2009100878477A CN 200910087847 A CN200910087847 A CN 200910087847A CN 101587498 B CN101587498 B CN 101587498B
Authority
CN
China
Prior art keywords
module
data
chip
adc
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100878477A
Other languages
English (en)
Other versions
CN101587498A (zh
Inventor
刘国满
孟镭
张雄奎
方秋均
高梅国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN2009100878477A priority Critical patent/CN101587498B/zh
Publication of CN101587498A publication Critical patent/CN101587498A/zh
Application granted granted Critical
Publication of CN101587498B publication Critical patent/CN101587498B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种双模式信号采集板，属于数据采集技术领域。该采集板包括包括电源模块、时钟模块、功分器模块、ADC模块、多路分配模块、数据预处理模块、数据缓存模块、控制接口模块和主控模块，可以实现两种模式数据采集、多种触发方式控制、数据缓存、数据预处理、数据传输等功能。解决了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布难于实现的问题，还解决了利用两片2GSPS采样率的ADC芯片实现交织采样的技术问题。适合应用于SAR雷达回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等对采样速率、输入带宽要求极高的数据采集场合。

Description

双模式信号采集板
技术领域
本发明涉及一种双模式信号采集板，属于数据采集技术领域。
背景技术
高速信号采集板主要应用于SAR回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等需要超高速、超带宽信号采集等场合。现有的高速信号采集板通常存在两个技术难题，一是在GSPS数据采集速率下，通道间同步、多种触发方式控制、采集数据预处理以及传输、数据缓存、时钟网络分布等问题变得难以处理；二是对超高频、超带宽的模拟信号一般都采用正交双通道采样，但对于超高频、超带宽的模拟信号很难做到严格的正交，这就会影响采样信号的质量。
发明内容
本发明的目的是克服在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布等问题；同时本发明还实现了利用两片2GSPS采样率的ADC芯片完成交织4GSPS单通道数据采集，可直接对实信号进行采样，避免对模拟信号作正交处理，从而提高信号采样质量。
本发明所涉及的一种双模式信号采集板可实现两种工作模式，分别是双通道模式和交织模式：双通道模式可以实现2GSPS双通道数据采集，交织模式可以实现单通道4GSPS数据采集。该采集板包括一个电源模块、一个时钟模块、一个功分器模块、两个ADC模块、两个多路分配模块、一个数据预处理模块、一个数据缓存模块、一个控制接口模块和一个主控模块，本发明的功能模块原理框图见图1，其中：
电源模块为该板上的各个功能模块提供工作电压；
时钟模块接收外界提供的模拟正弦信号，经过转换之后为两个ADC模块提供采样时钟；
功分器模块工作在交织模式下，它将一路模拟信号分成两路等幅等相的模拟信号分别提供给两路ADC模块；
ADC模块包括一片2GSPS采样率、3GHz模拟信号带宽的ADC芯片，用于将外界输入的模拟信号高速地变换为数字信号并输出给多路分配模块；
多路分配模块将ADC模块输出的高速数据分流成4路低速数据流并输出给数据预处理模块；
数据预处理模块接收多路分配模块输出的分流后的低速数据，完成数据整合、预处理工作，并将处理后的数据输出给数据缓存模块；
数据缓存模块介于数据预处理模块和控制接口模块之间，用来缓存需要上传至主控模块的数据；
控制接口模块与数据缓存模块以及主控模块相连，可以将数据缓存模块中的数据以及板卡状态信息上传给主控模块，也可以向数据缓存模块发送上位机对板卡的控制命令；
主控模块通过PCI总线与上位机通信，作为上位机与板卡内部通信的媒介，负责把上位机的控制命令传输到板卡内部，或者把板卡采集的数据以及板卡状态信息传输给上位机；
该双模式信号采集板通过CPCI接口的J1与上位机通信，通过CPCI接口的J3进行板间通信，通过CPCI接口的J4、J5将采集到的数据输出给系统中的其他处理板。
两种工作模式可以通过电阻跳线来选择，再进行相关的设置就可以实现相应模式的数据采集。
有益效果：
基于以上实现方案，该高速数据采集板卡具有以下特征：双通道2GSPS(双通道模式)和单通道4GSPS(交织模式)的采样率，3GHz的模拟输入带宽，1M Sample的数据缓存深度，具有外触发、过门限检测触发等多种触发方式，多种对外的高速接口，包括PCI、自定义I/O接口和RapidIO接口，以及很强的信号处理能力。克服了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布等问题，并通过交织4GSPS单通道数据采集，提高了信号采样质量。
附图说明
图1是本发明的功能模块原理框图；
图2是本发明一种具体实施方式的具体实现框图；
图3是本发明一种具体实施方式的时钟模块具体结构框图；
图4是本发明一种具体实施方式的数据采集通道具体结构框图。
具体实施方式
下面结合附图与具体实施方式对本发明做进一步详细描述：
本发明所涉及的一种双模式信号采集板的具体实施方式的具体实现框图见图2：
电源模块包括9片电源转换芯片；
时钟模块包括一片型号为MAX9600的比较器和一片型号为MC100LVEP14的时钟驱动芯片；
功分器模块包括一片型号为RPS-2-30+的一分二功分器芯片；
ADC模块包括一片型号为TS83102G0的ADC芯片；
多路分配模块包括一片型号为AT84CS001的多路分配芯片；
数据预处理模块包括一片型号为XC5VSX95T的FPGA芯片；
数据缓存模块包括四片型号为IDT7240118的FIFO芯片；
控制接口模块包括一片型号为XC5VLX30的FPGA芯片；
主控模块包括一片型号为TMS320C6455的DSP芯片。
外部提供的模拟正弦信号经过时钟模块内的比较器MAX9600芯片产生方波时钟，再由时钟驱动芯片MC100LVEP14分为三路时钟，然后根据板卡的工作模式取其中两路分别提供给两路ADC芯片，具体配置方式见图3。
该双模式信号采集板包括两个数据采集通道，数据采集通道具体结构见图4，每个通道包括一片型号为TS83102G0的ADC芯片和一片型号为AT84CS001的多路分配芯片。
在双通道模式下，两路采样时钟同相，两路ADC芯片的模拟输入信号由两路输入，直接给各自的ADC芯片，两路采集的数据相互之间独立地传输、存储和转发；在交织模式下，两路采样时钟反相，即：相位差180°，模拟信号由一路输入，然后经过一分二的功分器分成两路等幅等相的模拟信号给两路ADC，两个通道采集的数据最终需要交织在一起，等效地实现两倍的单通道采样率的采样，即得到该采集板在交织模式下的4GSPS采样率。ADC芯片将时钟以及模数转换后的10bit数据输出给AT84CS001芯片，AT84CS001芯片把输入的高速数据流分流成4路10bit低速数据流和低速时钟给XC5VSX95T芯片。
XC5VSX95T芯片接收AT84CS001芯片分流后的数据，然后对数据进行整合、预处理和转发，将整合和预处理后的数据通过CPCI接口(J4、J5)实时地向板外传输，同时还可以将部分ADC采集的数据缓存入FIFO供DSP读取、处理和分析，而且XC5VSX95T芯片与CPCI接口J3有16对GPIO高速串行收发互联线和4对差分控制线，可以实现板间的高速串行通信和控制。同时，XC5VSX95T芯片完成对整个板卡的复位控制以及ADC数据采集通路的复位、开始、结束控制和触发控制等。
IDT7240118型FIFO芯片用于缓存部分ADC采集的数据。每片FIFO最大存储容量为128K×40bit，每片FIFO的数据宽度为40bit，最高工作时钟频率是250MHz，所以单片FIFO的最高工作带宽为1.25GB/s，而单通道AD的峰值速率为2.5GB/s，所以采用两片FIFO作宽度扩展后实时接收一路ADC采集的数据，该板卡共使用4片FIFO，用于实时缓存两路ADC采集的部分数据。
XC5VLX30芯片读取FIFO中缓存的数据，然后通过EMIF总线传输给DSP，DSP也可以将控制参数传给XC5VLX30实现数据采集控制。同时XC5VLX30芯片可以完成对整个板卡的复位控制、ADC数据采集通路的复位、开始和结束控制、触发控制等。XC5VLX30芯片与CPCI接口J3有4对差分控制线，实现板间的控制。
板卡通过电阻跳线选择使用XC5VSX95T和XC5VLX30这两片FPGA中的一片实现对整个板卡的复位控制、ADC数据采集通路的复位、开始和结束控制、触发控制等功能。两片FPGA之间有若干互联线，可以实现相互之间的通信。
TMS320C6455型DSP芯片是该采集板的控制核心，它通过CPCI接口J1与主机的PCI接口相连，可以与主机进行数据和命令通信。DSP通过EMIF接口与板卡内部的XC5VLX30芯片相连，可以把控制命令传输到板卡内部，也可以把采集的数据读入并处理后传输给主机。1个4通道(或者4个1通道)的高速SRIO接口与CPCI接口J3连接实现板间高速串行通信。

Claims (2)

1.一种双模式信号采集板，其特征在于：采集板包括一个电源模块、一个时钟模块、一个功分器模块、两个ADC模块、两个多路分配模块、一个数据预处理模块、一个数据缓存模块、一个控制接口模块和一个主控模块；采集板能实现两种工作模式，分别是双通道模式和交织模式：双通道模式实现双通道2GSPS的采样率的数据采集，交织模式实现单通道4GSPS的采样率的数据采集；采集板中各个功能模块的实现功能为：
电源模块为采集板上的各个功能模块提供工作电压；
时钟模块接收外界提供的模拟正弦信号，经过转换之后为两个ADC模块提供采样时钟；
功分器模块工作在交织模式下，它将一路模拟信号分成两路等幅等相的模拟信号分别提供给两个ADC模块；
ADC模块包括一片2GSPS采样率、3GHz模拟信号带宽的ADC芯片，用于将外界输入的模拟信号高速地变换为数字信号并输出给多路分配模块；
多路分配模块将ADC模块输出的高速数据分流成4路低速数据流并输出给数据预处理模块；
数据预处理模块接收多路分配模块输出的分流后的低速数据，完成数据整合、预处理工作，并将处理后的数据输出给数据缓存模块；
数据缓存模块介于数据预处理模块和控制接口模块之间，用来缓存需要上传至主控模块的数据；
控制接口模块与数据缓存模块以及主控模块相连，能够将数据缓存模块中的数据以及采集板状态信息上传给主控模块，也能够向数据缓存模块发送上位机对采集板的控制命令；
主控模块通过PCI总线与上位机通信，作为上位机与采集板内部通信的媒介，负责把上位机的控制命令传输到采集板内部，或者把采集板采集的数据以及采集板状态信息传输给上位机；
该双模式信号采集板通过CPCI接口的J1与上位机通信，通过CPCI接口的J3进行板间通信，通过CPCI接口的J4、J5将采集到的数据输出给系统中的其他处理板；
两种工作模式能够通过电阻跳线来选择，再进行相关的设置就可以实现相应模式的数据采集。
2.根据权利要求1所述的一种双模式信号采集板，其特征在于：使用CPCI6U标准板型，工作在工业控制计算机平台上，时钟模块包括一片型号为MAX9600的比较器和一片型号为MC100LVEP14的时钟驱动芯片；功分器模块包括一片型号为RPS-2-30+的一分二功分器芯片；ADC模块包括一片型号为TS83102G0的ADC芯片；多路分配模块包括一片型号为AT84CS001的多路分配芯片；数据预处理模块包括一片型号为XC5VSX95T的FPGA芯片；数据缓存模块包括四片型号为IDT7240118的FIFO芯片；控制接口模块包括一片型号为XC5VLX30的FPGA芯片；主控模块包括一片型号为TMS320C6455的DSP芯片。
CN2009100878477A 2009-06-24 2009-06-24 双模式信号采集板 Expired - Fee Related CN101587498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100878477A CN101587498B (zh) 2009-06-24 2009-06-24 双模式信号采集板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100878477A CN101587498B (zh) 2009-06-24 2009-06-24 双模式信号采集板

Publications (2)

Publication Number Publication Date
CN101587498A CN101587498A (zh) 2009-11-25
CN101587498B true CN101587498B (zh) 2010-11-10

Family

ID=41371746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100878477A Expired - Fee Related CN101587498B (zh) 2009-06-24 2009-06-24 双模式信号采集板

Country Status (1)

Country Link
CN (1) CN101587498B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101915905A (zh) * 2010-07-19 2010-12-15 北京航空航天大学 一种用于二维综合孔径辐射计的实时信号处理机结构
CN102006069A (zh) * 2010-12-20 2011-04-06 四川九洲电器集团有限责任公司 基于低成本多路并行高速率的a/d采样电路板
CN102074055B (zh) * 2011-01-04 2012-06-20 浙江大学 基于多机协同架构的快速记录仪及自标定和多机协同方法
CN102082578B (zh) * 2011-03-07 2013-09-04 四川九洲电器集团有限责任公司 一种通用超宽带接收方法
CN102571317B (zh) * 2012-01-06 2016-04-27 因诺微科技(天津)有限公司 软件无线电系统中基于pci总线的数据同步方法及系统
CN103067005A (zh) * 2012-12-27 2013-04-24 中国电子科技集团公司第三十四研究所 大动态中高频模拟信号数字化转换电路
CN103560805B (zh) * 2013-11-18 2016-02-03 绵阳市维博电子有限责任公司 一种多路信号同步处理系统及方法
US9647827B1 (en) * 2015-10-23 2017-05-09 Raytheon Company Precision clock enabled time-interleaved data conversion
CN105897281A (zh) * 2016-05-06 2016-08-24 厦门市合佳兴电子有限公司 一种基于射频捷变收发器的软件无线电平台
CN106067820A (zh) * 2016-06-27 2016-11-02 湖南正申科技有限公司 数据采集装置
CN109901128A (zh) * 2017-12-08 2019-06-18 南京理工大学 基于fpga的微波报靶信号处理系统
CN109194497B (zh) * 2018-07-17 2021-07-16 中国航空无线电电子研究所 面向软件无线电系统的双srio网络备份系统
CN111342841B (zh) * 2020-03-10 2023-02-28 西南科技大学 一种可重配置的多通道信号采集与传输系统
CN112948309B (zh) * 2021-03-11 2023-05-16 上海微波设备研究所（中国电子科技集团公司第五十一研究所） 一种基于fpga的减少bufg资源的实时传输实现系统及方法
CN114281254A (zh) * 2021-12-16 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种多路数据采集存储系统

Also Published As

Publication number Publication date
CN101587498A (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101587498B (zh) 双模式信号采集板
CN101604225A (zh) 一种32通道同步信号采集板
CN101604541B (zh) 双通道数字射频存储板
CN210807582U (zh) 一种基于fpga的多通道音频采集系统
CN100447827C (zh) 双通道dspeed-adc_d2g高速数据采集板
CN107367985A (zh) 一种多通道实时数据采集系统
CN201465110U (zh) 一种32通道同步信号采集板
CN103593487A (zh) 一种信号采集处理板
CN104242981B (zh) 一种基于软件无线电的嵌入式通讯装置
CN202083795U (zh) 基于cpci的雷达数据采集卡
CN201465109U (zh) 基于光纤和pci-e的高速数据采集卡
CN104754249B (zh) 一种应用于水下成像声纳的信号处理系统
CN201429702Y (zh) 双模式信号采集板
CN101894086A (zh) 串口集线器及多串口高速通讯方法
CN114257245A (zh) 一种基于dsp-fpga的多通道ad采集系统
CN103592631A (zh) 雷达信号控制系统及方法
CN109783418A (zh) 一种宽频带信号高速采集与波形存储分析系统
CN206892623U (zh) 声纳水下多通道数据采集模块
CN104950773A (zh) 混合型智能数据采集处理装置
CN202394225U (zh) 基于pci总线的高速数据采集模块
CN201293939Y (zh) 一种高速数据采集系统
CN201909847U (zh) 基于vxi接口的双通道数字信号采集装置
CN115509970A (zh) 一种fpga多通道高速信号采集处理模块
CN110174672A (zh) 基于RFSoC芯片的SAR成像实时信号处理装置
CN104121828A (zh) 一种速缓变和冲击信号柔性采集方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20140624

EXPY Termination of patent right or utility model