CN103067005A - 大动态中高频模拟信号数字化转换电路 - Google Patents

Abstract

本发明为大动态中高频模拟信号数字化转换电路，有4个相同的模数转换单元和统一电压源，4块转换芯片为相同的高速16位模数转换芯片，电路板上下各2块，上下对称、左右对称。时钟分配单元的时钟信号线经相位控制处理后差分接入4块模数转换芯片，相邻转换芯片的采样时钟相位均相差180度。输入信号匹配单元的模拟差分信号线接入4块模数转换芯片并行采样，并行完成模数转换，输出4×16bit并行数字化信号至数字信号合成处理单元，最终输出18位等效量化的高速数字化信号。本电路各信号线相互平行，对称分布，产生互补的磁场效应降低了多芯片间的相互电磁干扰程度，使输出的杂散信号和噪声基底降低，转换动态范围相比单芯片提升10-15dB。

Description

大动态中高频模拟信号数字化转换电路

技术领域

本发明涉及中、高频模拟信号的远程传输或数字采集技术领域，具体为一种大动态中高频模拟信号数字化转换电路。

背景技术

自然界原始存在的信号基本都是以模拟的形式存在的，如声音、图像、亮度、无线电波等等，这些信号在进入计算机数字系统或数字通信系统之前必须先完成数字化转换，即模数转换，将连续变化的模拟信号转换成0/1变化的数字化信号。根据模拟信号的频率差异，模数转换可分成低频数字化转换技术（1MHz以下）、中频数字化转换技术（1MHz～150MHz）和高频数字化转换技术（150MHz以上），一般情况下，为了获得尽可能小的转换误差，就必须使转换电路具有足够高的数字量化分辨率和足够大的信号处理动态，而这主要由所采用的模数转换集成芯片性能决定。

在低频数字化转换技术领域，目前最高的模数转换芯片量化精度已经达到24位，能够同时处理的信号大小幅度差可以达到130dB（约500,0000倍）以上，大动态的低频信号的数字化处理已经完全能满足人们的日常工作需要。

在中、高频模拟信号的数字化转换技术领域，应用对象主要以无线电信号为主，主要包括短波/超短波无线电信号、雷达中频信号以及其他中、高频段的模拟信号。在电子干扰环境下或技侦应用场合这些信号的幅度变化范围非常大，目前最好的前端天线接收的大、小信号幅度差已经可以达到120dB（约100,0000倍），而最好的高速模数转换芯片只能达到16位的量化分辨率，数字化转换动态范围典型值在95dB左右，折合大小信号幅度差约56000倍，采用现有的芯片简单去进行大动态信号的数字化转换处理将损失25dB以上动态范围，相当于信号范围被压缩了差不多18倍，因此现有的中高频数字化转换技术无法满足此类信号的动态范围转换要求，在转换过程中很多原始信号将会被忽略。

另外从高速模数转换芯片的设计、制造上分析，由于中、高频模拟信号的模数转换必须采用并行数字化技术（串行数字化技术只适用于低频信号），在转换芯片内部集成的高速比较器数量约为2^N个（N为量化位数），量化位数每提高一位，需要集成的高速比较器数量就必须增大一倍，而比较器数量的增加将会引起门电路状态翻转电流的急剧上升，导致芯片功耗快速上升，同时翻转电流的增大会在芯片内部引发新的电磁干扰，促使芯片输出的本底噪声上升，从而降低对小信号的处理能力。因此，当中、高频模数转换芯片量化位数从8位逐渐上升到16位之后，无论是从技术、成本或是从使用上分析，在商业领域都缺乏进一步前进的动力。

综上所述近期国、内外都不可能在高于16位的单芯片高速模数转换技术领域获得较大突破，要解决中、高频信号的大动态数字化转换问题就必须致力于多芯片的应用创新研究。

发明内容

本发明的目的是设计一种大动态中高频模拟信号数字化转换电路，4块相同的16位高速模数转换芯片并联进行高速采样，四块芯片采用完全对称布局以产生磁场互补效应、抵消电磁干扰，降低输出底噪和杂散。

本发明设计的大动态中高频模拟信号数字化转换电路包括时钟源、时钟分配单元、输入信号匹配单元、模数转换单元和数字信号合成处理单元，时钟源连接的时钟分配单元和输入信号匹配单元接入模数转换单元，模数转换单元将模拟信号转换为数字化信号，该数字化信号经数字信号合成处理单元合成降噪处理后输出。本发明的有4个相同的模数转换单元，各含有模数转换芯片、统一的外置电压参考源及其相互配合的阻容元器件，四块模数转换芯片为相同的高速16位模数转换芯片，四块模数转换芯片并行采样，并行完成模拟信号的高速数字化转换，输出4×16bit高速并行数字化信号。四块模数转换芯片2块在电路板上、2块在电路板下，上下对称、左右对称，电磁辐射区域重合。时钟分配单元中含时钟分配芯片及其相互配合的阻容元器件，时钟分配芯片的时钟信号线分别接入四块模数转换芯片，时钟分配芯片控制接入各模数转换芯片的差分时钟信号的相位，上下相邻和左右相邻的模数转换芯片的采样时钟相位均相差180度。在数字化转换中相邻的模数转换芯片可以获得差异化的杂散频谱，为后续的数字信号合成处理提供降噪空间。

输入信号匹配单元含有单端转差分变压器，完成输入模拟信号单端到差分的转换，同时与输入信号源保持良好匹配，获得最小的幅度失衡误差和相位失衡误差。模拟输入信号接入单端转差分变压器，输出的模拟差分信号线经阻抗匹配后分别接入四块模数转换芯片。

数字信号合成处理单元含高速可编程芯片、上电配置芯片及其相配合的阻容元器件，基于噪声和信号叠加不均等算法对四块模数转换芯片输出的4×16bit高速并行数字化信号进行降噪处理，最后输出18位等效量化的高速数字化信号，本电路完成模拟信号的数字化转换。

接入四块模数转换芯片的时钟信号线和模拟差分信号线的布线相互平行，同一平面上的时钟信号线和模拟差分信号线的布线以左右模数转换芯片的对称轴呈对称分布。这样上下左右完全对称的电路，使相邻芯片在工作时能形成整体上的互补磁场效应，部分抵消信号间的相互电磁干扰和模数转换芯片间的相互电磁干扰，降低数字化转换过程中的杂散信号输出和噪声基底。时钟信号线的对称布局也可以使时钟信号对输入信号的电磁干扰最大程度地中和抵消，达到降低转换杂散信号的目的。

所述时钟源为原频点低相位噪声、输出频谱杂散低于-90dBm的高稳定高精度时钟源，所述时钟分配单元为fs量级低抖动时钟分配单元，即其抖动均值在50fs以内。

所述单端转差分变压器为幅度失衡和相位失衡值低的信号变压器，以获得较低的转换谐波输出，电压增益为1:1到1:4。

所述高速可编程芯片为内部逻辑处理速度大于150MHz的中大规模可编程芯片。

与现有技术相比，本发明大动态中高频模拟信号数字化转换电路的优点为：对称电路所产生的磁场互补效应解决了多个模数转换芯片协同工作时的相互电磁干扰问题和复杂的时钟信号对输入信号的电磁干扰问题，使数字化转换输出的杂散信号以及噪声基底都有所降低。再经过后续的高速数字信号合成降噪处理后，综合转换动态范围与单芯片相比有较大幅度提高，平均提升在10～15dB左右，目前16位高速模数转换芯片单芯片最大能提供92～96dBc的转换动态范围，本发明电路四块模数转换芯片的复合设计后可以达到105～112dBc的转换动态范围，相当于对输入信号的处理范围扩大了约3～5倍，等效于提升了1～2位量化分辨率。

附图说明

图1为本大动态中高频模拟信号数字化转换电路实施例原理框图；

图2为本大动态中高频模拟信号数字化转换电路实施例电路正面示意图；

图3为图2的侧视图；

图4为图2反面示意图；

图5为图2正面立体示意图；

图6为图2反面立体示意图；

图7为单块高速16位模数转换芯片数字化转换所得数字化信号频谱图；

图8为本实施例电路数字化转换所得数字化信号频谱图。

图内标号为：1、电路板，2、输入信号匹配单元，3、模拟差分信号线，4、模数转换芯片，5、数字信号合成处理单元，6、时钟源，7、时钟分配单元，8、时钟信号线。

具体实施方式

本大动态中高频模拟信号数字化转换电路实施例的电路设计原理框图如图1所示，

时钟源6连接时钟分配单元7，本例选择低抖动、低相噪的100MHz原频点时钟晶片，输出频谱杂散低于-90dBm。时钟分配单元7中含时钟分配芯片及其相互配合的阻容元器件，本例的专用的时钟处理芯片是fs抖动量级的高稳定时钟分配芯片。

4个相同的模数转换单元，各含有模数转换芯片4、统一的外置电压参考源及其相互配合的阻容元器件，四块模数转换芯片4为相同的高速16位模数转换芯片。本例四块模数转换芯片的电压参考采用高精度的外置电压参考源统一配置，提高四块模数转换芯片4输出数据的相关程度。如图2至图6所示，四块模数转换芯片4中的2块在电路板1上、2块在电路板1下，上下对称、左右对称。时钟分配芯片的时钟信号线8分别以差分方式接入四块模数转换芯片4，时钟分配芯片控制接入各模数转换芯片4的差分时钟信号的相位，上下相邻和左右相邻的模数转换芯片4的采样时钟相位均相差180度。

输入信号匹配单元2含有单端转差分变压器，本例为电压增益1:1的幅度失衡低、相位失衡值低的单端转差分信号变压器。模拟输入信号接入单端转差分变压器，输出的模拟差分信号线经阻抗匹配后分别接入四块模数转换芯片。

如图2和4所示，接入四块模数转换芯片4的时钟信号线8和模拟差分信号线3的布线相互平行，在电路板1上下布线，时钟信号线8在电路板1反面，模拟差分信号线3在电路板1正面，同一平面上的时钟信号线8和模拟差分信号线3的布线以左右模数转换芯片4的对称轴为对称。

数字信号合成处理单元5含高速可编程芯片、上电配置芯片及其相互配合的阻容元器件，基于噪声和信号叠加不均等算法对四块模数转换芯片4输出的4×16bit高速并行数字化信号进行降噪处理，输出18位等效量化的高速数字化信号。本例的高速可编程芯片为内部逻辑处理速度大于150MHz的中大规模可编程芯片。

由于本例电路的四块高速16位模数转换芯片4采用上下完全对称重叠的布局，辐射区域最大可能地重合，此外同一面上时钟信号线8与模拟差分信号线3以左右两块模数转换芯片4的对称轴对称布线，且分布于电路板1的正反两个面上的时钟信号线8与模拟差分信号线3也呈对称分布，从而可以使不同时钟信号对输入信号造成的干扰磁场最大程度地中和抵消，达到降低转换杂散信号和噪声基底的目的。本例数字化转换最大无杂散动态达114dBc，等效于提升了2位量化分辨率，输出18bit数字化信号。

单块高速16位模数转换芯片与本例电路的数字化转换所得的数字化信号频谱测试比较分别如图7和图8所示，实验结果数据如表1所示。受本例实际应用限制，测试仅对30MHz带宽内的测试数据进行比对。

表1：测试单芯片与本例电路数字化转换所得的信号频谱数据比较表

由图7、8和表1的数据可以明显看到，本例电路相对单芯片电路输出底噪和输出杂散都有较大幅度的降低，动态范围指标改善超过17dB,等效于提高了2位量化分辨率。

上述实施例，仅为对本发明的目的、技术方案和有益效果进一步详细说明的具体个例，本发明并非限定于此。凡在本发明的公开的范围之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围之内。

Claims (5)

1.大动态中高频模拟信号数字化转换电路，包括时钟源（6）、时钟分配单元（7）、输入信号匹配单元（2）、模数转换单元和数字信号合成处理单元（5），时钟源（6）连接的时钟分配单元（7）和输入信号匹配单元（2）接入模数转换单元，模数转换单元将模拟信号转换为数字化信号，该数字化信号经数字信号合成处理单元（5）合成降噪处理后输出；其特征在于：

所述大动态中高频模拟信号数字化转换电路有4个相同的模数转换单元，各含有模数转换芯片（4）、统一的外置电压参考源及其相互配合的阻容元器件，四块模数转换芯片（4）为相同的高速16位模数转换芯片，四块模数转换芯片（4）并行采样，并行完成模拟信号的高速数字化转换，输出4×16bit高速并行数字化信号；四块模数转换芯片（4）中的2块在电路板（1）上、2块在电路板（1）下，上下对称、左右对称；

所述时钟分配单元中含时钟分配芯片及其相互配合的阻容元器件，时钟分配芯片的时钟信号线（8）差分接入四块模数转换芯片（4），时钟分配芯片控制接入各模数转换芯片（4）的差分时钟信号的相位，上下相邻和左右相邻的模数转换芯片（4）的采样时钟相位均相差180度；

所述输入信号匹配单元（2）含有单端转差分变压器，模拟输入信号接入单端转差分变压器，输出的模拟差分信号线（3）经阻抗匹配后分别接入四块模数转换芯片（4）；

所述数字信号合成处理单元（5）含高速可编程芯片、上电配置芯片及其相配合的阻容元器件，基于噪声和信号叠加不均等算法对四块模数转换芯片（4）输出的4×16bit并行数字化信号进行降噪处理，输出数字化信号。

2.根据权利要求1所述的大动态中高频模拟信号数字化转换电路，其特征在于：

所述接入四块模数转换芯片（4）的时钟信号线（8）和模拟差分信号线（3）的布线相互平行，同一平面上的时钟信号线（8）和模拟差分信号线（3）的布线以左右模数转换芯片（4）的对称轴呈对称分布。

3.根据权利要求1或2所述的大动态中高频模拟信号数字化转换电路，其特征在于：

所述时钟源（6）为原频点低相位噪声、输出频谱杂散低于-90dBm的时钟源，所述时钟分配单元（7）为抖动均值在50fs以内的低抖动时钟分配单元。

4.根据权利要求1或2所述的大动态中高频模拟信号数字化转换电路，其特征在于：

所述输入信号匹配单元（2）的单端转差分变压器的电压增益为1:1到1:4。

5.根据权利要求1或2所述的大动态中高频模拟信号数字化转换电路，其特征在于：

所述数字信号合成处理单元（5）的高速可编程芯片为内部逻辑处理速度大于150MHz的中大规模可编程芯片。

Images