CN101267207A - A-d转换装置和校准单元 - Google Patents
A-d转换装置和校准单元 Download PDFInfo
- Publication number
- CN101267207A CN101267207A CNA2008100958848A CN200810095884A CN101267207A CN 101267207 A CN101267207 A CN 101267207A CN A2008100958848 A CNA2008100958848 A CN A2008100958848A CN 200810095884 A CN200810095884 A CN 200810095884A CN 101267207 A CN101267207 A CN 101267207A
- Authority
- CN
- China
- Prior art keywords
- error
- transducer
- calibration
- signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种用于校准时间误差的模/数(A-D)转换装置(100,120,130)包括:模拟信号输入部分(10);多个模拟-数字转换器(12);提供同步采样时钟信号或提供交替采样时钟信号的采样时钟信号发生器(14);根据同步采样时钟信号,对A-D转换器输出的数字信号进行取平均处理的取平均处理单元(18b);以及根据交替采样时钟信号将进行采样操作的A-D转换器输出的数字信号进行交替的交替处理单元(18a)。一种A-D转换装置包括用于计算时间误差的误差计算单元(72)、误差校准值计算单元(74)以及进行校准操作的误差校准单元(70b)。校准多个A-D转换器之间产生的误差的方法。
Description
本申请是申请日:2000.03.24,申请号为00108325.2,名称为“A-D转换装置和校准单元”的申请的分案申请。
技术领域
本发明涉及半导体器件测试装置,特别涉及包含在半导体器件测试装置中的A-D转换器和校准单元。
背景技术
图1示出了将模拟信号转换为数字信号的典型的A-D转换器101的方框图。A-D转换装置101包括模拟信号输入部分11、A-D转换器13a和13b、采样时钟信号发生器15、参考时钟信号发生器17、延时电路24以及交替处理单元19。交替处理单元19包括多路转换器29和存储单元21。
模拟信号50输入到模拟信号输入部分11。输入模拟信号50由A-D转换器13a和13b进行交替采样,从而将其转换为数字信号。由A-D转换器13a和13b交替输出的数字信号由多路转换器29排成序列,以便保存在存储单元21中。
根据参考时钟信号54,采样时钟信号发生器15产生采样时钟信号56a和56b,交替地触发A-D转换器13a和13b的采样操作。延时电路24校准A-D转换器13a和13b的采样操作的时序,并且排列在由采样时钟信号发生器15产生的采样时钟信号56a和56b的传输通路上。
图2示出了容易得到的配备了多个模拟信号输入部分的A-D转换装置102。A-D转换装置102包括分别对应于多个模拟信号输入部分(11a、11b、11c、11d)的A-D转换器(13a、13b、13c、13d)、参考时钟信号发生器17以及存储单元(21a、21b、21c、21d)。
各模拟信号(50a、50b、50c、50d)分别输入到各模拟信号输入部分(11a、11b、11c、11d)。输入的模拟信号由各A-D转换器(13a、13b、13c、13d)转换为数字信号。转换后的数字信号存储在存储单元(21a、21b、21c、21d)中。
图3A为显示交替处理的方框图。在交替处理过程中,从两个交替进行采样操作的A-D转换器13a和13b得到的采样数据由交替处理单元19排成序列。通过进行交替采样,可以得到相当于比单个A-D转换器采样速率更高的采样数据。参考图3B,在交替处理过程中,通过给A-D转换器提供两个相位互相交错的采样时钟信号56a和56b,两个A-D转换器13a和13b交替触发进行采样操作。
如上所述,交替处理就是将多个A-D转换器输出的数字信号排成序列的方法。在交替处理过程中,当每个A-D转换器实际采样操作时,根据采样时钟信号的采样间隔必须相同。但是,事实上,由于各A-D转换器之间的特性差异以及采样时钟信号的传输路径的特性差异,与希望的采样时钟相比会发生时间误差。因此,必须进行时间误差校准。如图1所示,在常规的实例中,通过在将采样时钟信号56a和56b引入到各A-D转换器的通路中间提供可变延时元件校准时间误差。
图1所示的常规A-D转换装置101只能通过A-D转换器13a和13b的交替采样操作进行交替处理。A-D转换装置101不能进行其他处理。
在图2所示的常规A-D转换装置102中,用于处理由每个模拟信号输入部分输入的模拟信号的A-D转换器已预先固定。此外,进行时间误差校准的延时电路使时间误差校准非常复杂。而且,可以校准的时间误差范围主要取决于延时电路的性能,因此不能进行高精度校准。
发明内容
因此,本发明的一个目的就是要提供一种A-D转换装置、一种校准单元和一种半导体器件测试装置以及有助于解决至少一个上述缺点的方法。通过结合权利要求书中的独立权利要求中介绍的特征可以达到这些目的。此外,从属权利要求提供了根据本发明其它有利的实施例。
根据本发明的一个方面,提供一种校准装置,校准对由半导体器件输出的模拟信号进行采样操作以转换为数字信号的第一A-D转换器与对模拟信号进行采样操作以转换为数字信号的第二A-D转换器之间所产生的误差。校准装置包括:一个误差计算单元,根据由采样用于计算时间误差的测试信号得到的采样数据,计算第二A-D转换器相对于第一A-D转换器预定的采样定时与第二A-D转换器的实际采样定时之间时间偏移量的时间误差;一个误差校准值计算单元,根据由误差计算单元计算出的时间误差,计算校准第二A-D转换器的时间误差使用的时间误差校准值;一个读出单元,从采样数据信号的存储单元读取数字信号,所述采样数据通过采样为被测模拟信号的被测信号得到;以及一个误差校准单元,当采样被测信号时,根据由读出单元从所述存储单元读出的采样数据以及由误差校准值计算单元计算出的时间误差校准值,对在第二A-D转换器中产生的时间误差进行校准操作。
在校准装置中,希望误差校准单元对由读出单元从存储单元读出的被测信号的采样数据进行离散傅立叶变换,并根据由离散傅立叶变换和时间误差校准值得到的离散傅立叶变换值校准时间误差。
此外,优选误差校准单元计算第一和第二A-D转换器的增益和偏移量,并且误差校准值计算单元包括:计算第一和第二A-D转换器增益校准值的增益校准值计算单元;计算第一和第二A-D转换器偏移量校准值的偏移量校准值计算单元;以及误差校准单元包括根据由读出单元从存储单元读出的被测信号的采样数据、增益校准值和偏移量校准值用于校准第一和第二A-D转换器的增益和偏移量的增益-偏移量校准单元。
在校准装置中,优选增益-偏移量校准单元进行校准操作,以使增益校准值乘以由第二A-D转换器采样的被测信号的采样值然后加上偏移量校准值。
根据本发明的另一个方面,提供一种校准方法,校准在对模拟信号进行采样操作以转换为数字信号的第一A-D转换器与在对模拟信号进行采样操作以转换为数字信号的第二A-D转换器之间所产生的误差,误差校准方法包括:计算第二A-D转换器与第一A-D转换器之间预定的采样定时同实际第二A-D转换器采样时间偏移量的时间误差;根据时间误差计算用于校准时间误差计算的时间误差校准值;以及根据采样被测信号得到的采样数据和时间误差校准值校准时间误差。
此外,该方法还包括:计算第一和第二A-D转换器的增益和偏移量;根据由所述计算增益和偏移量计算出的增益和偏移量,计算用于校准增益和偏移量计算的增益校准值和偏移量校准值;以及根据采样被测信号得到的采样数据、增益校准值和偏移量校准值校准第一和第二A-D转换器的增益和偏移量。
根据本发明的另一个方面,提供一种半导体器件测试装置,用于测试输出模拟信号的半导体器件,包括:一个图形发生器,产生用于测试半导体器件的半导体器件输入信号;一个性能板,将由所述图形发生器输出的半导体器件输入信号施加到半导体器件;模拟信号输入部分,从半导体器件输出的模拟信号输入;多个模/数(A-D)转换器,对在所述模拟信号输入部分输入的模拟信号进行采样操作,并将模拟信号转换为数字信号;采样时钟信号发生器,提供用于取平均处理的同步采样时钟信号以便以同步的方式采样操作多个A-D转换器,或者提供交替处理的交替采样时钟信号以便交替地采样操作多个A-D转换器;一个取平均处理单元,根据同步采样时钟信号对进行所述采样操作的A-D转换器输出的数字信号进行取平均处理;以及一个交替处理单元,根据交替采样时钟信号将进行采样操作的A-D转换器输出的数字信号进行交替。
此外,在半导体器件测试装置中,假定多个A-D转换器包括第一A-D转换器和第二A-D转换器,还包括一个误差计算单元,用于计算第二A-D转换器相对于第一A-D转换器预定的采样定时与第二A-D转换器的实际采样定时之间时间偏移量的时间误差;一个误差校准值计算单元,根据所述误差校准单元计算的时间误差计算时间误差校准值,用于计算第二A-D转换器的时间误差校准;一个读出单元,连接到所述误差计算单元,从保存有采样作为要被测量的模拟信号的被测信号而得到的数字信号的存储单元读取数字信号;以及一个误差校准单元,当采样被测信号时,根据从存储单元读出的采样数据以及由所述误差校准值计算单元计算出的时间误差校准值,对由第二A-D转换器引起的时间误差进行时间误差校准操作。
本发明的总结不需要描述全部必要的特征,因此,本发明也可以是所述这些特征的部分组合。
附图说明
图1示出了将模拟信号转换为数字信号的典型A-D转换器101的方框图。
图2示出了具有多个模拟信号输入部分的A-D转换装置102。
图3A示出了交替处理的方框图。
图4示出了根据第一实施例的A-D转换装置100的方框图。
图5示出了采样时钟信号发生器14的实施例的方框图。
图6A示出了图5所示采样时钟信号发生器14输出的用于取平均处理的采样时钟信号的时序图。
图6B示出了图5所示采样时钟信号发生器14输出的用于交替处理的采样时钟信号的时序图。
图7示出了另一个实施例,其中的A-D转换装置110包括模拟信号输入部分10、A-D转换器12a和12b、采样时钟信号发生器14、参考时钟信号发生器16、存储器单元20、方式设定信号发生器22、加法器26、多路转换器28和选择器30。
图8示出了根据第二实施例的A-D转换装置120的方框图。
图9示出了模拟信号分配器32的一个实施例的方框图。
图10A示出了以1-1方式将模拟信号分配到A-D转换器的分配方法。
图10B示出了以1-4方式将模拟信号分配到A-D转换器的分配方法。
图10C示出了以1-2分配方式的另一个优选实施例。
图11A示出了由采样时钟信号发生器14输出的用于取平均处理的采样时钟信号的时序图。
图11B示出了采样时钟信号发生器14输出的用于交替处理的采样时钟信号的时序图。
图12示出了为第一A-D转换器和第二A-D转换器的两个A-D转换器之间产生的采样定时时间误差。
图13示出了根据第三实施例的A-D转换装置130。
图14示出了校准单元70的详细结构。
图15示出了根据第四实施例的半导体器件测试装置,用于测试输出模拟信号的半导体器件。
图16示出了根据第五实施例的半导体器件测试装置,用于测试输出多个模拟信号的半导体器件。
具体实施方式
下面根据优选实施例说明本发明,这不是为了限制本发明的范围,而是示例本发明。实施例中所有的特征及其组合不是本发明所必需的。
图4示出了根据第一实施例的A-D转换装置100的方框图。A-D转换装置100包括:模拟信号输入部分10、A-D转换器12a和12b、采样时钟信号发生器14、参考时钟信号发生器16、处理单元18、存储器单元20a和20b,以及方式设定信号发生器22。处理单元18包括交替处理单元18a和取平均处理单元18b。
根据本实施例,处理单元18中的交替处理单元18a进行交替处理,其中以交替顺序排列在两个A-D转换器12a和12b中进行交替采样操作而得到的采样数据。交替处理的结果,A-D转换装置100得到的单个A-D转换装置12a或12b采样数据相当于两倍采样率得到的。
取平均处理单元18b将对两个A-D转换器12a和12b同时进行采样操作得到的采样数据进行求平均处理。所述取平均处理的结果,所得到的分辨率是单个A-D转换装置12a或12b所得到的量化分辨率的两倍。例如,同时使用量化分辨率为10位(范围:-512到+511)的两个A-D转换器进行采样操作,由各A-D转换器输出的数字信号的总和在-1024到+1023的数据之间,因此可以得到约11位的分辨率。当采样一个幅值为-1.024到+1.023的模拟信号时,单个10位A-D转换器的量化分辨率为1mV,而两个10位A-D转换器的量化分辨率为0.5mV。
取平均处理可以包括对数据取中间值、取平均数和取平均值,而时常采用所谓的对数据取平均值。
方式设定信号发生器22产生方式设定信号58,用于设定A-D转换装置100的每一个组成元件,以取平均处理方式或是交替处理方式操作。方式设定信号58施加到处理单元18和采样时钟信号发生器14。在处理单元18中,根据方式设定信号58选择交替处理单元18a或取平均处理单元18b。
此外,根据由参考时钟信号发生器16提供的参考时钟信号54以及由方式设定信号发生器22提供的方式设定信号58,采样时钟信号发生器14产生操作每一个A-D转换器12a或12b所必须的采样时钟信号。当方式设定信号58为取平均处理方式的信号时,采样时钟信号发生器14给每一个A-D转换器12a和12b提供采样时钟信号,用于取平均处理,从而使两个A-D转换器12a和12b同时进行采样操作。
当方式设定信号58为设定交替处理方式的信号时,采样时钟信号发生器14为每一个A-D转换器12a和12b提供采样时钟信号,用于交替处理,从而使A-D转换器12a和12b交替进行采样操作。
通过A-D转换器12a和12b采样模拟信号50,而A-D转换器12a和12b是通过采样时钟信号发生器14产生的采样时钟信号进行采样操作的,并且采样数据由A-D转换器12a和12b进行数字化。当采样时钟信号发生器14产生用于取平均处理的采样时钟信号时,采样模拟信号50,同时与参考信号54同步。当采样时钟信号发生器14产生用于交替处理的采样时钟信号时,模拟信号50被交替采样。被A-D转换器12a和12b数字化的采样数据分别存储在存储单元20a和20b中。
希望为每个A-D转换器准备一个存储单元。根据方式设定信号58选择,存储在存储单元20a和20b中的采样数据即可以由交替处理单元18a处理的,也可以由取平均处理单元18b处理。
交替处理单元18进行交替处理将采样数据交替排列。例如,根据将数字信号转换为电压数据的电压变换系数,交替处理单元18a将存储在存储单元20a和20b中的数字化采样数据转化为电压数据,以便将各自转换后的电压数据按交替的顺序排列。取平均处理单元18b对采样数据进行取平均处理,以便将其平均。例如,根据电压变换系数,取平均处理单元18b将存储在存储单元20a和20b中的数字化采样数据转化为电压数据,然后把每个转化的电压数据加起来。
图5示出了采样时钟信号发生器14的一个实施例的方框图。在该实施例中,方式设置信号58为二进制信号,表示为两个电压值,Hi(逻辑值“1”)和Lo(逻辑值“0”)。Hi设为交替处理方式,Lo设为取平均处理方式。根据参考时钟信号54,采样时钟信号发生器14为取平均处理和交替处理分别产生采样时钟信号。
当方式设定信号58为Hi时,根据由参考时钟信号发生器16产生的参考时钟信号54,采样时钟信号发生器14输出采样时钟信号,使A-D转换器12a和12b交替地进行采样操作。当方式设定信号58为Lo时,根据由参考时钟信号发生器16产生的参考时钟信号54的相位,采样时钟信号发生器14输出与参考时钟信号54同步的采样时钟信号,用于取平均处理,由此A-D转换器12a和12b同时进行采样操作。
图6A示出了图5所示采样时钟信号发生器14输出的用于取平均处理的采样时钟信号的时序图。当方式设定信号58为Lo从而设定为取平均处理方式时,输出与参考时钟信号54同步的采样时钟信号56a和56b。然后,根据采样时钟信号56a和56b,A-D转换器12a和12b进行采样操作。采样操作的时序与参考时钟信号54同步。
图6B示出了图5所示采样时钟信号发生器14输出的用于交替处理的采样时钟信号的时序图。当方式设定信号58为Hi从而设定为交替处理方式时,采样时钟信号56a以参考时钟信号54频率减半的方式输出,同时输出采样时钟信号56b使频率为一半的采样时钟信号56b的相位再移动半个周期。根据采样时钟信号56a和56b,A-D转换器12a和12b进行采样操作。采样操作的时序与参考时钟信号54同步。
通常,为了使A-D转换器将模拟信号转换为数字信号,需要时间的某些固定周期(参考下文的采样时间)。因此,对于上述的A-D转换器可以预先确定在固定的时间内由单个A-D转换器可得到的最大采样率。从而交替操作多个A-D转换器的交替处理变得更加有效。
通过进行交替处理,模拟信号可以按比单个A-D转换器的采样率高的采样率转换为数字信号,同时不增加每一个A-D转换器的采样率。例如,在取平均处理的情况下,参考时钟信号54的周期不能小于参考时钟信号发生器16中的采样时间。但是,在交替处理的情况下,参考时钟信号54的周期可以小于参考时钟信号发生器16中每个A-D转换器的采样时间。
图7示出了另一个实施例,其中的A-D转换装置110包括模拟信号输入部分10、A-D转换器12a和12b、采样时钟信号发生器14、参考时钟信号发生器16、存储器单元20、方式设定信号发生器22、加法器26、多路转换器28和选择器30。提供多路转换器28以作为图4中所介绍的交替处理单元18a。提供加法器26以作为图4中所介绍的取平均处理单元18b。如果图7中所示的结构与图4中对应的元件具有相同的结构或功能,则其编号相同。
模拟信号50输入到模拟信号输入部分10。输入的模拟信号50被A-D转换器12a和12b采样,其中采样操作根据采样时钟信号发生器14提供的采样时钟信号56a和56b。根据方式设定信号发生器22提供的方式设定信号58,采样时钟信号发生器14即为取平均处理产生采样时钟信号,也为交替处理产生采样信号。由各A-D转换器输出的数字信号输出到加法器26和多路转换器28。
加法器26和多路转换器28根据由参考时钟信号发生器16产生的参考时钟信号54工作。根据参考时钟信号54的定时,加法器26将A-D转换器12a和12b输出的数字信号加起来。根据参考时钟信号54的定时,多路转换器28交替地选择A-D转换器12a和12b。这样,多路转换器28可以将A-D转换器12a和12b产生的数字信号顺序地输出到选择器30。
根据方式设定信号发生器22提供的方式设定信号58,选择器30选择由加法器26和多路转换器28输出的数字信号,以便由加法器26或多路转换器28输出的信号输出到存储单元20。例如,当方式设定信号58为设定取平均处理方式的信号时,选择器30选择将加法器26输出的数字信号输出到存储单元20。当方式设定信号58为设定交替处理方式信号时,选择器30选择将多路转换器28输出的数字信号输出到存储单元20。在本实施例中,由于分别通过加法器26和多路转换器28进行取平均处理和交替处理,所以存储单元要存储取平均处理或存储交替处理的数字信号。因此,如参考图4的实施例中介绍的,可实现高速的取平均和交替处理。通过采用上述结构,A-D转换装置110可以选择性地进行同时采样操作多个A-D转换器的取平均处理以及交替处理。
图8示出了根据第二实施例的A-D转换装置120的方框图。A-D转换装置120包括多个模拟信号输入部分(10a,10b,10c,10d)、A-D转换器(12a,12b,12c,12d)、采样时钟信号发生器14、参考时钟信号发生器16、处理单元18、存储单元(20a,20b,20c,20d)、方式设定信号发生器22、模拟信号分配器32以及分配控制信号发生器34。处理单元18包括交替处理单元18a和取平均处理单元18b。与图4相同编号的图8中的组成元件具有与参考图4介绍的有相同的功能并进行相同的操作。
在第二实施例中,交替处理单元18a将四个A-D转换器(12a,12b,12c,12d)进行的交替采样操作得到的采样数据排列成交替顺序,从而进行交替操作。交替处理的结果,A-D转换装置120可以得到单个A-D转换器(12a,12b,12c,12d)的采样数据,相当于四倍采样率所获得的采样数据。
取平均处理单元18b对四个A-D转换器(12a,12b,12c,12d)同时进行采样操作得到的采样数据进行取平均处理。所述取平均处理的结果,可获得四倍于单个A-D转换器(12a,12b,12c,12d)的量化分辨率。
方式设定信号发生器22产生方式设定信号58,用于设定A-D转换装置中的每一个组成元件工作于取平均处理方式或是交替处理方式。方式设定信号58施加到处理单元18和采样时钟信号发生器14。在处理单元18中,根据方式设定信号58选择交替处理单元18a或取平均处理单元18b。
分配控制信号60为设定模拟信号(50a,50b,50c,50d)应该分配到哪一个A-D转换器(12a,12b,12c,12d)的信号。在所述第二实施例中,分配控制信号发生器34产生分配控制信号60,一个设定将单个模拟信号分配到四个A-D转换器(1-4分配),另一个设定将单个模拟信号分配到单个A-D转换器(1-1分配)。注意,分配控制信号发生器34产生1-4分配信号或是产生1-1分配信号。
根据分配控制信号发生器34提供的分配控制信号,模拟信号分配器32将输入的模拟信号(50a,50b,50c,50d)分配到一个或多个A-D转换器(12a,12b,12c,12d)上。
例如,当分配控制信号60设定为1-4分配,模拟信号分配器32选择模拟信号50a,则模拟信号50a被分配到A-D转换器(12a,12b,12c,12d)上。当方式设定信号58设定为交替处理方式时,利用四个A-D转换器(12a,12b,12c,12d)得到的采样数据交替处理模拟信号50a。因此,可以获得四倍于单个A-D转换器(12a,12b,12c或12d)的采样率采样的采样数据。之后,剩余的模拟信号50b、50c和50d不分配到A-D转换器。
当方式设定信号58设定为取平均处理方式时,通过四个A-D转换器(12a,12b,12c,12d)获得的采样数据,取平均处理由模拟信号输入部分10a输入的模拟信号50a。因此,可以获得四倍于单个A-D转换器12a(12b,12c或12d)量化分辨率。此时,剩余的模拟信号50b、50c和50d没有分配到任何A-D转换器。
此外,当分配控制信号60设定为1-1分配,模拟信号(50a,50b,50c,50d)分别分配到四个A-D转换器(12a,12b,12c,12d)上。通过所述分配,每个A-D转换器(12a,12b,12c,12d)可采样模拟信号(50a,50b,50c,50d)。
根据由参考时钟信号发生器16产生的参考时钟信号54和方式设定信号发生器22产生的方式设定信号,采样时钟信号发生器14产生采样时钟信号(56a、56b、56c和56d)。当方式设定信号58设定为取平均处理方式时,采样时钟信号发生器14为各A-D转换器(12a,12b,12c,12d)提供用于取平均处理的采样时钟信号,使四个A-D转换器(12a,12b,12c,12d)同时进行采样操作。
当方式设定信号58设定为交替处理时,采样时钟信号发生器14为各A-D转换器(12a,12b,12c,12d)提供用于交替处理的采样时钟信号,使四个A-D转换器(12a,12b,12c,12d)交替进行采样操作。
根据采样时钟信号(56a,56b,56c,56d)采样操作,分配到A-D转换器(12a,12b,12c,12d)的模拟信号(50a,50b,50c,50d)被A-D转换器(12a,12b,12c,12d)采样,并且它们的采样数据被数字化。被A-D转换器(12a,12b,12c,12d)数字化的采样数据分别存储在存储单元(20a,20b,20c,20d)中。
交替处理单元18a进行交替处理,将采样数据按交替顺序排列。例如,在交替处理单元18a中,根据将数字信号转换为电压数据的电压变换系数,交替处理单元18a将存储在存储单元(20a,20b,20c,20d)中的数字化采样数据转化为电压数据,以便将各转换后的电压数据按交替的顺序排列。因此,在采样周期的间隔中,可得到模拟数据的电压数据。取平均处理单元18b对采样数据进行取平均处理,以便将其平均。例如,根据电压变换系数,取平均处理单元18b将存储在存储单元(12a,12b,12c,12d)中的数字信号转化为电压数据,然后把每个电压数据加起来。使用图8所示的结构,在A-D转换装置100中,根据方式设定信号58和分配控制信号60,输入的模拟信号(50a,50b,50c,50d)可选择使用单个A-D转换器或多个A-D转换器(12a,12b,12c,12d)进行处理。
图9示出了模拟信号分配器32的一个实施例。模拟信号分配器32包括按4-1比例分配输入信号和输出信号的多路转换器28a,以及按2-1比例分配上述信号的多路转换器28b。构成模拟信号分配器32,以便模拟信号(50a,50b,50c,50d)以1-1和1-4的比例分配到各A-D转换器(12a,12b,12c,12d)上。例如,当设定为1-1分配比例的分配控制信号60输入到分配器32时,多路转换器28b将由A组输入端(A1,A2,A3,A4)输入的信号输出到每个A-D转换器(12a,12b,12c,12d)上。A组以1-1的方式连接到每个模拟信号输入部分(10a,10b,10c,10d),以便模拟信号(50a,50b,50c,50d)分别分配到A-D转换器(12a,12b,12c,12d)上。
当设定为1-4分配比例的分配控制信号60输入到模拟信号分配器32时,多路转换器28b将由B组输入端(B1,B2,B3,B4)输入的信号输出到每个A-D转换器(12a,12b,12c,12d)上。B组连接到多路转换器28a,多路转换器28a将由各模拟信号输入部分(10a,10b,10c,10d)输入的模拟信号50a,50b,50c,50d中的一个模拟信号输出。因此,模拟信号(50a,50b,50c,50d)中的一个将分配到每个A-D转换器(12a,12b,12c,12d)上。此外,优选通过改变多路转换器的数量和结构而得到任意分配方式的模拟信号分配器32。
图10A示出了采取1-1方式将模拟信号分配到A-D转换器的分配方法。参看图9和图10A,当信号表示分配控制信号60处于1-1方式时,选择多路转换器28b的A组输入端(A1,A2,A3,A4)。由模拟信号输入部分(10a,10b,10c,10d)输入的模拟信号(50a,50b,50c,50d)采用1-1的方式分配到A-D转换器(12a,12b,12c,12d)上。
图10B示出了采取1-4方式将模拟信号分配到A-D转换器的分配方法。参看图9和图10B,当信号表示分配控制信号60处于1-4方式时,选择多路转换器28b的B组输入端(B1,B2,B3,B4),使多路转换器28a选择四个输入端中的一个。然后,由模拟信号输入部分(10a,10b,10c,10d)输入的模拟信号50a,50b,50c,和50d中的一个模拟信号被分配到四个A-D转换器(12a,12b,12c,12d)上。在图10B所示的例子中,选择多路转换器28b的A输入端并选择多路转换器28b的B组输入端(B1、B2、B3、B4)。模拟信号50a分配到A-D转换器(12a,12b,12c,12d)上。由于选择多路转换器28a的各输入端B、C和D,对应的模拟信号分配到A-D转换器(12a,12b,12c,12d)。图10C示出了采用1-2分配方式的另一个优选实施例。因此,根据需要,可以实现任意的分配方式。
图11A示出了由采样时钟信号发生器14输出的用于取平均处理的采样时钟信号的时序图。在该实施例中,方式设置信号58为二进制信号,表示为两个电压值,Hi(逻辑值“1”)和Lo(逻辑值“0”)。Hi设为交替处理方式,Lo设为取平均处理方式。当方式设定信号58为Lo时,输出与参考时钟信号54同步的采样时钟信号(56a,56b,56c,56d)。根据采样时钟信号56a和56b,A-D转换器12a和12b进行采样操作。所述采样操作的采样定时与参考时钟信号54同步。
图11B示出了采样时钟信号发生器14输出的用于交替处理的采样时钟信号的时序图。当方式设定信号58为Hi时,设定交替处理方式,采样时钟信号56a以参考时钟信号54四分频的方式输出,而采样时钟信号56b,56c和56d相对于四分频的采样时钟信号56a的相位相移1/4输出。根据采样时钟信号56a和56b,A-D转换器12a和12b进行采样操作。所述采样操作的采样定时与参考时钟信号54同步。
通常,为了使A-D转换器将模拟信号转换为数字信号,需要某些固定周期的时间(采样时间)。因此,在单个A-D转换器的预定的固定时间内,A-D转换器可得到的最大采样率在考虑中。从而交替操作多个A-D转换器的交替处理变得更加有效。通过采用上述结构,在采用交替处理的情况下,可根据采样率来选择要采用的A-D转换器。例如,当测试一个采样率高的半导体器件时,可采用四个A-D转换器进行测试。另一方面,例如,当测试一个采样率低的半导体器件时,可采用单个A-D转换器来测试。因此,可以同时测试多个半导体器件。由于可根据半导体器件的特性来选择要采用的A-D转换器,所以可用最有效的方式来测试半导体器件。
此外,在进行取平均处理的情况下,可根据特定的测试目的对分辨率的要求选择A-D转换器。例如,当被测试的半导体器件的模拟信号需要进行高分辨率的测量时,该器件可利用四个A-D转换器进行测试。作为另一个例子,当被测试的半导体器件只要低分辨率就够了时,可使用单个A-D转换器。在这种情况下,可同时测试多个半导体器件。因此,由于可选择最适合所述半导体器件特性的A-D转换器,可对半导体器件进行非常有效的测试。因此,可根据要测试的半导体器件的必须的处理内容来选择A-D转换器。
接下来,说明用于校准例如多个A-D转换器之间产生的时间误差等的校准系统。通常,当采用多个A-D转换器进行采样操作时,由于各A-D转换器之间的特性差异以及采样时钟信号的传输路径的特性差异,与希望的采样时钟相比会发生时间误差。
图12示出了为第一A-D转换器和第二A-D转换器的两个A-D转换器之间产生的采样定时时间误差。通常,当多个A-D转换器以希望的时间间隔交替采样时,从采样时钟信号输入到A-D转换器的时间到实际采样时间之间产生时间偏移量。所述时间偏移量是由于各A-D转换器之间的特性差异造成的。用τ来表示该时间误差。在图12中,利用两个A-D转换器进行交替处理。由于各A-D转换器从采样时钟信号输入到实际采样之间所需时间的差别,便产生了时间误差τ。当利用对多个A-D转换器交替地进行采样操作得到的采样数据处理被测信号时,被测信号并不能准确地再现,除非采样定时具有相同的时间间隔。因此,需要校准时间误差τ。
图13示出了根据第三实施例的A-D转换装置130。交替处理单元18a包括校准单元70。图13中与图4中具有相同编号的功能块具有相同的功能,因此在这里省略对它们的说明。校准单元70校准多个A-D转换器之间产生的误差,以便输出输出信号90。例如,校准单元70校准时间误差、增益误差和偏移量误差。因此,A-D转换装置130能够输出多个A-D转换器之间产生的误差被校准的输出信号。
图14示出了校准单元70的详细结构。校准单元70包括校准值计算单元70a、误差校准单元70b和读出单元76。校准值计算单元70a包括误差计算单元72和误差校准值计算单元74。误差校准值计算单元74包括时间误差校准值计算单元74a、增益校准值计算单元74b和偏移量校准值单元74c。误差校准单元70b包括增益-偏移量校准单元78和时间误差校准单元80。
读出单元76读出存储在存储单元20a或存储单元20b中的采样数据,以便将采样数据输出到校准值计算单元70a或误差校准单元70b。误差计算单元72根据读出单元76提供的采样数据计算多个A-D转换器之间产生的误差。例如,误差计算单元72计算多个A-D转换器之间产生的时间误差、增益误差和偏移量误差,并将它们输出到误差校准值计算单元74。例如,误差计算单元72根据用于计算误差校准值的测试信号的采样数据计算误差校准值。例如,测试信号优选如正弦和余弦波形等的已知信号。此外,误差计算单元72根据采样数据经过傅立叶变换后得到的转换值计算误差计算值。
根据误差计算单元72提供的误差,误差校准值计算单元74计算误差校准值,以便输出到误差校准单元70b。例如,根据时间误差、增益误差和偏移量误差,误差校准值计算单元74将用于校准各误差的误差校准值输出到误差校准单元70b。根据误差计算单元72提供的时间误差,时间误差校准值计算单元74a计算用于计算校准时间误差的时间误差校准值88a。根据误差计算单元72提供的增益误差,增益校准值计算单元74b计算用于计算校准增益误差的增益误差校准值88b。根据误差计算单元72提供的偏移量误差,偏移量校准值计算单元74c计算用于计算校准偏移量的偏移量误差校准值88c。因此,校准值计算单元70a可以计算用于计算多个A-D转换器之间校准误差的误差校准值。
根据校准值计算单元70a提供的误差校准值,误差校准单元70b校准多个A-D转换器之间产生的误差,以便输出输出信号90。根据增益误差校准值88b,增益-偏移量校准单元78校准增益误差。此外,根据偏移量误差校准值88c,增益-偏移量校准单元78校准偏移量误差。时间误差校准单元80根据时间误差校准值88a校准时间误差。因此,误差校准单元70b可以校准多个A-D转换器之间产生的误差。由于校准单元70可通过进行上述计算校准多个A-D转换器之间产生的误差,因此可以非常精确地校准误差。
当方式设定信号58选择交替处理单元18a时,增益-偏移量校准单元78校准采样数据的增益误差和偏移量误差,以便输出到时间误差校准单元80。时间误差校准单元80校准时间误差并输出输出信号90。当取平均处理单元18被方式设定单元信号58选中时,增益-偏移量校准单元78校准增益误差和偏移量误差,以便输出到取平均处理单元18b。取平均处理单元对校准增益误差和偏移量误差经过校准的被测信号的采样数据84a和84b进行取平均处理。
接下来,将介绍在校准值计算单元70a中计算误差校准值的一个示例性的方法。为了根据多个A-D转换器之间的误差计算误差校准值,在两个要进行误差校准的A-D转换器12a和12b上输入测试信号,以便进行采样操作。例如,用正弦波形sin(2π·f·t)作为测试信号,其中f表示已知频率,t表示时间。
被各A-D转换器采样和数字化的测试信号82a和82b的采样数据存储到存储单元20a和20b。读出单元76从存储单元20a和20b读出测试信号的采样数据82a和82b,并将采样数据82a和82b输出到误差计算单元72。误差计算单元72分别对输入测试信号的采样数据82a和82b进行离散傅立叶变换(DFT)。所述离散傅立叶变换(DFT)所获得的结果表示为:
由第一A-D转换器输出的信号→A1sin(2πft+φ1)+B1
由第二A-D转换器输出的信号→A2sin(2πft+φ2)+B2
这里,A1和A2表示增益,而B1和B2为偏移量。φ1和φ2分别为第一和第二A-D转换器根据时钟输入时序确定的初始值。
此外,当各A-D转换器之间的采样操作的时间间隔为2Ts(即,f=1/2Ts)并且A-D转换器12a和12b的采样时序相差Ts-τ的时间相位(其中τ表示时间误差),存在下列等式。在图14中,时间误差τ为时间误差86a,增益A1和A2为增益86b,偏移量B1和B2为偏移量86c。
因此,时间误差τ表示为:
误差计算单元72将时间误差τ输出到时间误差校准值计算单元74a。误差计算单元72将增益A1和A2输出到增益校准值计算单元74b。误差计算单元72将偏移量B1和B2输出到偏移量校准值计算单元74c。
时间误差校准值计算单元74a根据误差计算单元72提供的时间误差τ计算时间误差校准值88a。例如,时间误差校准值计算单元74a以下面的方式计算时间误差校准值88a。
两个采样定时用奇数和偶数下标表示。假定具有奇下标的采样定时的相位相对于具有偶下标的采样定时的相位移动Ts+τ,采样定时的傅立叶变换的结果分别表示为P偶数和P奇数。存在下面的等式(1)和(2)。
δ表示德尔塔函数。
通过使用等式(3)和(4)可得到交替处理的这两种波形的傅立叶变换结果。
当两个A-D转换器(12a和12b)之间产生误差τ时,在傅立叶变换中与采样频率(1/2Ts)相同的频率项与不产生误差τ时不同。时间误差校准值计算单元74a校准时间误差,以便在傅立叶变换中与采样频率相同的频率项与不产生时间误差τ时的频率项一致。
在产生时间误差τ的情况下,通过将k=1带入等式(5)可得到采样频率(1/2Ts)项的值,并用下面的等式(6)表示。
另一方面,当两个A-D转换器12a和12b的采样定时不产生误差τ时,采样频率(1/2Ts)项由下面的等式(7)给出。
因此,当时间误差校准值88a表示为Y时,
因此得到:
然后,所述时间误差校准值88a乘以A-D转换器在采样时间P奇数采样操作所得到的采样数据的傅立叶变换的值。
根据输入增益86b,增益校准值计算单元74b校准增益校准值88b。由多种校准增益校准值88b的方法。例如,优选增益86b的倒数作为增益校准值88b。换句话说,如果增益86b为A1,则增益校准值88b为1/A1。
根据输入偏移量86c,偏移量校准值计算单元74c计算偏移量校准值88c。虽然有几种方法计算所述偏移量校准值88c,但在本实施例中,例如,改变符号的偏移量86c的值优选作为偏移量校准值88c。例如,如果偏移量86c为B1,则偏移量校准值88c为-B1。在上述的方式中,校准值计算单元70a计算时间误差校准值88a、增益校准值88b和偏移量校准值88c。
接下来,将说明根据采样由半导体器件98输出的被测信号所得到的采样数据、预先在校准值计算单元70a中进行计算的时间误差校准值88a、增益校准值88b和偏移量校准值88c校准误差的误差校准单元70b。
读出单元76从存储单元20a和20b读出由采样被测信号获得的采样数据(84a和84b),输出到增益-偏移量校准单元78。根据读出单元76提供的被测信号的采样数据(84a和84b)、增益校准值88b和偏移量校准值88c,增益-偏移量校准单元78校准输入的被测信号的采样数据(84a和84b)的增益和偏移量。虽然有多种校准方法,在本实施例中优选以下方法。
采样数据表示为D(t),校准后的增益和偏移量的值为D′(t),增益校准值88b为G,偏移量校准值88c为O。于是,如下等式成立。
D′(t)=G·D(t)+O
通过对被测信号的采样数据84a和84b进行上述计算,校准了每个采样数据中所包含的增益和偏移量。被增益-偏移量校准单元78校准过增益和偏移量的被测信号的采样数据84a和84b输入到时间误差校准单元80。
时间误差校准单元80进行变换,以便将时间分量加入到输入增益和偏移量经过校准的被测信号的采样数据84a和84b中。在该变换中,将时间分量加入到被测信号的采样数据84a和84b中,以便重建输入模拟信号。由于从A-D转换器输出的采样数据不包含时间分量,而为了重建采样数据的波形,采样数据中需要包含时间分量。例如,傅立叶变换可用于该目的。在本实施例中,使用离散的傅立叶变换。
根据离散傅立叶变换的结果和时间误差校准值88a进行时间误差校准。虽然校准时间误差有多种方法,但,例如,在本实施例中采用如下方法。
将由A-D转换器在带有偶数下标的采样时间进行操作所获得的采样数据进行傅立叶变换并表示为将相对于带有偶数下标的采样时间相位延迟Ts+τ的由A-D转换器在带有奇数下标的采样时间进行操作所获得的采样数据进行傅立叶变换并表示为当用作时间误差校准值88a的作为被校准的时间误差τ时,得到如下结果。
因此,采用上述计算方法,时间误差校准单元80可以输出校准增益、偏移量和时间误差的输出信号90。优选校准单元70,通过使用程序执行预定过程的计算单元来实现上述增益、偏移量和时间误差的校准。例如,可把通过编程执行预定过程如工作站等的计算机,作为计算单元。通过利用这样的计算单元实现校准单元70,不再需要提供象误差校准所必需的如可变电阻器和延迟电路等的硬件。这是本实施例非常有利的方面。此外,由于校准是通过软件计算来实现的,性能并不依赖于像延迟电路等元件的特性,因此可以实现高精度的校准。因此,本实施例提供了用于记录程序的记录介质,实现如本校准单元70的计算单元。
此外,由于根据采样数据进行校准,包含在将模拟信号转换为数字信号的常规A-D转换器装置测量的采样数据中的误差也可以采用根据本实施例的所述校准方案来校准。通过采用上述结构,不再需要提供如延迟电路和可变电阻器等元件作为校准时间误差、增益和偏移量的装置,因此可以很容易实现误差校准。此外,由于可被校准的误差范围不依赖于如延迟电路等元件的性能,因此可以实现高精度校准。
图15示出了根据第四实施例的半导体器件测试装置,用于测试模拟信号输出半导体器件。该半导体器件测试装置包括含有计算单元97和A-D转换装置100的波形数字转换器95、记录介质38、图形发生器91、波行整形器92、比较器93以及具有半导体器件接触部分94的性能板。在本实施例中,根据记录在记录介质38上的程序,通过利用计算单元97实现校准单元70。优选如工作站等的通用计算机作为计算单元97。
输出要被测试的模拟信号的半导体器件98放置在半导体器件接触部分94中。例如,电连接半导体器件98的输入端的插座可作为半导体器件接触部分94。图形发生器91提供加到半导体器件98上的半导体器件输入信号42,以便输出到波形整形器92。
此外,图形发生器91产生的信号还输出到比较器93,半导体器件98输出理论值。波形整形器92根据半导体98的特性将半导体器件的输入信号42整形,以便输出到半导体器件接触部分94。半导体器件接触部分94将由波形整形器92提供的半导体器件输入信号40输出到半导体器件98。根据如此输入的半导体器件输入信号40,半导体器件98将模拟信号50输出到半导体器件接触部分94。半导体器件接触部分94将被测模拟信号50输出到A-D转换装置100。在A-D转换装置100中,由半导体器件接触部分94提供的模拟信号50被转换为数字信号。
A-D转换装置100如根据第一实施例的图4中所示,并且对输入模拟信号50进行取平均处理,或者进行交替处理。此外,根据第三实施例的图13所示,图15所示的A-D转换装置100可配备校准多个A-D转换器之间产生的时间误差的校准单元70,从而输出误差校准输出信号90。根据误差校准输出信号90和图形发生器91提供的理论值,比较器93决定被测半导体98的最终品质,从而输出判决信号52。通过采用所述结构,可以通过一种测试装置进行由取平均处理和交替处理组成的两种处理。此外,提供可容易地校准多个A-D转换器之间产生的时间误差的有利的半导体器件测试装置。
图16示出了根据第五实施例测试输出多个模拟信号的半导体器件的半导体器件测试装置。所述半导体器件测试装置包括含有计算单元97和A-D转换单元100的波形数字化转换器95、记录介质38、图形发生器91、波形整形器92、比较器93以及具有多个半导体器件接触部分(94a,94b,94c,94d)的性能板96。在本实施例中,根据在记录介质38中记录的程序,校准单元70利用计算单元97来实现。优选如工作站等的通用计算机作为计算单元97。
图形发生器91产生施加到半导体器件(98a,98b,98c,98d)上的半导体器件输入信号42,以便输出到波形整形器92。此外,图形发生器91将由半导体器件(98a,98b,98c,98d)输出的理论值输出到比较器93。波形整形器92根据半导体器件(98a,98b,98c,98d)的特性将图形发生器91提供的半导体器件的输入信号42整形,以便输出到半导体器件接触部分(94a,94b,94c,94d)。半导体器件接触部分(94a,94b,94c,94d)将由波形整形器92供给的半导体器件输入信号40提供到各半导体器件(98a,98b,98c,98d)。根据如此输入的半导体器件输入信号40,半导体器件(98a,98b,98c,98d)将模拟信号(50a,50b,50c,50d)输出到半导体器件接触部分(94a,94b,94c,94d)。半导体器件接触部分(94a,94b,94c,94d)将被测模拟信号(50a,50b,50c,50d)输出到A-D转换装置100。
在所述第五实施例中的A-D转换装置120与根据第二实施例的图8所示的相同,输入模拟信号50a、50b、50c和50d进行取平均处理,或者进行交替处理。此外,图16所示的A-D转换装置120可配备第三实施例的图13所示的校准多个A-D转换器之间产生的时间误差的校准单元70,从而输出误差校准输出信号90a、90b、90c和90d。根据误差校准输出信号(90a,90b,90c,90d)和图形发生器91提供的理论值,比较器93决定被测半导体98的最终品质,从而输出判决信号52a、52b、52c和52d。由于参考图8介绍的A-D转换装置120具有模拟信号分配器32,根据模拟信号的处理内容可选择性地使用单个或多个A-D转换器进行处理。通过采用这种结构,可以通过一种测试装置进行由取平均处理和交替处理组成的两种处理。此外,提供可容易地校准多个A-D转换器之间产生的时间误差的有利的半导体器件测试装置。
由上述可知,多个A-D转换器同时进行采样操作的取平均处理和多个A-D转换器交替进行采样操作的交替处理可由单个A-D转换装置120来实现。此外,可以根据模拟信号的处理内容选择性地改变用于处理的A-D转换器。此外,可使用计算单元进行多个A-D转换器之间产生的时间误差的校准,由此可不使用延迟电路校准时间误差。
虽然本发明采用示例性的实施例进行说明,但应该理解本领域的技术人员可进行许多改变和置换而不脱离仅由随后权利要求限定的本发明精神和范围。
Claims (6)
1.一种校准装置,校准在对由半导体器件输出的模拟信号进行采样以转换为数字信号的第一A-D转换器与在对模拟信号进行采样以转换为数字信号的第二A-D转换器之间所产生的误差,校准装置包括:
一个误差计算单元,用于根据计算时间误差的采样测试信号获得的采样信号计算第二A-D转换器相对于第一A-D转换器预定的采样定时与第二A-D转换器的实际采样定时之间时间偏移量的时间误差;
一个误差校准值计算单元,根据由所述误差计算单元计算出的时间误差计算时间误差校准值,用于第二A-D转换器的时间误差的校准计算;
一个读出单元,从保存采样数据的存储单元读取数字信号,所述采样数据通过采样为被测模拟信号的被测信号得到;以及
一个误差校准单元,当采样被测信号时,根据由所述读出单元从存储单元读出的采样数据以及由所述误差校准值计算单元计算出的时间误差校准值对由第二A-D转换器中产生的时间误差进行校准操作。
2.如权利要求1的校准装置,其中所述误差校准单元对由所述读出单元从存储单元读出的被测信号的采样数据进行离散傅立叶变换,并根据由离散傅立叶变换和时间误差校准值得到的离散傅立叶变换值校准时间误差。
3.如权利要求1的校准装置,其中所述误差校准单元计算第一和第二A-D转换器的增益和偏移量,
其中,所述误差校准值计算单元包括:计算第一和第二A-D转换器增益校准值的增益校准值计算单元;以及,计算第一和第二A-D转换器偏移量校准值的偏移量校准值计算单元;以及
其中,所述误差校准单元包括根据由所述读出单元从存储单元读出的被测信号的采样数据、增益校准值和偏移量校准值,用于校准第一和第二A-D转换器的增益和偏移量的增益-偏移量校准单元。
4.如权利要求3的校准装置,其中所述增益-偏移量校准单元进行校准操作,以使由第二A-D转换器采样被测信号的采样值乘以增益校准值然后加上偏移量校准值。
5.一种校准方法,校准在对模拟信号进行采样操作以转换为数字信号的第一A-D转换器与在对模拟信号进行采样操作以转换为数字信号的第二A-D转换器之间所产生的误差,误差校准方法包括:
用于计算第二A-D转换器相对于第一A-D转换器预定的采样定时与第二A-D转换器的实际采样定时之间时间偏移量的时间误差;
根据时间误差,计算时间误差校准值用于校准时间误差计算;以及
根据采样被测信号得到的采样数据和时间误差校准值校准时间误差。
6.如权利要求5的方法,还包括:
计算第一和第二A-D转换器的增益和偏移量;
根据由所述计算增益和偏移量计算出的增益和偏移量,计算增益校准值和偏移量校准值,用于校准增益和偏移量的校准计算;以及
根据采样被测信号得到的采样数据、增益校准值和偏移量校准值校准第一和第二A-D转换器的增益和偏移量。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP80118/99 | 1999-03-24 | ||
JP8011899 | 1999-03-24 | ||
JP2000054335A JP4547064B2 (ja) | 1999-03-24 | 2000-02-29 | A/d変換装置およびキャリブレーション装置 |
JP54335/00 | 2000-02-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001083252A Division CN100397785C (zh) | 1999-03-24 | 2000-03-24 | A-d转换装置和校准单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101267207A true CN101267207A (zh) | 2008-09-17 |
CN101267207B CN101267207B (zh) | 2011-12-28 |
Family
ID=39989392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100958848A Expired - Fee Related CN101267207B (zh) | 1999-03-24 | 2000-03-24 | A-d转换装置和校准单元 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009290885A (zh) |
CN (1) | CN101267207B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497210A (zh) * | 2011-11-30 | 2012-06-13 | 电子科技大学 | 一种多adc高速数据采集系统的数据同步识别装置 |
CN102638265A (zh) * | 2012-04-28 | 2012-08-15 | 重庆大学 | 一种机械系统内部信号获取方法 |
CN102664630A (zh) * | 2012-04-28 | 2012-09-12 | 重庆大学 | 一种机械系统内部多路信号同步获取方法 |
CN102714854A (zh) * | 2012-03-26 | 2012-10-03 | 华为技术有限公司 | 时延调整方法和数据转换器 |
CN101800548B (zh) * | 2010-02-04 | 2013-03-20 | 中国电子科技集团公司第五十八研究所 | 电荷耦合流水线模数转换器的差模误差校准电路 |
CN103067005A (zh) * | 2012-12-27 | 2013-04-24 | 中国电子科技集团公司第三十四研究所 | 大动态中高频模拟信号数字化转换电路 |
CN104539290A (zh) * | 2014-11-28 | 2015-04-22 | 北京航天测控技术有限公司 | 一种多路a/d转换器数据自动对齐系统 |
CN110061742A (zh) * | 2018-01-19 | 2019-07-26 | 创意电子股份有限公司 | 模拟数字转换器校准系统 |
CN110995233A (zh) * | 2019-11-11 | 2020-04-10 | 北京中电华大电子设计有限责任公司 | 一种高安全校准和筛选测试的方法和电路 |
CN116184909A (zh) * | 2023-03-15 | 2023-05-30 | 武汉盛帆电子股份有限公司 | 一种多通道模拟量采集电力集中器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105824266A (zh) * | 2015-01-04 | 2016-08-03 | 上海恩艾仪器有限公司 | 高密度动态模拟输出卡 |
EP3923481A4 (en) | 2019-03-04 | 2022-02-16 | Mitsubishi Electric Corporation | RECEIVER DEVICE AND RECEIPT METHOD |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155070A (zh) * | 1995-12-08 | 1997-07-23 | 中国兵器工业第二○八研究所 | 数字化测量仪器动态误差校准装置 |
-
2000
- 2000-03-24 CN CN2008100958848A patent/CN101267207B/zh not_active Expired - Fee Related
-
2009
- 2009-07-24 JP JP2009173644A patent/JP2009290885A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800548B (zh) * | 2010-02-04 | 2013-03-20 | 中国电子科技集团公司第五十八研究所 | 电荷耦合流水线模数转换器的差模误差校准电路 |
CN102497210A (zh) * | 2011-11-30 | 2012-06-13 | 电子科技大学 | 一种多adc高速数据采集系统的数据同步识别装置 |
CN102497210B (zh) * | 2011-11-30 | 2013-12-11 | 电子科技大学 | 一种多adc数据采集系统的数据同步识别装置 |
CN102714854A (zh) * | 2012-03-26 | 2012-10-03 | 华为技术有限公司 | 时延调整方法和数据转换器 |
CN102664630A (zh) * | 2012-04-28 | 2012-09-12 | 重庆大学 | 一种机械系统内部多路信号同步获取方法 |
CN102638265A (zh) * | 2012-04-28 | 2012-08-15 | 重庆大学 | 一种机械系统内部信号获取方法 |
CN102664630B (zh) * | 2012-04-28 | 2015-06-24 | 重庆大学 | 一种机械系统内部多路信号同步获取方法 |
CN103067005A (zh) * | 2012-12-27 | 2013-04-24 | 中国电子科技集团公司第三十四研究所 | 大动态中高频模拟信号数字化转换电路 |
CN104539290A (zh) * | 2014-11-28 | 2015-04-22 | 北京航天测控技术有限公司 | 一种多路a/d转换器数据自动对齐系统 |
CN104539290B (zh) * | 2014-11-28 | 2017-08-11 | 北京航天测控技术有限公司 | 一种多路a/d转换器数据自动对齐系统 |
CN110061742A (zh) * | 2018-01-19 | 2019-07-26 | 创意电子股份有限公司 | 模拟数字转换器校准系统 |
CN110061742B (zh) * | 2018-01-19 | 2023-03-10 | 创意电子股份有限公司 | 模拟数字转换器校准系统 |
CN110995233A (zh) * | 2019-11-11 | 2020-04-10 | 北京中电华大电子设计有限责任公司 | 一种高安全校准和筛选测试的方法和电路 |
CN110995233B (zh) * | 2019-11-11 | 2023-10-13 | 北京中电华大电子设计有限责任公司 | 一种高安全校准和筛选测试的方法和电路 |
CN116184909A (zh) * | 2023-03-15 | 2023-05-30 | 武汉盛帆电子股份有限公司 | 一种多通道模拟量采集电力集中器 |
Also Published As
Publication number | Publication date |
---|---|
JP2009290885A (ja) | 2009-12-10 |
CN101267207B (zh) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100397785C (zh) | A-d转换装置和校准单元 | |
CN101267207B (zh) | A-d转换装置和校准单元 | |
US3506813A (en) | Signal-to-noise ratio enhancement methods and means | |
US6700515B2 (en) | Digitizer apparatus and semiconductor testing apparatus | |
CA2490577C (en) | Improvements relating to time-interleaved samplers | |
EP1844550B1 (en) | Estimation of timing errors in a time-interleaved analog to digital converter system | |
US6384756B1 (en) | High-speed waveform digitizer with a phase correcting means and a method therefor | |
US6836235B2 (en) | Interleaving AD conversion type waveform digitizer | |
EP0672997A2 (en) | Position detecting device and its method | |
US7541958B2 (en) | Error reduction for parallel, time-interleaved analog-to-digital converter | |
CN102857225A (zh) | 一种多通道高速并行交替采样系统的失配误差校准方法 | |
US6272441B1 (en) | Method for determining the pulse response of a broad band linear system and a measuring circuit for carrying out the method | |
CN111289950A (zh) | 一种基于相关与最小二乘的信号通道校准方法和装置 | |
CN100479328C (zh) | 用于数字到模拟以及模拟到数字转换器的数字补偿的系统和方法 | |
CN111865331B (zh) | 一种mwc扩展系统传递矩阵的相位校准方法 | |
JPH0357655B2 (zh) | ||
US4667296A (en) | Testing the transfer function linearity of analogue input circuits | |
JP3960858B2 (ja) | アナログ/ディジタル信号変換方法 | |
CN104467844A (zh) | 一种时间交织模数转换器及方法 | |
US11762019B2 (en) | Method of testing electronic circuits and corresponding circuit | |
CN109416378B (zh) | 用于提供正弦信号的振幅和相位延迟的系统和方法 | |
JPS58106915A (ja) | A/d変換器 | |
Gee | Design and test aspects of a 4-MHz 12-bit analog-to-digital converter | |
Lee | Reconfigurable data converter as a building block for mixed-signal test | |
Andrejevic et al. | Fault diagnosis in digital part of mixed-mode circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20140324 |