CN115442968B - 一种高速差分信号布线方法及电路板 - Google Patents
一种高速差分信号布线方法及电路板 Download PDFInfo
- Publication number
- CN115442968B CN115442968B CN202211008611.1A CN202211008611A CN115442968B CN 115442968 B CN115442968 B CN 115442968B CN 202211008611 A CN202211008611 A CN 202211008611A CN 115442968 B CN115442968 B CN 115442968B
- Authority
- CN
- China
- Prior art keywords
- branch line
- length
- line
- connecting wire
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000008054 signal transmission Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开一种高速差分信号布线方法及电路板,涉及印刷电路板技术领域。方法包括:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度;判断补偿长度是否大于第一阈值;若补偿长度大于第一阈值,则判断补偿长度是否大于第二阈值;若补偿长度小于第二阈值,则采用第一结构对第一预连接线进行长度补偿;将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,第一连接线与第二连接线等长。通过实施本发明公开的一种高速差分信号布线方法,在对高速差分对走线进行补偿的前提下,提高了差分信号在服务器主板上传导的质量,最大程度地抑制共模信号,并保证信号同时在时钟的上升沿或下降沿传输至相应模块。
Description
技术领域
本发明涉及印刷电路板技术领域,特别涉及一种高速差分信号布线方法及电路板。
背景技术
随着服务器功能的迭代发展,服务器主板的复杂程度越来越高,数以万计的电子元件被集成在服务器主板上,以保障服务器的强大功能。在对服务器主板的设计中,不可避免地涉及信号质量问题,尤其是对于长距离传输的高速信号,设计时需考虑信号完整性。为了保证其信号传输质量,通常从以下几个角度着手:选择电性能更好的PCB材料,选用高速互连器件,以及优化高速线对走线设计。优化高速线对走线设计的方式,因其相比另外两种方式来说具有的更大设计灵活性,而在服务器主板设计中被广泛采用。
在高速线对走线设计方面,要求高速差分信号对的同相端走线长度与反相端走线长度相同。由于芯片差分对引脚的位置不同,对应的焊盘位置亦不相同,对于因焊盘位置不同而带来的走线长度差,现有技术中,通常采用“3W2S”方式对走线长度进行补偿,如图1所示。经“3W2S”方式进行补偿后,图1中AB之间的线长与CD间的线长相等。然而,在打样测试过程中发现,信号的实测波形与仿真波形具有相当程度的偏差。原因在于:若同相端走线与反向端走线长度差较大,则需要多个(通常大于8个)“3W2S”结构对线长进行补偿。采用这种线长补偿方式处理的高速差分对走线,会因高、低速信号传导路径不同而失效,如图2所示,高速信号通过电磁场耦合的方式,在最短路径中传输;而低频信号则沿着金属走线传输,传导路径不同导致高、低速信号在传导过程中产生色散,影响信号传输质量。分别对采用5个“3W2S”结构(图3)和10个“3W2S”结构(图4)补偿后的高速差分对走线传输同一信号进行信号质量仿真,图3中信号的眼高为0.274,图4中信号的眼高为0.241。明显地,过多采用“3W2S”结构将显著影响信号质量。
因此,亟需一种高速差分信号布线方法及电路板,对差分对走线进行等长补偿,在确保抑制共模分量的基础上,降低额外的信号串扰,提高信号传输质量。
发明内容
为了解决现有技术中,采用多个“3W2S”结构对高速差分对走线进行等长补偿时,因高、低速信号色散,导致信号传输质量受影响的情况。本发明实施例提供一种高速差分信号布线方法及电路板,在对差分对走线进行等长补偿时,确保抑制共模分量的基础上,降低额外的信号串扰,提高信号传输质量。
为了解决上述的一个或多个技术问题,本发明采用的技术方案如下:
第一方面,提供一种高速差分信号布线方法,用于补偿高速差分对走线的长度,其中,高速差分对走线包括:第一连接线,第二连接线,其特征在于,方法包括:
获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度;
判断补偿长度是否大于第一阈值;
若判断补偿长度是否大于第一阈值的结果为是,则判断补偿长度是否大于第二阈值;
若判断补偿长度是否大于第二阈值的结果为否,则采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起;
将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。
进一步地,若判断补偿长度是否大于第二阈值的结果为是,则采用一个第一结构和M个第二结构对第一预连接线进行长度补偿,其中,M为自然数,且M≤5,第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,第二结构第二支线与第二结构第一支线的夹角为3π/4,第二结构第三支线与第二结构第二支线的夹角为3π/4,第二结构第四支线与第二结构第三支线的夹角为3π/4,第二结构第二支线向远离第二预连接线的方向延伸,第二结构第三支线平行于第二结构第一支线,第二结构第四支线向靠近第二预连接线的方向延伸。
进一步地,若判断补偿长度是否大于第一阈值的结果为否,则采用N个第二结构对第一预连接线进行长度补偿,其中,N为自然数,且N≤5。
进一步地,第一阈值为:
第二阈值为:5W+200mil,其中,S为第一预连接线与第二预连接线之间的线距,W为第一预连接线和第二预连接线的线宽。
进一步地,第一结构包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,第一结构第二支线与第一结构第一支线夹角为π/2,第一结构第三支线与第一结构第二支线夹角为π/2,第一结构第四支线与第一结构第三支线夹角为π/2,第一结构第一支线向远离第二预连接线的方向延伸,第一结构第三支线平行于第一结构第一支线,第一结构第四支线向靠近第二预连接线的方向延伸。
进一步地,第一结构第二支线和第一结构第四支线的长度小于或等于100mil;
第一结构第三支线的长度属于(3W,5W]。
进一步地,第二结构第二支线和第二结构第四支线的长度属于
第二结构第三支线的长度为3W。
进一步地,获取高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
获取第二预连接线的长度与第一预连接线的长度之差作为补偿长度。
进一步地,上述一种高速差分信号布线方法之前还包括:
连接高速差分对的相应焊盘,形成第一预连接线和第二预连接线;
获取第一预连接线的长度和第二预连接线的长度。
第二方面,提供一种电路板,至少包括一对高速差分对走线,高速差分对走线采用第一方面记载的一种高速差分信号布线方法进行布线。
本发明实施例提供的技术方案带来的有益效果是:
1.通过采用本申请实施例公开的一种高速差分信号布线方法,提高了高速差分信号在服务器主板上的传导质量,消除了因过多采用“3W2S”补偿结构造成的信号串扰、色散,最终导致信号质量下降的问题。
2.对同相信号线或反向信号线进行长度补偿,使高速差分信号线传输路径的长度一样。最大程度地抑制共模信号,并保证信号同时在时钟的上升沿或下降沿传输至相应模块。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是一种采用“3W2S”进行差分对线长补偿的示意图;
图2是高、低速信号在“3W2S”补偿结构中的传导路径示意图;
图3是采用5个“3W2S”结构补偿下的信号眼高仿真示意图;
图4是采用10个“3W2S”结构补偿下的信号眼高仿真示意图;
图5是本发明实施例提供的一种高速差分信号布线方法示意图;
图6是本发明实施例提供的采用一个第一结构进行长度补偿的示意图;
图7是本发明实施例提供的采用一个第一结构和若干个第二结构进行长度补偿的示意图;
图8是本发明实施例提供的采用5个以内第二结构进行长度补偿的示意图;
图9是本发明实施例提供的第一结构尺寸示意图。
图10是以本发明实施例提供的第一结构替代5个第二结构补偿高速差分对后的信号眼图;
图11是以本发明实施例提供的一个第一结构与5个第二结构补偿高速差分对后的信号眼图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。说明书附图中的编号,仅表示对各个功能部件或模块的区分,不表示部件或模块之间的逻辑关系。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
下面,将参照附图详细描述根据本公开的各个实施例。需要注意的是,在附图中,将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分,并且将省略关于它们的重复描述。
针对现有技术中,在印刷电路板上对高速差分对进行布线时,因采用多个“3W2S”结构对高速差分对走线进行等长补偿时,因高、低速信号色散,导致信号传输质量受影响的情况。本发明实施例提供一种高速差分信号布线方法及电路板,在对差分对走线进行等长补偿时,确保抑制共模分量的基础上,降低额外的信号串扰,提高信号传输质量。
在一个实施例中,如图5所示,一种高速差分信号布线方法,用于补偿高速差分对走线长度,方法包括:
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度。
步骤S20:判断补偿长度是否大于第一阈值。
若判断补偿长度是否大于第一阈值的结果为是,则执行步骤S30:判断补偿长度是否大于第二阈值。
若判断补偿长度是否大于第二阈值的结果为否,则执行步骤S40:采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起。
步骤S50:将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。图6示出了一种第一连接线与第二连接线的示意图。其中A,B,C,D端为焊盘,第一连接线AB传输高速差分对中的同相或反相信号,第二连接线CD传输与AB相对应的高速差分对中的反相或同相信号。
若判断补偿长度是否大于第二阈值的结果为是,则执行步骤S40′:采用一个第一结构和M个第二结构对第一预连接线进行长度补偿,如图7所示。其中,第二结构即为背景技术部分提及的“3W2S”结构,M为自然数,且M≤5,第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,第二结构第二支线与第二结构第一支线的夹角为3π/4,第二结构第三支线与第二结构第二支线的夹角为3π/4,第二结构第四支线与第二结构第三支线的夹角为3π/4,第二结构第二支线向远离第二预连接线的方向延伸,第二结构第三支线平行于第二结构第一支线,第二结构第四支线向靠近第二预连接线的方向延伸。
若判断补偿长度是否大于第一阈值的结果为否,则执行步骤S30′:采用N个第二结构对第一预连接线进行长度补偿,如图8所示。其中,N为自然数,且N≤5。
上述第一阈值为:第二阈值为:5W+200mil,其中,S为第一预连接线与第二预连接线之间的线距,W为第一预连接线和第二预连接线的线宽。
如图9所示,第一结构具体包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,第一结构第二支线与第一结构第一支线夹角为π/2,第一结构第三支线与第一结构第二支线夹角为π/2,第一结构第四支线与第一结构第三支线夹角为π/2,第一结构第一支线向远离第二预连接线的方向延伸,第一结构第三支线平行于第一结构第一支线,第一结构第四支线向靠近第二预连接线的方向延伸。
第一结构第二支线和第一结构第四支线的长度小于或等于100mil。
第一结构第三支线的长度属于(3W,5W]。
第二结构第二支线和第二结构第四支线的长度属于
第二结构第三支线的长度为3W。
当补偿长度大于第一阈值,且小于第二阈值时,第一结构第二支线的长度等于第一结构第四支线的长度,等于补偿长度的一半。
当补偿长度大于第二阈值时,第一结构第二支线的长度等于第一结构第四支线的长度等于100mil,第二结构第二支线的长度等于第二结构第四支线的长度,且满足下式:
其中,a为第二结构第二支线或第二结构第四支线的长度,a≤S,M=1,2,3,4,5,ΔL为补偿长度,H=100mil。
当补偿长度小于第一阈值时,第二结构第二支线的长度等于第二结构第四支线的长度,且满足下式:
其中,a≤S,N=1,2,3,4,5。
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
步骤S11:获取第二预连接线的长度与第一预连接线的长度之差作为补偿长度。
在另一个实施方式中,上述一种高速差分信号布线方法之前还包括:
步骤S01:连接高速差分对的相应焊盘,形成第一预连接线和第二预连接线。
高速差分对在印刷电路板上的走线通常用于连接连接器焊盘和芯片引脚焊盘,以BGA(Ball GridArray,球状引脚栅格阵列)封装的芯片为例,同一差分对的同相输入端和反相输入端之间可能存在一定间隔,在进行相应焊盘连接后,同一差分对的两条预连接线存在长度不相等的情况。
步骤S02:获取第一预连接线的长度和第二预连接线的长度。
在一种实施方式中,以本发明实施例提供的第一结构替代5个第二结构得补偿高速差分对走线,并对其进行仿真的到如图10所示的信号眼图,图10中眼高为0.280,相比较图3眼高获得提升。
在另一种实施方式中,以本发明实施例提供的一个第一结构和5个以内第二结构补偿高速差分对走线,并对其进行仿真的到如图11所示的信号眼图,图11中眼高为0.258,相比较图4眼高获得明显提升。
在另一个实施例中,一种电路板,优选地,该电路板为印刷电路板。
该电路板至少包括一对高速差分对走线,高速差分对走线采用第一方面记载的一种高速差分信号布线方法进行布线。具体包括:
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度。
步骤S20:判断补偿长度是否大于第一阈值。
若判断补偿长度是否大于第一阈值的结果为是,则执行步骤S30:判断补偿长度是否大于第二阈值。
若判断补偿长度是否大于第二阈值的结果为否,则执行步骤S40:采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起。
步骤S50:将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。图6示出了一种第一连接线与第二连接线的示意图。其中A,B,C,D端为焊盘,第一连接线AB传输高速差分对中的同相或反相信号,第二连接线CD传输与AB相对应的高速差分对中的反相或同相信号。
若判断补偿长度是否大于第二阈值的结果为是,则执行步骤S40′:采用一个第一结构和M个第二结构对第一预连接线进行长度补偿,如图7所示。其中,第二结构即为背景技术部分提及的“3W2S”结构,M为自然数,且M≤5,第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,第二结构第二支线与第二结构第一支线的夹角为3π/4,第二结构第三支线与第二结构第二支线的夹角为3π/4,第二结构第四支线与第二结构第三支线的夹角为3π/4,第二结构第二支线向远离第二预连接线的方向延伸,第二结构第三支线平行于第二结构第一支线,第二结构第四支线向靠近第二预连接线的方向延伸。
若判断补偿长度是否大于第一阈值的结果为否,则执行步骤S30′:采用N个第二结构对第一预连接线进行长度补偿,如图8所示。其中,N为自然数,且N≤5。
上述第一阈值为:第二阈值为:5W+200mil,其中,S为第一预连接线与第二预连接线之间的线距,W为第一预连接线和第二预连接线的线宽。
如图9所示,第一结构具体包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,第一结构第二支线与第一结构第一支线夹角为π/2,第一结构第三支线与第一结构第二支线夹角为π/2,第一结构第四支线与第一结构第三支线夹角为π/2,第一结构第一支线向远离第二预连接线的方向延伸,第一结构第三支线平行于第一结构第一支线,第一结构第四支线向靠近第二预连接线的方向延伸。
第一结构第二支线和第一结构第四支线的长度小于或等于100mil。
第一结构第三支线的长度属于(3W,5W]。
第二结构第二支线和第二结构第四支线的长度属于
第二结构第三支线的长度为3W。
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
步骤S11:获取第二预连接线的长度与第一预连接线的长度之差作为补偿长度。
在另一个实施方式中,上述一种高速差分信号布线方法之前还包括:
步骤S01:连接高速差分对的相应焊盘,形成第一预连接线和第二预连接线;
步骤S02:获取第一预连接线的长度和第二预连接线的长度。
上述所有可选技术方案,可以采用任意结合形成本发明的可选实施例,在此不再一一赘述。
实施例一
下面结合图5,详细阐述本发明的一个实施例。
一种高速差分信号布线方法包括:
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度。
步骤S20:判断补偿长度是否大于第一阈值。
若判断补偿长度是否大于第一阈值的结果为是,则执行步骤S30:判断补偿长度是否大于第二阈值。
若判断补偿长度是否大于第二阈值的结果为否,则执行步骤S40:采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起。
步骤S50:将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。
实施例二
下面结合图6-图11,详细阐述本发明的另一个实施例。
一种高速差分信号布线方法包括:
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度。
步骤S20:判断补偿长度是否大于第一阈值。
若判断补偿长度是否大于第一阈值的结果为是,则执行步骤S30:判断补偿长度是否大于第二阈值。
若判断补偿长度是否大于第二阈值的结果为否,则执行步骤S40:采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起。
步骤S50:将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。图6示出了一种第一连接线与第二连接线的示意图。其中A,B,C,D端为焊盘,第一连接线AB传输高速差分对中的同相或反相信号,第二连接线CD传输与AB相对应的高速差分对中的反相或同相信号。
若判断补偿长度是否大于第二阈值的结果为是,则执行步骤S40′:采用一个第一结构和M个第二结构对第一预连接线进行长度补偿,如图7所示。其中,第二结构即为背景技术部分提及的“3W2S”结构,M为自然数,且M≤5,第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,第二结构第二支线与第二结构第一支线的夹角为3π/4,第二结构第三支线与第二结构第二支线的夹角为3π/4,第二结构第四支线与第二结构第三支线的夹角为3π/4,第二结构第二支线向远离第二预连接线的方向延伸,第二结构第三支线平行于第二结构第一支线,第二结构第四支线向靠近第二预连接线的方向延伸。
若判断补偿长度是否大于第一阈值的结果为否,则执行步骤S30′:采用N个第二结构对第一预连接线进行长度补偿,如图8所示。其中,N为自然数,且N≤5。
上述第一阈值为:第二阈值为:5W+200mil,其中,S为第一预连接线与第二预连接线之间的线距,W为第一预连接线和第二预连接线的线宽。
如图9所示,第一结构具体包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,第一结构第二支线与第一结构第一支线夹角为π/2,第一结构第三支线与第一结构第二支线夹角为π/2,第一结构第四支线与第一结构第三支线夹角为π/2,第一结构第一支线向远离第二预连接线的方向延伸,第一结构第三支线平行于第一结构第一支线,第一结构第四支线向靠近第二预连接线的方向延伸。
第一结构第二支线和第一结构第四支线的长度小于或等于100mil。
第一结构第三支线的长度属于(3W,5W]。
第二结构第二支线和第二结构第四支线的长度属于
第二结构第三支线的长度为3W。
当补偿长度大于第一阈值,且小于第二阈值时,第一结构第二支线的长度等于第一结构第四支线的长度,等于补偿长度的一半。
当补偿长度大于第二阈值时,第一结构第二支线的长度等于第一结构第四支线的长度等于100mil,第二结构第二支线的长度等于第二结构第四支线的长度,且满足下式:
其中,a为第二结构第二支线或第二结构第四支线的长度,a≤S,M=1,2,3,4,5,ΔL为补偿长度,H=100mil。
当补偿长度小于第一阈值时,第二结构第二支线的长度等于第二结构第四支线的长度,且满足下式:
其中,a≤S,N=1,2,3,4,5。
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
步骤S11:获取第二预连接线的长度与第一预连接线的长度之差作为补偿长度。
在另一个实施方式中,上述一种高速差分信号布线方法之前还包括:
步骤S01:连接高速差分对的相应焊盘,形成第一预连接线和第二预连接线;
步骤S02:获取第一预连接线的长度和第二预连接线的长度。
在一种实施方式中,以本发明实施例提供的第一结构替代5个第二结构得补偿高速差分对走线,并对其进行仿真的到如图10所示的信号眼图,图10中眼高为0.280,相比较图3眼高获得提升。
在另一种实施方式中,以本发明实施例提供的一个第一结构和5个以内第二结构补偿高速差分对走线,并对其进行仿真的到如图11所示的信号眼图,图11中眼高为0.258,相比较图4眼高获得明显提升。
实施例三
下面阐述本发明的另一个实施例。
一种印刷电路板,至少包括一对高速差分对走线,高速差分对走线采用上述第一方面记载的一种高速差分信号布线方法进行布线。具体包括:步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,第一预连接线长度小于第二预连接线长度。
步骤S20:判断补偿长度是否大于第一阈值。
若判断补偿长度是否大于第一阈值的结果为是,则执行步骤S30:判断补偿长度是否大于第二阈值。
若判断补偿长度是否大于第二阈值的结果为否,则执行步骤S40:采用第一结构对第一预连接线进行长度补偿,其中,第一结构向远离第二预连接线的方向形成凸起。
步骤S50:将补偿后的第一预连接线作为第一连接线,并将第二预连接线作为第二连接线,其中,第一连接线与第二连接线等长。图6示出了一种第一连接线与第二连接线的示意图。其中A,B,C,D端为焊盘,第一连接线AB传输高速差分对中的同相或反相信号,第二连接线CD传输与AB相对应的高速差分对中的反相或同相信号。
若判断补偿长度是否大于第二阈值的结果为是,则执行步骤S40′:采用一个第一结构和M个第二结构对第一预连接线进行长度补偿,如图7所示。其中,第二结构即为背景技术部分提及的“3W2S”结构,M为自然数,且M≤5,第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,第二结构第二支线与第二结构第一支线的夹角为3π/4,第二结构第三支线与第二结构第二支线的夹角为3π/4,第二结构第四支线与第二结构第三支线的夹角为3π/4,第二结构第二支线向远离第二预连接线的方向延伸,第二结构第三支线平行于第二结构第一支线,第二结构第四支线向靠近第二预连接线的方向延伸。
若判断补偿长度是否大于第一阈值的结果为否,则执行步骤S30′:采用N个第二结构对第一预连接线进行长度补偿,如图8所示。其中,N为自然数,且N≤5。
上述第一阈值为:第二阈值为:5W+200mil,其中,S为第一预连接线与第二预连接线之间的线距,W为第一预连接线和第二预连接线的线宽。
如图9所示,第一结构具体包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,第一结构第二支线与第一结构第一支线夹角为π/2,第一结构第三支线与第一结构第二支线夹角为π/2,第一结构第四支线与第一结构第三支线夹角为π/2,第一结构第一支线向远离第二预连接线的方向延伸,第一结构第三支线平行于第一结构第一支线,第一结构第四支线向靠近第二预连接线的方向延伸。
第一结构第二支线和第一结构第四支线的长度小于或等于100mil。
第一结构第三支线的长度属于(3W,5W]。
第二结构第二支线和第二结构第四支线的长度属于
第二结构第三支线的长度为3W。
步骤S10:获取高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
步骤S11:获取第二预连接线的长度与第一预连接线的长度之差作为补偿长度。
在另一个实施方式中,上述一种高速差分信号布线方法之前还包括:
步骤S01:连接高速差分对的相应焊盘,形成第一预连接线和第二预连接线;
步骤S02:获取第一预连接线的长度和第二预连接线的长度。
特别地,根据本申请的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本申请的实施例包括一种计算机程序产品,其包括装载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信装置从网络上被下载和安装,或者从存储器被安装,或者从ROM被安装。在该计算机程序被外部处理器执行时,执行本申请的实施例的方法中限定的上述功能。
需要说明的是,本申请的实施例的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请的实施例中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请的实施例中,计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:电线、光缆、RF(Radio Frequency,射频)等等,或者上述的任意合适的组合。
上述计算机可读介质可以是上述服务器中所包含的;也可以是单独存在,而未装配入该服务器中。上述计算机可读介质承载有一个或者多个程序,当上述一个或者多个程序被该服务器执行时,使得该服务器:响应于检测到终端的外设模式未激活时,获取终端上应用的帧率;在帧率满足息屏条件时,判断用户是否正在获取终端的屏幕信息;响应于判断结果为用户未获取终端的屏幕信息,控制屏幕进入立即暗淡模式。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的实施例的操作的计算机程序代码,程序设计语言包括面向对象的程序设计语言—诸如Java,Smalltalk,C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统或系统实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上对本申请所提供的技术方案进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本申请的限制。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种高速差分信号布线方法,用于补偿高速差分对走线的长度,其中,所述高速差分对走线包括:第一连接线,第二连接线,其特征在于,所述方法包括:
获取所述高速差分对的第一预连接线与第二预连接线之间的补偿长度,其中,所述第一预连接线长度小于所述第二预连接线长度;
判断所述补偿长度是否大于第一阈值,所述第一阈值为:其中,S为所述第一预连接线与所述第二预连接线之间的线距,W为所述第一预连接线和所述第二预连接线的线宽;
若所述判断所述补偿长度是否大于第一阈值的结果为是,则判断所述补偿长度是否大于第二阈值,所述第二阈值为:5W+200mil.
若所述判断所述补偿长度是否大于第一阈值的结果为否,则采用N个第二结构对所述第一预连接线进行长度补偿,其中,N为自然数,且N≤5,所述第二结构包括:第二结构第一支线,第二结构第二支线,第二结构第三支线和第二结构第四支线,所述第二结构第二支线与所述第二结构第一支线的夹角为3π/4,所述第二结构第三支线与所述第二结构第二支线的夹角为3π/4,所述第二结构第四支线与所述第二结构第三支线的夹角为3π/4,所述第二结构第二支线向远离所述第二预连接线的方向延伸,所述第二结构第三支线平行于所述第二结构第一支线,所述第二结构第四支线向靠近所述第二预连接线的方向延伸;
若所述判断所述补偿长度是否大于第二阈值的结果为是,则采用一个第一结构和M个第二结构对所述第一预连接线进行长度补偿,其中,M为自然数,且M≤5,所述第一结构包括:第一结构第一支线,第一结构第二支线,第一结构第三支线,第一结构第四支线,所述第一结构第二支线与所述第一结构第一支线夹角为π/2,所述第一结构第三支线与所述第一结构第二支线夹角为π/2,所述第一结构第四支线与所述第一结构第三支线夹角为π/2,所述第一结构第一支线向远离所述第二预连接线的方向延伸,所述第一结构第三支线平行于所述第一结构第一支线,所述第一结构第四支线向靠近所述第二预连接线的方向延伸;
若所述判断所述补偿长度是否大于第二阈值的结果为否,则采用第一结构对所述第一预连接线进行长度补偿,其中,所述第一结构向远离所述第二预连接线的方向形成凸起;将补偿后的第一预连接线作为所述第一连接线,并将所述第二预连接线作为所述第二连接线,其中,所述第一连接线与所述第二连接线等长。
2.根据权利要求1所述的一种高速差分信号布线方法,其特征在于,所述第一结构第二支线和所述第一结构第四支线的长度小于或等于100mil;
所述第一结构第三支线的长度属于(3W,5W]。
3.根据权利要求1所述的一种高速差分信号布线方法,其特征在于,所述第二结构第二支线和所述第二结构第四支线的长度属于
所述第二结构第三支线的长度为3W。
4.根据权利要求1所述的一种高速差分信号布线方法,其特征在于,所述获取所述高速差分对的第一预连接线与第二预连接线之间的补偿长度包括:
将所述第二预连接线的长度与所述第一预连接线的长度之差作为补偿长度。
5.根据权利要求1所述的一种高速差分信号布线方法,其特征在于,所述方法之前还包括:
连接所述高速差分对的相应焊盘,形成所述第一预连接线和所述第二预连接线;
获取所述第一预连接线的长度和所述第二预连接线的长度。
6.一种电路板,至少包括一对高速差分对走线,其特征在于,所述高速差分对走线采用权利要求1-5任意一项所述的一种高速差分信号布线方法进行布线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211008611.1A CN115442968B (zh) | 2022-08-22 | 2022-08-22 | 一种高速差分信号布线方法及电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211008611.1A CN115442968B (zh) | 2022-08-22 | 2022-08-22 | 一种高速差分信号布线方法及电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115442968A CN115442968A (zh) | 2022-12-06 |
CN115442968B true CN115442968B (zh) | 2024-01-23 |
Family
ID=84244501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211008611.1A Active CN115442968B (zh) | 2022-08-22 | 2022-08-22 | 一种高速差分信号布线方法及电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115442968B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
CN108055760A (zh) * | 2017-12-29 | 2018-05-18 | 深圳市兴森快捷电路科技股份有限公司 | 一种差分对等长补偿阻抗匹配方法 |
CN211580287U (zh) * | 2019-12-31 | 2020-09-25 | 无锡市同步电子科技有限公司 | 一种电路板的差分走线结构 |
CN113011123A (zh) * | 2021-02-19 | 2021-06-22 | 山东英信计算机技术有限公司 | 一种差分信号线长度补偿方法、系统及装置 |
-
2022
- 2022-08-22 CN CN202211008611.1A patent/CN115442968B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
CN108055760A (zh) * | 2017-12-29 | 2018-05-18 | 深圳市兴森快捷电路科技股份有限公司 | 一种差分对等长补偿阻抗匹配方法 |
CN211580287U (zh) * | 2019-12-31 | 2020-09-25 | 无锡市同步电子科技有限公司 | 一种电路板的差分走线结构 |
CN113011123A (zh) * | 2021-02-19 | 2021-06-22 | 山东英信计算机技术有限公司 | 一种差分信号线长度补偿方法、系统及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115442968A (zh) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698305B1 (en) | Multi-configuration GPU interface device | |
CN105701050A (zh) | 具有多个PCIe连接器的外围组件互连快速(PCIe)卡 | |
US10368437B2 (en) | Cable assembly for an information handling system | |
TW201426367A (zh) | 佈線檢查系統及方法 | |
US20140075749A1 (en) | Implementing high-speed signaling via dedicated printed circuit-board media | |
WO2018086314A1 (zh) | 一种连接器及通信设备 | |
US9069910B2 (en) | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels | |
CN109684139B (zh) | PCIe 4.0插槽的测试治具 | |
CN115442968B (zh) | 一种高速差分信号布线方法及电路板 | |
WO2017044243A1 (en) | System, apparatus and method for interconnecting circuit boards | |
US10698017B2 (en) | Test apparatus for signal integrity testing of connectors | |
US10470308B1 (en) | Printed circuit board assembly and electronic device using the same | |
US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
CN108763771B (zh) | 一种PCIe链路性能优化方法和系统 | |
CN107729277B (zh) | 一种多功能复用高速信号co-lay走线结构及走线方法 | |
US8484840B2 (en) | Leading wiring method, leading wiring program, and leading wiring apparatus | |
TW201611675A (zh) | 電路板結構之改良方法 | |
US7284216B2 (en) | System and method for verifying signal propagation delays of circuit traces of a PCB layout | |
CN112446182A (zh) | 一种信号完整性优化的方法和设备 | |
US10617009B1 (en) | Printed circuit board connection for integrated circuits using two routing layers | |
CN113939091A (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
US11071197B2 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
US8365399B2 (en) | Method of connecting components to a printed circuit board | |
CN113378505B (zh) | 一种走线布局调整方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |