CN103947114A - 用于hdmi传输应用的带有内置去加重的高速预驱动器和电压电平转换器 - Google Patents

Abstract

在一示例中，提供了用于HDMI传输应用的带有内置去加重(415A,B)的高速预驱动器(400)和电压电平转换器(405)。示例性集成电路包括串行化器，被耦合以从该串行化器接收差分输入的预驱动器，以及驱动器。预驱动器(400)包括包含四个PMOS晶体管(410A-D)的全p型金属氧化物硅(PMOS)交叉耦合电平转换器，以及形成耦合到该交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管(415A,B)。驱动器耦合到预驱动器输出并被配置成从该预驱动器接收差分输入。

Description

用于HDMI传输应用的带有内置去加重的高速预驱动器和电压电平转换器

发明领域

本公开一般涉及电子学，并且尤其但非排它性地涉及用于高清视频接口(HDMI)传输应用的带有内置去加重的高速预驱动器和电压电平转换器。

背景技术

存在对在不同电压电平之间转换输入且与常规传输装备相比既消耗更少功率又具有更高带宽的传输装备(例如，高清视频接口(HDMI)装备)的市场需求。该传输装备的一个示例是兼容高清视频接口(HDMI)的装备。HDMI是一种将音频和视频信息集成到单个数字接口以供与例如数字视频盘(DVD)播放器、数字电视(DTV)、高清TV(HDTV)、机顶盒以及其它音频和/或视频设备联用的规范。高清多媒体接口支持标准的、增强的或高清的视频格式连同多信道环绕声音音频。高清多媒体接口的一些益处可包括但不限于：无压缩的数字视频、以及单个连接器而非多个连接器和电缆。

在常规设备中，串行化器输出1.0V功率域内的高速、轨对轨信号。为了驱动10mA以上的电流，串行化器之后的驱动器通常是大的n型金属氧化物硅(NMOS)差分晶体管对。NMOS差分对的输入电容较高，这限制了常规设备的带宽。

此外，由于常规驱动器使用漏极开路结构，因而大多数驱动器电流来自具有高于1.0V(例如，3.3V)的电压的电源。因此，存在对用以将输入从1.0V功率域转换到位于1.0V功率域与更高功率域中间的功率域的高速、高性能电路的需求。

相应地，行业里长期以来存在对减轻常规方法和装置的问题的方法和装置(包括用于HDMI传输应用的带有内置去加重的高速预驱动器和电压电平转换器)的需要。

概述

本概述提供本教义某些方面的基本理解。本概述并非详细穷尽性的，且既不意图标识所有关键特征，也不意图限制权利要求的范围。

在一示例中，提供了用于改变输入的电压电平的方法。从串行化器接收差分输入。差分输入的第一输入的电平被转换以生成预驱动器差分输出信号的第一输出，并且差分输入的第二输入的电平被转换以生成预驱动器差分输出信号的第二输出。转换第一和第二输入的电平可包括使用包括四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器。差分输入的第一输入被去加重以生成预驱动器差分输出信号的第一输出，并且差分输入的第二输入被去加重以生成预驱动器差分输出信号的第二输出。第一和第二输入的去加重可与转换第一和第二输入的电平并行地执行。此外，第一和第二输入的去加重还可包括使用形成耦合到交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。

在另一示例中，提供了一种被配置成对来自串行化器的差分输入进行预驱动的设备。该设备包括用于接收差分输入的装置，用于转换差分输入的第一输入的电平以生成预驱动器差分输出信号的第一输出的装置，用于转换差分输入的第二输入的电平以生成预驱动器差分输出信号的第二输出的装置，用于去加重差分输入的第一输入以生成预驱动器差分输出信号的第一输出的装置，以及用于去加重差分输入的第二输入以生成预驱动器差分输出信号的第二输出的装置。用于转换第一和第二输入的电平的装置可包括包含四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器。此外，用于去加重第一和第二输入的装置还可包括形成耦合到交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。该设备还可包括用于与转换第一和第二输入的电平并行地执行去加重第一和第二输入的装置。在一示例中，该设备至少部分地集成在至少一个半导体管芯上。该设备可集成在半导体管芯中，并且可被集成到从由以下设备构成的组中选择的设备中：HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机、和/或视频切换设备。在又一示例中，提供了包括存储于其上的指令的非瞬态计算机可读介质，这些指令如果由光刻设备执行则使该光刻设备制造该设备的至少一部分。

在又一示例中，提供了一种集成电路。该装置包括：串行化器，被耦合以从该串行化器接收差分输入的预驱动器，以及耦合到预驱动器输出并被配置成从该预驱动器接收差分输入的驱动器。差分输入的每一输入可耦合到交叉耦合电平转换器的相应互补输入和/或去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。预驱动器包括包含四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器，以及形成耦合到该交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。该集成电路还可包括：耦合在该交叉耦合电平转换器与接地之间的尾电流控制晶体管，以及被耦合以控制该尾电流控制晶体管的电流镜。第二电流镜可被耦合以由该第一电流镜控制并且向两个去加重PMOS晶体管提供电流。此外，串行化器可由第一功率域供电，并且交叉耦合电平转换器可由第二功率域供电。在一示例中，串行化器、预驱动器和驱动器中的至少一者集成在至少一个半导体管芯上。该集成电路可与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。在又一示例中，提供了包括存储于其上的指令的非瞬态计算机可读介质，这些指令如果由光刻设备执行则使该光刻设备制造该集成电路的至少一部分。

在一示例中，提供了用于改变输入的电压电平的方法。该方法包括：用于从串行化器接收差分输入的步骤，用于转换差分输入的第一输入的电平以生成预驱动器差分输出信号的第一输出的步骤，以及用于转换差分输入的第二输入的电平以生成预驱动器差分输出信号的第二输出的步骤。此外，该方法包括

用于去加重差分输入的第一输入以生成预驱动器差分输出信号的第一输出的步骤，以及用于去加重差分输入的第二输入以生成预驱动器差分输出信号的第二输出的步骤。

前述内容已宽泛地勾勒出本教义的一些特征和技术优点以使详细描述可以被更好地理解。在详细描述中还描述了附加的特征和优点。本构思和所公开的实施例可容易地被用作改动或设计用于实施与本教义相同的目的的其他结构的基础。此类等同构造并不脱离权利要求中所阐述的本教义的技术。作为这些教义的特性的新颖特征、连同进一步的目标和优点可从详细说明和附图中被更好地理解。仅出于解说和说明目的提供每一幅图，且并不限定本教义。

附图简述

给出了附图以描述本教义的示例，并且附图并不作为限定。

图1描绘了其中可有利地采用本公开的实施例的示例性通信系统。

图2描绘了发射机的示例性框图。

图3描绘了示例性预驱动器缓冲器。

图4描绘了第一示例性预驱动器。

图5描绘了第二示例性预驱动器。

图6描绘了有去加重和无去加重的示例性预驱动器输出。

图7描绘了用于对HDMI信号进行预驱动、电压转换和去加重的示例性方法的流程图。

根据惯例，附图中所描绘的特征可能并非按比例绘制。相应地，出于清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清楚起见，某些附图被简化。因此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。

具体实施方式

引言

提供了用于为高清视频接口(HDMI)传输应用提供电压电平转换及去加重的高速预驱动器。在一示例中，集成电路包括串行化器电路，被耦合以从该串行化器电路接收差分输入的预驱动器，以及驱动器电路。预驱动器包括包含四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器，以及形成耦合到该交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。驱动器电路耦合到预驱动器输出并被配置成从该预驱动器接收差分输入。预驱动器是能以每秒几G比特的数据速率跨功率域传输数据的低功率、高速电路块。预驱动器还具有内置的去加重能力以扩展其带宽。如果预驱动器用作用以驱动基于NMOS的差分驱动器的预驱动器，则预驱动器和电压电平转换器将加重信号的下降沿，而不减少上升沿净空。

预驱动器可与HDMI传输设备(例如，以3.4Gb/s传输的HDMI v1.4兼容设备)集成。预驱动器可与具有多个功率域的基于电流模式逻辑(CML)的驱动器集成。

本文中公开的示例性装置和方法所提供的优点是胜过常规设备的在速度方面的改进。另一优点是具有低功耗的高驱动电压电平(例如，1.5mA而没有在典型拐角处的去加重)。此外，还提供了在内部节点处存在带宽限制的情况下不会恶化净空的有利的下降沿去加重功能性。

预驱动器可在跨功率域的低到高电压电平间转换输入。此外，预驱动器可驱动较大的n型金属氧化物硅(NMOS)晶体管。

在本申请的文本和附图中公开了当前教义的诸示例。这些示例有利地解决了行业里长期以来的需求，以及其它先前未标识出的需求，并且缓解了常规方法和装置的不足。可以设计替换实施例而不会脱离本发明的范围。另外，当前教义的常规元素可能不被详细描述、或者可能被省去以免湮没当前教义的诸方面。

本文使用词语“示例性”来意指“用作示例、实例或解说”。描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语本发明的“实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。术语在“一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或结构可与一个或多个其它特征和/或结构组合。

应该注意，术语“连接”、“耦合”或其任何变体，意指在两个或更多个元件之间的直接或间接的任何连接或耦合，且可涵盖被“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可为物理的、逻辑的或其组合。如本文采用的，作为若干非限定和非穷尽性示例，两个元件可被认为通过使用一条或多条导线、电缆、和/或印刷电气连接，以及通过使用电磁能量来“连接”或“耦合”在一起，该电磁能量诸如具有射频区域、微波区域和/或光学(可见和不可见两者)区域中的波长的电磁能量。

应该理解，术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号。信息和信号能使用各种各样的不同技艺和技术中的任一种来表示。例如，贯穿本描述可能述及的数据、指令、过程步骤、命令、信息、信号、位、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、和/或其任何组合来表示。

应当理解，本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述一般并不限定这些元素的数量或次序。相反，这些指定可在本文中用作区别两个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”形式的术语表示“A或B或C或这些元素的任何组合。”

本文所使用的术语仅出于描述特定实施例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。

在以下描述中，使用某些术语来描述某些特征。术语“移动设备”包括但不限于移动电话、移动通信设备、个人数字助理、移动手持式计算机、无线设备和/或通常由个人携带和/或具有某种形式的通信能力(例如，无线、红外、短程无线电等)的其他类型的便携式电子设备。

附图描述

图1描绘了其中可有利地采用本公开的实施例的示例性通信系统100。出于解说目的，图1示出了三个远程单元120、130和150以及两个基站140。将认识到，常规无线通信系统可具有多得多的远程单元和基站。远程单元120、130和150包括将在本文中进一步讨论的本公开的实施例125A-C的至少一部分。图1示出从基站140到远程单元120、130和150的前向链路信号180，以及从远程单元120、130和150到基站140的反向链路信号190。

在图1中，远程单元120被示为移动电话，远程单元130被示为便携式计算机，而远程单元150被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、机顶盒、音乐播放器、视频播放器、娱乐单元或者存储或检索数据或视频的任何其他设备，或者其任何组合。尽管图1解说根据本公开的教义的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在包括有源集成电路系统(包括存储器和用于测试和表征的片上电路系统)的任何设备中。

图2描绘了通信电路200的示例性框图。通信电路200包括发射机205、传输线210以及接收机215。发射机205包括串行化器220、预驱动器缓冲器225、预驱动器230以及驱动器235。发射机205的组件可与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和/或视频切换设备集成。

串行化器220以低数据速率获取N位并行数据并将它们以高时钟速度的N倍串行移出至预驱动器。例如，串行化器220可将100MHz的8位宽并行输入数据串行化以产生800MHz的输出串行数据流。串行化器输出240可以是差分(d0/1p及d0/1n)输出。在in0p和in1p间存在1位延迟，并且在in0n和in1n间存在1位延迟。如果串行化器输出240的一个导体接地，则串行化器输出240可以是单端输出。

预驱动器缓冲器225接收串行化器输出240(d0/1p及d0/1n)并提供隔离、ESD保护以及到预驱动器230的预驱动器缓冲器输出245(in0/1n及in0/1p)。

预驱动器230将预驱动器缓冲器输出245(in0/1n及in0/1p)适配到驱动器输入，并且补偿驱动器235的输入特性。例如，预驱动器230可转换电压电平(诸如，共模电压和/或峰值电压)。预驱动器230还可调整串行化器输出240的波形以补偿驱动器235的输入阻抗。预驱动器输出250可以是差分(outp和outn)输出。如果预驱动器输出250的一个导体接地，则预驱动器输出250可以是单端输出。在本文中参照附图3和4讨论预驱动器230的示例。

驱动器235放大来自预驱动器230的输入并向传输线210提供驱动器输出255(txp和txn)。传输线210可以是HDMI电缆。驱动器输出255可以是差分(txp和txn)输出。如果驱动器输出255的一个导体接地，则驱动器输出255可以是单端输出。

通信电路200可具有三个不同的功率域。第一功率域260(VDDCX和VSSCX)在发射机中，并且向串行化器的至少一部分和预驱动器的至少一部分供电。在一示例中，第一功率域260具有约1.0伏的电压。第二功率域265(VDDX和VSSX)在发射机中，并且向预驱动器230的至少一部分和驱动器的至少一部分供电。在一示例中，第二功率域265具有约1.8伏的电压。第三功率域270(VDDRX)在接收机215中，并且经由传输线210向驱动器235提供功率。在一示例中，第三功率域270具有约3.0伏的电压。

图3描绘了示例性预驱动器缓冲器225。尽管在图2中被描绘为分立块，但是预驱动器缓冲器225可以是预驱动器230的一部分，在预驱动器230的输入部分中。预驱动器缓冲器225用由第一功率域260供电的互补金属氧化物硅(CMOS)缓冲器300来执行对串行化器输出240(d0/1p和d0/1n)的缓冲。预驱动器缓冲器225还具有静电放电(ESD)保护电路305，其将高电压电涌分流到第二功率域265。预驱动器缓冲器输出245(n0/1n和in0/1p)被输入至预驱动器230。

图4描绘了作为预驱动器230的示例的第一预驱动器400。第一预驱动器400是能以每秒几G比特的数据速率跨功率域传输数据的低功率、高速电路块。第一预驱动器400还去加重输入的预驱动器缓冲器输出245(in0/1n和in0/1p)的上升沿和下降沿。

第一预驱动器400包括p型金属氧化物硅(PMOS)交叉耦合电平转换器405，其包括四个PMOS晶体管410A-D。交叉耦合电平转换器405的相应互补输入耦合到四个预驱动器缓冲器输出中的两个(in0n和in0p)。交叉耦合电平转换器405的输出是预驱动器输出250(outp和outn)。交叉耦合电平转换器405转换电压电平(诸如，共模电压和/或峰值电压)。PMOS晶体管410A-D可被调整大小，从而使预驱动器输出250(outp和outn)在VDDX/2和VDDX之间。预驱动器输出250(outp和outn)的交点可以约为(VDDX-VDDCX)/2。

第一预驱动器400还包括形成耦合到该交叉耦合电平转换器405的输出的去加重抽头的两个去加重PMOS晶体管415A-B。去加重PMOS晶体管415A-B与交叉耦合电平转换器405并联耦合，被过驱动，并且增加第一预驱动器400的带宽。在in0p和in1p间存在1位延迟，并且在in0n和in1n间存在1位延迟。

去加重PMOS晶体管415A-B和交叉耦合电平转换器405可以由第二功率域265(VDDX和VSSX)供电。NMOS电流镜420由电流源425控制，由此提供NMOS电流导引。电流源425和NMOS电流镜420还控制尾电流晶体管430，该尾电流晶体管430设置预驱动器输出250(outp和outn)的峰值电压(vcm)和交点。如果交点过低，则由于驱动器的电流源具有有限的输出电阻而将出现对内(intra-pair)偏斜。因此，交点可被设置得足够高以减轻对内偏斜。此外，NMOS电流镜420控制PMOS电流镜435，该PMOS电流镜435控制流经两个去加重PMOS晶体管415A-B的电流。

图5描绘了作为预驱动器230的示例的第二预驱动器500。第二预驱动器500是能以每秒几G比特的数据速率跨功率域传输数据的低功率、高速电路。第二预驱动器具有去加重能力以扩展其带宽。如果第二预驱动器500用作用以驱动基于NMOS的差分驱动器的预驱动器230，则第二预驱动器500加重信号的下降沿，而不减少上升沿净空。

第二预驱动器500包括p型金属氧化物硅(PMOS)交叉耦合电平转换器505，其包括四个PMOS晶体管510A-D。交叉耦合电平转换器505的相应互补输入耦合到四个预驱动器缓冲器输出中的两个(in0n和in0p)。交叉耦合电平转换器的输出是预驱动器输出250(outp和outn)。交叉耦合电平转换器505转换电压电平(诸如，共模电压和/或峰值电压)。PMOS晶体管510A-D可被调整大小，从而使预驱动器输出250(outp和outn)在VDDX/2和VDDX的电压之间。预驱动器输出250(outp和outn)的交点可以约为(VDDX-VDDCX)/2。

第二预驱动器500还包括形成耦合到该交叉耦合电平转换器505的输出的去加重抽头的两个去加重PMOS晶体管515A-B。去加重PMOS晶体管515A-B与交叉耦合电平转换器505并联耦合，被过驱动，并且增加第二预驱动器500的带宽。在in0p和in1p间存在1位延迟，并且在in0n和in1n间存在1位延迟。

去加重PMOS晶体管515A-B和交叉耦合电平转换器505可以由第二功率域265(VDDX和VSSX)供电。PMOS电流镜520由电流源525控制，由此提供PMOS电流导引。电流源525和PMOS电流镜520还控制第一主抽头电流晶体管530，该第一主抽头电流晶体管530设置预驱动器输出250(outp和outn)的峰值电压和交点。如果交点过低，则由于驱动器的电流源具有有限的输出电阻而将出现对内偏斜。因此，交点可被设置得足够高以减轻对内偏斜。此外，PMOS电流镜520控制第二主抽头电流晶体管535，该第二主抽头电流晶体管535控制流经两个去加重PMOS晶体管515A-B的电流。第二主抽头电流晶体管535可被调整大小以设置两个去加重PMOS晶体管515A-B的去加重强度。

图6描绘了有去加重610和无去加重615的、包括单端输出605的示例性预驱动器输出600。示例性预驱动器输出600还包括有去加重625和无去加重630的差分输出620。

图7描绘了用于对HDMI信号进行预驱动、电压转换和去加重的示例性方法700。用于对HDMI信号进行预驱动、电压转换和去加重的方法700可由在此描述的装置(诸如，发射机205)执行。

在步骤705，从串行化器接收差分输入。

在步骤710，差分输入的第一输入的电平被转换以生成预驱动器差分输出信号的第一输出。包括四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器可用于该转换。

在步骤715，差分输入的第二输入的电平被转换以生成预驱动器差分输出信号的第二输出。包括四个PMOS晶体管的全p型金属氧化物硅(PMOS)交叉耦合电平转换器可用于该转换。

在步骤720，差分输入的第一输入被去加重以生成预驱动器差分输出信号的第一输出。形成耦合到交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管可用于该去加重。

在步骤725，差分输入的第二输入被去加重以生成预驱动器差分输出信号的第二输出。形成耦合到交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管可用于该去加重。第一和第二输入的去加重可与转换第一和第二输入的电平并行地执行。

本领域技术人员应领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示。

此外，本领域技术人员将领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路和算法步骤可被实现为电子硬件、计算机软件或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。

在一些方面，本文中的教导能在能够通过共享可用系统资源(例如，通过指定带宽、发射功率、编码、交织等中的一者或多者)来支持与多个用户通信的多址系统中采用。例如，本文中的教导能应用于以下技术中的任何一个技术或其组合：码分多址(CDMA)系统、多载波CDMA(MCCDMA)、宽带CDMA(W-CDMA)、高速分组接入(HSPA、HSPA+)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、单载波FDMA(SC-FDMA)系统、正交频分多址(OFDMA)系统、或者其他多址技术。采用本文中的教导的无线通信系统能被设计成实现一种或多种标准，诸如IS-95、cdma2000、IS-856、W-CDMA、TDSCDMA、以及其他标准。CDMA网络能实现诸如通用地面无线电接入(UTRA)、cdma2000、或其他某种技术的无线电技术。UTRA包括W-CDMA和低码片率(LCR)。cdma2000技术涵盖IS-2000、IS-95和IS-856标准。TDMA网络能实现诸如全球移动通信系统(GSM)等无线电技术。OFDMA网络可以实现诸如演进UTRA(E-UTRA)、IEEE802.11、IEEE802.16、IEEE802.20、Flash-OFDM RTM等的无线电技术。UTRA、E-UTRA和GSM是通用移动电信系统(UMTS)的一部分。本文中的教导能在3GPP长期演进(LTE)系统、超移动宽带(UMB)系统和其他类型的系统中实现。LTE是使用E-UTRA的UMTS版本。UTRA、E-UTRA、GSM、UMTS和LTE在来自名为“第3代伙伴项目”(3GPP)的组织的文献中描述，而cdma2000在来自名为“第3代伙伴项目2”(3GPP2)的组织的文献中描述。尽管本公开的某些方面能用3GPP术语来描述，但是应当理解，本文中的教导能应用于3GPP(例如，Re199、Re15、Re16、Re17)技术以及3GPP2(例如，1xRTT，1xEV-DO RelO、RevA、RevB)技术和其他技术。这些技术能在新兴和未来的网络和接口中使用，包括长期演进(LTE)。

结合本文中公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。

此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。

本发明的实施例可包括实施本文描述的方法的计算机可读介质。因此，本发明并不限于所解说的示例且任何用于执行文本所描述的功能的手段均被包括在本发明的实施例中。

所公开的设备和方法能被设计并能被配置到存储在计算机可读介质上的GDSII和GERBER计算机文件中。这些文件进而被提供给制造处理者，制造处理者使用光刻设备基于这些文件来制造设备。结果产生的产品是半导体晶片，其随后被切割为半导体管芯，半导体管芯被封装进相应的半导体芯片中。该芯片随后在设备(诸如移动设备)中被采用。

已描述或解说的任何内容都不意图造成任何组件、步骤、特征、对象、益处、优点、或等同物奉献给公众，无论其是否记载在权利要求中。尽管本公开示出了本发明的示例性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。

Claims (24)

1.一种集成电路，包括：

串行化器；

被耦合以从所述串行化器接收差分输入的预驱动器，其中所述预驱动器包括：

全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管；以及

形成耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管；以及

耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。

2.如权利要求1所述的集成电路，其特征在于，所述差分输入的每一输入耦合到所述交叉耦合电平转换器的相应互补输入。

3.如权利要求1所述的集成电路，其特征在于，所述差分输入的每一输入耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。

4.如权利要求1所述的集成电路，其特征在于，进一步包括：

耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管；以及

被耦合以控制所述尾电流控制晶体管的电流镜。

5.如权利要求4所述的集成电路，其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。

6.如权利要求1所述的集成电路，其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。

7.如权利要求1所述的集成电路，其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。

8.如权利要求1所述的集成电路，其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。

9.一种方法，包括：

从串行化器接收差分输入；

转换所述差分输入的第一输入的电平以生成预驱动器差分输出信号的第一输出；

转换所述差分输入的第二输入的电平以生成所述预驱动器差分输出信号的第二输出；

去加重所述差分输入的所述第一输入以生成所述预驱动器差分输出信号的所述第一输出；以及

去加重所述差分输入的所述第二输入以生成所述预驱动器差分输出信号的所述第二输出。

10.如权利要求9所述的方法，其特征在于，与转换所述第一和第二输入的电平并行地执行所述第一和第二输入的去加重。

11.如权利要求9所述的方法，其特征在于，所述转换所述第一和第二输入的电平包括使用全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管。

12.如权利要求11所述的方法，其特征在于，所述第一和第二输入的去加重进一步包括使用形成耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。

13.一种配置成预驱动来自串行化器的差分输入的设备，包括：

用于接收所述差分输入的装置；

用于转换所述差分输入的第一输入的电平以生成预驱动器差分输出信号的第一输出的装置；

用于转换所述差分输入的第二输入的电平以生成所述预驱动器差分输出信号的第二输出的装置；

用于去加重所述差分输入的所述第一输入以生成所述预驱动器差分输出信号的所述第一输出的装置；以及

用于去加重所述差分输入的所述第二输入以生成所述预驱动器差分输出信号的所述第二输出的装置。

14.如权利要求13所述的设备，进一步包括：用于与转换所述第一和第二输入的电平并行地执行去加重所述第一和第二输入的装置。

15.如权利要求13所述的设备，其特征在于，所述用于转换所述第一和第二输入的电平的装置包括全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包含四个PMOS晶体管。

16.如权利要求15所述的设备，其特征在于，用于去加重所述第一和第二输入的装置进一步包括形成耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管。

17.如权利要求13所述的设备，其特征在于，所述设备至少部分地集成在至少一个半导体管芯上。

18.一种包括存储于其上的指令的非瞬态计算机可读介质，所述指令如果由光刻设备执行则使所述光刻设备制造集成电路的至少一部分，包括：

串行化器；

被耦合以从所述串行化器接收差分输入的预驱动器，

其中所述预驱动器包括：

全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管；以及

形成耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管；以及

耦合到预驱动器输出并被配置成从所述预驱动器接收所述差分输入的驱动器。

19.如权利要求18所述的非瞬态计算机可读介质，其特征在于，进一步包括存储于其上的指令，所述指令如果由所述光刻设备执行则使所述光刻设备制造耦合到所述交叉耦合电平转换器的相应互补输入的串行化器差分输出的每一输出。

20.如权利要求18所述的非瞬态计算机可读介质，其特征在于，进一步包括存储于其上的指令，所述指令如果由所述光刻设备执行则使所述光刻设备制造耦合到所述两个去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入的串行化器差分输出的每一输出。

21.如权利要求18所述的非瞬态计算机可读介质，其特征在于，进一步包括存储于其上的指令，所述指令如果由所述光刻设备执行则使所述光刻设备制造耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管，以及被耦合以控制所述尾电流控制晶体管的电流镜。

22.如权利要求18所述的非瞬态计算机可读介质，其特征在于，进一步包括存储于其上的指令，所述指令如果由所述光刻设备执行则使所述光刻设备制造由第一功率域供电的所述串行化器以及由第二功率域供电的所述交叉耦合电平转换器。

23.如权利要求18所述的非瞬态计算机可读介质，其特征在于，进一步包括存储于其上的指令，所述指令如果由所述光刻设备执行则使所述光刻设备制造所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。

24.一种方法，包括：

用于从串行化器接收差分输入的步骤；

用于转换所述差分输入的第一输入的电平以生成预驱动器差分输出信号的第一输出的步骤；

用于转换所述差分输入的第二输入的电平以生成所述预驱动器差分输出信号的第二输出的步骤；

用于去加重所述差分输入的所述第一输入以生成所述预驱动器差分输出信号的所述第一输出的步骤；以及

用于去加重所述差分输入的所述第二输入以生成所述预驱动器差分输出信号的所述第二输出的步骤。