CN101150321A - 输出驱动电路、信号转换方法以及并行转串行发送器 - Google Patents

输出驱动电路、信号转换方法以及并行转串行发送器 Download PDF

Info

Publication number
CN101150321A
CN101150321A CNA2007101491509A CN200710149150A CN101150321A CN 101150321 A CN101150321 A CN 101150321A CN A2007101491509 A CNA2007101491509 A CN A2007101491509A CN 200710149150 A CN200710149150 A CN 200710149150A CN 101150321 A CN101150321 A CN 101150321A
Authority
CN
China
Prior art keywords
transistor
serial
voltage
driving circuit
low pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101491509A
Other languages
English (en)
Other versions
CN101150321B (zh
Inventor
邱宝成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101150321A publication Critical patent/CN101150321A/zh
Application granted granted Critical
Publication of CN101150321B publication Critical patent/CN101150321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种低压转高压的输出驱动电路，其中输出是通过负载元件耦接到第一固定电压，低压转高压的输出驱动电路包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至第二固定电压；低压晶体管具有耦接至电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；高压晶体管的第一端耦接至低压晶体管的第三端、高压晶体管的第二端耦接至偏压源以及其第三端耦接至该输出。本发明提供的低压转高压的输出驱动电路，将低压串行数据转换至高压，而不需要电平转换器。因此，电平转换器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生的时序抖动。

Description

输出驱动电路、信号转换方法以及并行转串行发送器
技术领域
本发明涉及一种并行转串行的数据传输技术，特别是一种低压转高压的输出驱动器及具备此种低压转高压的输出驱动器的并行转串行发送器。
背景技术
在通信领域中，比特串行传输(serial transmission)为数个比特通过单一传输线一个接一个的传输。操作在相同频率速度时，串行通道的传输速度慢于并行通道的传输速度。由于串行式数字电路较容易设计且频率速度可以提升到足以弥补低传输速率，现行的计算机总线技术(例如，S-ATA、USB)通常使用串行传输。于是，为了达成高速数据传输，并行转串行的传输常被用来将低速的并行输入数据转换为高速的串行数据。
发明内容
有鉴于此，有必要提供一种低压转高压的输出驱动电路、信号转换方法、并行转串行发送器以及驱动串行连结的输出驱动电路，以解决上述技术问题。
一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电压的输出，包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至第二固定电压；低压晶体管，具有耦接至电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；高压晶体管，具有耦接至低压晶体管的第三端的第一端，耦接至偏压源的第二端，以及耦接至该输出的第三端。
本发明还揭示一种并行转串行发送器，包括并行转串行转换器以及低压转高压的输出驱动电路，其中并行转串行转换器接收并行数据信号并产生低压串行数据信号，低压转高压的输出驱动电路接收低压串行数据信号并将其转换成高压串行数据输出信号。
本发明同样揭示一种低压转高压的信号转换方法，包括提供低压串行数据信号给低压晶体管，提供偏压电压给高压晶体管，以及自低压晶体管输出电流，该电流流经负载元件、高压晶体管以及低压晶体管。
本发明还揭示一种驱动串行连结的输出驱动电路，包括：第一晶体管；以及第二晶体管，耦接至该串行连结；其中，第一晶体管的临界电压低于第二晶体管的临界电压，且第一晶体管串接于第二晶体管。
本发明还揭示另一种驱动串行连结的输出驱动电路，包括：第一晶体管；以及第二晶体管，耦接至该串行连结；其中，该第一晶体管为核心元件，而该第二晶体管为非核心元件，且该第一晶体管与该第二晶体管串接。
本发明还揭示另一种驱动串行连结的输出驱动电路，包括：第一晶体管；以及第二晶体管，耦接至该串行连结，该第二晶体管的控制端耦接至固定电压；
其中，该第一晶体管与该第二晶体管串接。
本发明提供的低压转高压的输出驱动电路，将低压串行数据转换至高压，而不需要电平转换器(level shifter)，低压转高压的输出驱动电路由低压串行数据信号所驱动，且产生高压串行数据信号给高压传输通道，因此，电平转换器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生的时序抖动(timing jitter)。
附图说明
图1是并行转串行的发送器的方框示意图。
图2是显示并行转串行的发送器的方框示意图。
图3是显示并行转串行的发送器的方框示意图。
图4是并行转串行发送器的输出驱动电路的电路图。
图5是依据本发明一实施例低压转高压的输出驱动电路的电路图。
图6是依据本发明实施例并行转串行发送器的方框示意图。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合说明书附图，作详细说明如下：
图1是并行转串行的发送器的方框示意图。如图1所示，介于0V与1V之间且速率为100MHz的10比特并行输入数据信号D0～D9转换成介于2.5V与3V之间且速率为1GHz的1比特串行输出数据信号Vout。通过简单地使用一个通道与两个电压电平便可达成高速的数据传输。
并行转串行传输的最终目的是以单一传输通道进行高速的串行数据传输，当内部串行数据的电压与传输通道的电压不同时，便需要有一个接口来完成两个不同电平(level)的信号之间的电压转换，而电压电平转换器或电压转换器会增加芯片的成本，同时也会依其在电路架构中的设置而造成信号完整度的劣化。
速率低(或者频宽窄)为电压电平转换器众所周知的缺点。如图2所示，是显示并行转串行的发送器200的方框示意图，其中电压电平转换器220耦接于并行转串行转换器210的输出。电压电平转换器220对1比特的高速的串行数据信号V1进行电压的转换，由于电压电平转换器220的有限带宽与高速串行数据信号的内容随机性，信号脉冲的时序散射(timing dispersion)产生，从而造成符号(symbol)间交互干扰(intersymbol interference；ISI)。符号间交互干扰会使得输出信号在通过逻辑电路后产生时序抖动(timing jitter)，因此接收器的比特错误率(bit error rate；BER)也会劣化。
如图3所示，是显示并行转串行的发送器300的方框示意图，其中并行转串行转换器320耦接于电压电平转换器阵列310的输出。此电路架构不需要高速的电压电平转换器，而是需要多个电压电平转换器。由于在电压电平转换器阵列310之后并行数据信号的电压电平被转换到高压，因此在电压电平转换器阵列310之后的并行转串行转换器320、前置驱动电路330与输出驱动电路340需要高压晶体管。在高压处理中，晶体管通常需要较大的面积，而且处理速度也比较慢，因此会增加成本与功耗。在图3中，速度为100MHz的10比特并行数据信号D0～D9需要10个电压电平转换器，而后续接收1GHz的1比特高压串行数据信号的前置驱动电路330与输出驱动电路340需为高压电路，高压电路会增加面积与功耗，而其低速率也会限制整体电路架构的传输带宽，使得电路设计更为复杂。
图4是并行转串行发送器的输出驱动电路400的电路图。输出驱动电路400包括电阻对(resistor pair)410、410’，NMOS差动对(differential pair)440以及电流源430。电流源430提供的电流流经电阻对410、410’，使得产生的输出信号Vout的电压摆幅(voltage swing)可符合规范。介于0V与3V之间、速率为1GHz的1比特串行数据信号Vip与Vin通过控制NMOS差动对440而调制流经电阻对410与410’的电流。最后，高速的串行数据转换为电压摆幅符合规范的输出信号Vout，并将输出信号Vout提供给输出通道，由于输出信号Vout的最高电压为3V，NMOS差动对440中的N型金属氧化物半导体晶体管420与420’必须为高压晶体管，方能承受高压，假若NMOS差动对440中的N型金属氧化物半导体晶体管420与420’为低压晶体管，输出信号Vout的高电压会直接施加于低压晶体管上，进而降低元件可靠度以及缩减使用寿命。
图5是依据本发明一实施例低压转高压的输出驱动电路500的电路图。低压转高压的输出驱动电路500的输出Vout通过负载元件540耦接至第一固定电位。更明确地说，第一固定电位为电源电压Vcc，Vcc的电压值依连接至输出Vout的通道的需求而定，一般地，Vcc大约为3V。低压转高压的输出驱动电路500包括电流源510、低压晶体管520以及高压晶体管530。电流源510的一端511耦接至第二固定电压。更明确地说，第二固定电压为接地电压VGND。低压晶体管520具有耦接至电流源510的另一端513的第一端521，接收低压数据信号Vip与Vin的第二端522，以及第三端523。高压晶体管530的第一端531耦接至低压晶体管520的第三端523，第二端532耦接至偏压源Vbias，以及第三端533耦接至低压转高压的输出驱动电路500的输出Vout。较佳地，低压晶体管520与高压晶体管530为N型金属氧化物半导体晶体管，且其第一、第二与第三端分别为源极、栅极与漏极。此外，偏压源Vbias为电压源。在另一实施例中，晶体管530不需为高压元件，多个低压晶体管530可以串接到晶体管520以使输出Vout处于合适的电压范围内(例如：图5显示的实施例中的2.5V至3V)，举例而言，通道为串行连结(seriallink)，举例而言，串行连结可为USB、PCI Express、SATA或高分辨率多媒体接口(High-Definition Multimedia Interface，HDMI)。
在图5中，高压晶体管530与低压晶体管520串接以保护低压晶体管520免于承受高压。高压晶体管530偏压于偏压源Vbias下，使得高压晶体管530在导通时操作于饱和区。此外，电路可以设计为将电压Va与Vd保持于低压晶体管520可承受的范围，使得低压晶体管520不会受到高压破坏，举例而言，在0.13微米的互补式金属氧化物半导体晶体管(CMOS)工艺中，低压晶体管520的临界电压为0.3V，此低临界电压使得低压晶体管520可以直接由低压串行数据信号Vip与Vin(举例而言，高逻辑电平为1V)直接驱动，因此，可避免以高速的数据信号驱动低速的高压晶体管。使用输出驱动电路500的好处之一是因为负载元件540可以设置在芯片外部，所以不需要将高电压(在此实施例中为3V)输入至芯片，且低压晶体管的第二端522的控制电压为低电压(在此实施例中为1V)。在最近的发展中，数字电路使用核心元件以得到较高的速度与较小的芯片面积，核心元件通常比标准或传统的元件具备更低的临界电压。然而，数字电路的输出有时必须驱动高压接口(例如前述的串行连结)。
需注意的是，虽然图5中的低压转高压的输出驱动电路500是差动电路，但本发明的范围不限于此，熟悉本技术领域的技术人员可知单端电路同样适用。
图6是依据本发明实施例并行转串行发送器600的方框示意图。并行转串行发送器600包括并行转串行转换器610以及低压转高压的输出驱动电路620。并行转串行转换器610接收并行数据信号D0～D9并产生低压串行数据信号V1，低压转高压的输出驱动电路620接收低压串行数据信号V1并将其转换为高压串行数据输出信号Vout。较佳而言，此低压转高压输出驱动电路可依前述内容进行构建。
在图6中，低压转高压的输出驱动电路取代了传统并行转串行发送器中的现有的高压输出缓冲电路，因此不需要低压转高压的电平转换器。此外，高速数据信号可以在输出至传输通道前维持在低电压区域，低压串行数据信号可直接驱动低压转高压输出驱动电路，且不需要额外的中间电路(intermediate circuit)，在此设计中，低压晶体管的高驱动电流能力可被充分发挥。此外，并行转串行发送器所占的面积也会较小，其操作带宽也较宽，功耗也比较低。
本发明提供一种低压转高压的方法，包括提供低压串行数据信号给低压晶体管，提供偏压电压给高压晶体管，以及从低压晶体管输出电流，输出的电流流经负载元件、高压晶体管以及低压晶体管。
本发明提供一种低压转高压的输出驱动电路，其可将低压串行数据转换至高压，而不需要电平转换器，低压转高压的输出驱动电路由低压串行数据信号所驱动，且产生高压串行数据信号给高压传输通道。因此，电平转换器的芯片面积与功耗可被降低，同时也降低了因电平转换器的低带宽所产生的时序抖动。

Claims (14)

1.一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电压的输出，包括：
电流源，具有耦接至第二固定电压的一端；
低压晶体管，具有耦接至所述的电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；以及
高压晶体管，具有耦接至所述的低压晶体管的第三端的第一端、耦接至偏压源的第二端以及耦接至所述的输出的第三端。
2.如权利要求1所述的低压转高压的输出驱动电路，其特征在于，所述的第二固定电压为接地电压。
3.如权利要求1所述的低压转高压的输出驱动电路，其特征在于，所述的低压晶体管与所述的高压晶体管为N型金属氧化物半导体晶体管，所述的低压晶体管与所述的高压晶体管的第一、第二与第三端分别为源极、栅极与漏极，且所述的偏压源为电压源。
4.一种并行转串行发送器，包括：
如权利要求1至3中任何一项所述的低压转高压的输出驱动电路；以及
并行转串行转换器，耦接至所述的低压转高压的输出驱动电路并对其提供所述的低压串行数据信号。
5.一种并行转串行发送器，包括：
并行转串行转换器，接收并行数据信号并产生低压串行数据信号；以及
低压转高压的输出驱动电路，接收所述的低压串行数据信号并将其转换成高压串行数据输出信号。
6.如权利要求5所述的并行转串行发送器，其特征在于，还包括负载元件，耦接至所述的低压转高压输出驱动电路的输出。
7.如权利要求6所述的并行转串行发送器，其特征在于，所述的负载元件为电阻。
8.一种低压转高压的信号转换方法，包括：
提供低压串行数据信号给低压晶体管；
提供偏压电压给高压晶体管；以及
自所述的低压晶体管输出电流；
其中所述的电流流经负载元件、所述的高压晶体管以及所述的低压晶体管。
9.一种驱动串行连结的输出驱动电路，包括：
第一晶体管；以及
第二晶体管，耦接至所述的串行连结；
其中，所述的第一晶体管的临界电压低于所述的第二晶体管的临界电压，且所述的第一晶体管串接于所述的第二晶体管。
10.如权利要求9所述的驱动串行连结的输出驱动电路，其特征在于，所述的串行连结为USB、PCI Express、SATA或高分辨率多媒体接口。
11.一种驱动串行连结的输出驱动电路，包括：
第一晶体管；以及
第二晶体管，耦接至所述的串行连结；
其中，所述的第一晶体管为核心元件，而所述的第二晶体管为非核心元件，且所述的第一晶体管与所述的第二晶体管串接。
12.如权利要求11所述的输出驱动电路，其特征在于，所述的串行连结为USB、PCI Express、SATA或高分辨率多媒体接口。
13.一种驱动串行连结的输出驱动电路，包括：
第一晶体管；以及
第二晶体管，耦接至所述的串行连结，所述的第二晶体管的控制端耦接至固定电压；
其中，所述的第一晶体管与所述的第二晶体管串接。
14.如权利要求1 3所述的驱动串行连结的输出驱动电路，其特征在于，所述的串行连结为USB、PCI Express、SATA或高分辨率多媒体接口。
CN2007101491509A 2006-09-20 2007-09-04 输出驱动电路、信号转换方法以及并行转串行发送器 Active CN101150321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/533,378 2006-09-20
US11/533,378 US7768306B2 (en) 2006-09-20 2006-09-20 Low to high voltage conversion output driver

Publications (2)

Publication Number Publication Date
CN101150321A true CN101150321A (zh) 2008-03-26
CN101150321B CN101150321B (zh) 2012-03-21

Family

ID=39187921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101491509A Active CN101150321B (zh) 2006-09-20 2007-09-04 输出驱动电路、信号转换方法以及并行转串行发送器

Country Status (3)

Country Link
US (2) US7768306B2 (zh)
CN (1) CN101150321B (zh)
TW (1) TWI371169B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103812497A (zh) * 2012-11-06 2014-05-21 珠海全志科技股份有限公司 驱动器及低抖动串行信号的输出方法
CN103947114A (zh) * 2011-11-11 2014-07-23 高通股份有限公司 用于hdmi传输应用的带有内置去加重的高速预驱动器和电压电平转换器
CN113366460A (zh) * 2019-01-18 2021-09-07 高通股份有限公司 高压信令和低压信令的输出驱动器
CN113726694A (zh) * 2020-05-25 2021-11-30 爱思开海力士有限公司 用于传送多比特位数据的传送器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283946B2 (en) * 2010-04-15 2012-10-09 Micron Technology, Inc. Signaling systems, preamplifiers, memory devices and methods
US8786321B2 (en) * 2010-12-30 2014-07-22 Stmicroelectronics International N.V. Power harvesting in open drain transmitters
TWI470931B (zh) * 2011-04-08 2015-01-21 Alpha Imaging Technology Corp 通用序列匯流排電路
US8725925B2 (en) * 2011-12-12 2014-05-13 Universal Scientific Industrial (Shanghai) Co., Ltd. Interface adapter between PCI express interface and HDMI interface and adapting method thereof
US20140002140A1 (en) * 2012-06-28 2014-01-02 Yen-Ping Wang Level shifter capable of pulse filtering and bridge driver using the same
US9537469B2 (en) 2013-11-06 2017-01-03 Treehouse Design, Inc. CMOS level shifter with reduced high voltage transistor count
TWI525993B (zh) * 2014-05-05 2016-03-11 瑞鼎科技股份有限公司 用以產生電壓控制訊號之驅動電路
US10191526B2 (en) 2016-11-08 2019-01-29 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
US11831153B1 (en) 2019-05-03 2023-11-28 Cadence Design Systems, Inc. High-bandwidth signal driver/receiver

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313176A (en) 1980-03-07 1982-01-26 The Lockwood Association, Inc. Data controlled switch for telephone inputs to a computer
US5714904A (en) 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
US5798658A (en) 1995-06-15 1998-08-25 Werking; Paul M. Source-coupled logic with reference controlled inputs
US5656952A (en) 1995-11-13 1997-08-12 Analog Devices, Inc. All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance
US5751179A (en) 1996-04-26 1998-05-12 Crystal Semiconductor Output driver for PCI bus
ES2119707B1 (es) 1996-11-19 1999-06-16 Telefonica Nacional Espana Co Circuito interfaz de linea para banda ancha.
KR100359088B1 (ko) 1998-10-16 2002-12-18 삼성전자 주식회사 디지털신호의전송방법및장치
US6614372B1 (en) 2002-02-12 2003-09-02 Intel Corporation (N-1)/n current reduction scheme in a n-to-one parallel-to-serial conversion
JP2003309463A (ja) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp レベルシフト回路
US7342977B2 (en) 2002-11-26 2008-03-11 Lsi Logic Corporation Serial data transmitter with bit doubling
US7203460B2 (en) 2003-10-10 2007-04-10 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
US7222290B2 (en) 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
US7088149B2 (en) 2003-11-29 2006-08-08 Texas Instruments Incorporated Enhancing SNR and throughput performance of integrated circuits
US7471107B1 (en) 2004-05-12 2008-12-30 Pmc-Sierra, Inc. Active biasing in metal oxide semiconductor (MOS) differential pairs
US7236011B2 (en) * 2004-09-20 2007-06-26 Analog Devices, Inc. High-speed differential logic buffer
US7199619B2 (en) 2004-09-20 2007-04-03 Analog Devices, Inc. High-speed differential logic multiplexer
US7245240B1 (en) 2006-03-07 2007-07-17 Altera Corporation Integrated circuit serializers with two-phase global master clocks
JP4646845B2 (ja) * 2006-03-30 2011-03-09 富士通株式会社 送信機

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103947114A (zh) * 2011-11-11 2014-07-23 高通股份有限公司 用于hdmi传输应用的带有内置去加重的高速预驱动器和电压电平转换器
CN103947114B (zh) * 2011-11-11 2017-07-28 高通股份有限公司 带有内置去加重的高速预驱动器和电压电平转换器
CN103812497A (zh) * 2012-11-06 2014-05-21 珠海全志科技股份有限公司 驱动器及低抖动串行信号的输出方法
CN103812497B (zh) * 2012-11-06 2017-02-15 珠海全志科技股份有限公司 驱动器及低抖动串行信号的输出方法
CN113366460A (zh) * 2019-01-18 2021-09-07 高通股份有限公司 高压信令和低压信令的输出驱动器
CN113366460B (zh) * 2019-01-18 2024-03-22 高通股份有限公司 高压信令和低压信令的输出驱动器
CN113726694A (zh) * 2020-05-25 2021-11-30 爱思开海力士有限公司 用于传送多比特位数据的传送器
CN113726694B (zh) * 2020-05-25 2024-04-02 爱思开海力士有限公司 用于传送多比特位数据的传送器

Also Published As

Publication number Publication date
US7768306B2 (en) 2010-08-03
US20080068043A1 (en) 2008-03-20
TW200824307A (en) 2008-06-01
CN101150321B (zh) 2012-03-21
TWI371169B (en) 2012-08-21
US20080218212A1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101150321B (zh) 输出驱动电路、信号转换方法以及并行转串行发送器
CN110277988B (zh) 具有从低功率待机到低频信号传输的快速转换的中继器
US6501306B1 (en) Data output circuit for semiconductor device with level shifter and method for outputting data using the same
KR102353646B1 (ko) 버퍼 메모리에서의 신호 변환을 위한 방법 및 장치
CN101739997B (zh) 多功能传输器与数据传输方法
US8415986B2 (en) Voltage-mode driver with pre-emphasis
US6956407B2 (en) Pre-emphasis circuitry and methods
JP2006287797A (ja) レベル変換回路
US8749269B2 (en) CML to CMOS conversion circuit
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US20110163791A1 (en) Output circuit and semiconductor device including pre-emphasis function
US11139843B1 (en) SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain
CN103947114B (zh) 带有内置去加重的高速预驱动器和电压电平转换器
TWI756707B (zh) 晶片外驅動電路和訊號補償方法
CN113541661A (zh) 具有低isi的高速dc偏移预驱动器
US8705605B1 (en) Technique for providing loopback testing with single stage equalizer
CN109246037B (zh) 用于高速串行数据传输的驱动器以及高速串行接口发射机
CN103248352A (zh) 低电压差动信号驱动电路以及相容于有线传输的电子装置
CN116961644A (zh) 驱动器电路和电子设备
JP2012510768A (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
CN113992209B (zh) 转换电路以及串行解串器
US20130335117A1 (en) Pre-driver and differential signal transmitter using the same
US8547134B1 (en) Architecture for high speed serial transmitter
US10418976B1 (en) Charge steering transmitter
US10965383B1 (en) Zero hold time sampler for low voltage operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant