KR101589070B1

KR101589070B1 - Ｈｄｍｉ 송신 애플리케이션들에 대해 빌트-인 디-엠퍼시스를 갖춘 고속 프리-드라이버 및 전압 레벨 컨버터

Info

Publication number: KR101589070B1
Application number: KR1020147015837A
Authority: KR
Inventors: 미아오 리; 치 추; 시아오후아 콩; 남 브이. 당
Original assignee: 퀄컴 인코포레이티드
Priority date: 2011-11-11
Filing date: 2012-11-12
Publication date: 2016-02-01
Also published as: CN103947114A; EP2777154A1; JP2015502087A; IN2014CN03367A; TW201327368A; CN103947114B; WO2013071270A1; KR20140096118A; US20130120029A1; EP2777154B1; US8542039B2

Abstract

예시에서, HDMI 송신 애플리케이션들을 위한 빌트-인 디-엠퍼시스(415A,B)를 갖는 고속 프리-드라이버(400) 및 전압 레벨 컨버터(405)가 제공된다. 예시적인 집적 회로는, 직렬화기, 직렬화기로부터 차동 입력을 수신하도록 커플링된 프리-드라이버, 및 드라이버를 포함한다. 프리-드라이버(400)는, 4개의 p형 금속-산화물 실리콘(PMOS) 트랜지스터들(410A-D)을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터 및 그 크로스-커플링된 레벨 컨버터의 출력(outn, outp)에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들(415A,B)을 포함한다. 드라이버는, 프리-드라이버 출력에 커플링되고, 프리-드라이버로부터 차동 입력을 수신하도록 구성된다.

Description

ＨＤＭＩ 송신 애플리케이션들에 대해 빌트-인 디-엠퍼시스를 갖춘 고속 프리-드라이버 및 전압 레벨 컨버터{HIGH-SPEED PRE-DRIVER AND VOLTAGE LEVEL CONVERTER WITH BUILT-IN DE-EMPHASIS FOR HDMI TRANSMIT APPLICATIONS}

본 개시물은, 일반적으로 전자장치들에 관한 것이고, 더욱 구체적으로는(그러나, 배타적이지 않음), 고해상도 비디오 인터페이스(HDMI; high definition video interface) 송신 애플리케이션들에 대해 빌트-인 디-엠퍼시스(built-in de-emphasis)를 갖춘 고속 프리-드라이버 및 전압 레벨 컨버터에 관한 것이다.

상이한 전압 레벨들 사이로 입력을 변환하고, 그리고 또한 종래의 송신 장비보다 높은 대역폭을 갖고 또한 전력을 덜 소모하는 송신 장비(예를 들어, 고해상도 비디오 인터페이스(HDMI) 장비)에 대한 시장의 요구가 존재한다. 송신 장비의 일례는, 고해상도 비디오 인터페이스(HDMI)-호환가능한 장비이다. HDMI는, 예를 들어, 디지털 비디오 디스크(DVD) 플레이어, 디지털 텔레비전(DTV), 고해상도 TV(HDTV), 셋-톱 박스, 및 다른 오디오 및/또는 비디오 디바이스들에 이용될 단일 디지털 인터페이스에 오디오 및 비디오 정보를 통합시키는 사양이다. 고해상도 멀티미디어 인터페이스는, 멀티-채널 서라운드 사운드 오디오와 함께, 표준화된, 강화된, 또는 고해상도의 비디오 포맷들을 지원한다. 고해상도 멀티미디어 인터페이스의 이점들 중 몇몇은, 다수의 커넥터들 및 케이블들 대신에 단일 커넥터 그리고 압축되지 않은 디지털 비디오를 포함할 수 있다(그러나, 이에 한정되지 않음).

종래의 디바이스들에서, 직렬화기 출력들은 1.0V 전력 도메인에서의 고속, 레일-투-레일 신호들이다. 10mA를 초과하는 전류를 구동시키기 위해, 직렬화기 다음의 드라이버는, 종래에는, 대형 n-형 금속-산화물-실리콘(NMOS; n-type metal-oxide-silicon) 차동 트랜지스터 쌍이다. NMOS 차동 쌍의 입력 커패시턴스는 높으며, 이는 종래의 디바이스의 대역폭을 제한한다.

또한, 종래의 드라이버가 개방 드레인 구조를 이용하기 때문에, 대부분의 드라이버의 전류는 1.0V보다 높은 전압(예를 들어, 3.3V)을 갖는 전력 서플라이에서 나온다. 따라서, 1.0V 전력 도메인으로부터의 입력을 1.0V 전력 도메인과 더 높은 전력 도메인 사이의 중간인 전력 도메인으로 변환하기 위한 고속, 고성능 회로에 대한 요구가 존재한다.

이에 따라, HDMI 송신 애플리케이션들에 대해 빌트-인 디-엠퍼시스를 갖춘 고속 프리-드라이버 및 전압 레벨 컨버터를 포함하는 종래의 방법들 및 장치의 문제점을 완화시키는 방법들 및 장치에 대한 오랫동안 느꼈던 산업적 필요성들이 존재한다.

이 개요는 본 교시들의 몇몇 양상들의 기본적인 이해를 제공한다. 이 개요는, 그 세부사항에 있어서 철저하지 않으며, 모든 중요한 특징들을 식별하도록 의도되는 것도 청구항들의 범위를 제한하는 것으로 의도되는 것도 아니다.

일례에서, 입력의 전압 레벨을 변화시키기 위한 방법이 제공된다. 직렬화기로부터 차동 입력이 수신된다. 차동 입력의 제 1 입력의 레벨은, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 변환되고, 차동 입력의 제 2 입력의 레벨은 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 변환된다. 제 1 입력 및 제 2 입력의 레벨들을 변환하는 단계는, 4개의 p형 금속-산화물-실리콘(PMOS; p-type metal-oxide-silicon) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터를 이용하는 단계를 포함할 수 있다. 차동 입력의 제 1 입력은, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 디엠퍼사이징(deemphasize)되고, 차동 입력의 제 2 입력은 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 디엠퍼사이징된다. 제 1 입력 및 제 2 입력을 디엠퍼사이징하는 단계는, 제 1 입력 및 제 2 입력의 레벨들을 변환하는 단계와 동시에 수행될 수 있다. 게다가, 제 1 입력 및 제 2 입력을 디엠퍼사이징하는 단계는, 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭(de-emphasis tap)을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 이용하는 단계를 더 포함할 수 있다.

다른 예시에서, 직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치가 제공된다. 장치는, 차동 입력을 수신하기 위한 수단, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 차동 입력의 제 1 입력의 레벨을 변환하기 위한 수단, 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 차동 입력의 제 2 입력의 레벨을 변환하기 위한 수단, 프리-드라이버 차동 출력 신호의 제 1 입력을 생성하도록 차동 입력의 제 1 입력을 디엠퍼사이징하기 위한 수단, 및 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 차동 입력의 제 2 입력을 디엠퍼사이징하기 위한 수단을 포함한다. 제 1 입력 및 제 2 입력의 레벨들을 변환하기 위한 수단은, 4개의 p형 금속-산화물-실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터를 포함할 수 있다. 게다가, 제 1 입력 및 제 2 입력을 디엠퍼사이징하기 위한 수단은, 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 더 포함할 수 있다. 이 장치는 또한, 제 1 입력 및 제 2 입력의 레벨들을 변환하는 것과 동시에 제 1 입력 및 제 2 입력을 디엠퍼사이징하기 위한 수단을 포함할 수 있다. 일례에서, 장치는, 적어도 하나의 반도체 다이 상에 적어도 부분적으로 집적된다. 장치는, 반도체 다이에 집적될 수 있고, HDMI v1.4-호환가능 디바이스, 모바일 디바이스, 셋-톱 박스, 텔레비전, 컴퓨터, 컴퓨터 비디오 카드, 게임 콘솔, DVD 플레이어, 위성 수신기, 모니터, 디스플레이 헤드셋, 비디오 리피터, 비디오 카메라, 홈 씨어터 수신기, 및 비디오 스위칭 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 집적될 수 있다. 추가 예시에서, 리소그래피 디바이스에 의해 실행되는 경우, 리소그래피 디바이스로 하여금, 장치의 적어도 일부를 제조하게 하는, 저장된 명령들을 포함하는 비-일시적 컴퓨터-판독가능 매체가 제공된다.

추가 예시에서, 집적 회로가 제공된다. 장치는, 직렬화기, 직렬화기로부터 차동 입력을 수신하도록 커플링된 프리-드라이버, 및 프리-드라이버 출력에 커플링되고 프리-드라이버로부터 차동 입력을 수신하도록 구성된 드라이버를 포함한다. 차동 입력의 각각의 입력은, 크로스-커플링된 레벨 컨버터의 개별적인 상보형 입력 및/또는 디-엠퍼시스 PMOS 트랜지스터들의 개별적인 디-엠퍼시스 PMOS 트랜지스터의 입력에 커플링될 수 있다. 프리-드라이버는, 4개의 p형 금속-산화물-실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터 및 그 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 포함한다. 집적 회로는 또한, 크로스-커플링된 레벨 컨버터와 접지 사이에 커플링된 테일 전류 제어 트랜지스터, 및 테일 전류 제어 트랜지스터에 커플링된 전류 미러를 포함할 수 있다. 제 2 전류 미러는, 제 1 전류 미러에 의해 제어되고, 그리고 2개의 디-엠퍼시스 PMOS 트랜지스터들에 전류를 공급하도록 커플링될 수 있다. 게다가, 직렬화기는 제 1 전력 도메인에 의해 전력이 공급될 수 있고, 크로스-커플링된 레벨 컨버터는 제 2 전력 도메인에 의해 전력이 공급될 수 있다. 일례에서, 직렬화기, 프리-드라이버, 및 드라이버 중 적어도 하나는 적어도 하나의 반도체 다이 상에 집적된다. 집적 회로는, HDMI v1.4-호환가능 디바이스, 모바일 디바이스, 셋-톱 박스, 텔레비전, 컴퓨터, 컴퓨터 비디오 카드, 게임 콘솔, DVD 플레이어, 위성 수신기, 모니터, 디스플레이 헤드셋, 비디오 리피터, 비디오 카메라, 홈 씨어터 수신기, 및 비디오 스위칭 디바이스 중 적어도 하나와 집적될 수 있다. 추가 예시에서, 리소그래피 디바이스에 의해 실행되는 경우, 그 리소그래피 디바이스로 하여금 집적 회로의 적어도 일부를 제조하게 하는, 저장된 명령들을 포함하는, 비-일시적 컴퓨터-판독가능 매체가 제공된다.

일례에서, 입력의 전압 레벨을 변화시키기 위한 방법이 제공된다. 방법은, 직렬화기로부터 차동 입력을 수신하기 위한 단계, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 차동 입력의 제 1 입력의 레벨을 변환하기 위한 단계, 및 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 차동 입력의 제 2 입력의 레벨을 변환하기 위한 단계를 포함한다. 게다가, 이 방법은, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 차동 입력의 제 1 입력을 디엠퍼사이징하기 위한 단계 및 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 차동 입력의 제 2 입력을 디엠퍼사이징하기 위한 단계를 포함한다.

전술한 바는, 상세한 설명이 더 잘 이해될 수 있도록 본 교시들의 특징들 및 기술적 이점들 중 몇몇을 광범위하게 개략하였다. 또한, 추가적인 특징들 및 이점들이 상세한 설명에서 설명된다. 개념 및 개시된 실시예들은, 본 교시들의 동일한 목적들을 수행하기 위해 다른 구조들을 변형 또는 설계하기 위한 기초로 용이하게 활용될 수 있다. 이러한 대등한 구조들은 청구항들에서 설명된 것과 같은 교시들의 기술로부터 벗어나지 않는다. 추가적인 목적들 및 이점들과 함께, 본 교시들의 특성인 신규의 특징들은, 상세한 설명 및 첨부된 도면들로부터 더 잘 이해될 것이다. 각각의 도면들은, 오직 예시 및 설명의 목적으로 제공되며, 본 교시들을 제한하지는 않는다.

첨부된 도면들은, 본 교시들의 예시들을 설명하기 위해 제시되며, 제한하는 것은 아니다.
도 1은, 본 개시물의 실시예가 유리하게 채용될 수 있는 예시적인 통신 시스템을 도시한다.
도 2는, 송신기의 예시적인 블록도를 도시한다.
도 3은, 예시적인 프리-드라이버 버퍼를 도시한다.
도 4는, 제 1 예시적인 프리-드라이버를 도시한다.
도 5는, 제 2 예시적인 프리-드라이버를 도시한다.
도 6은, 디-엠퍼시스를 갖는 그리고 디-엠퍼시스를 갖지 않는 예시적인 프리-드라이버 출력들을 도시한다.
도 7은, HDMI 신호를 프리-드라이빙하고, 전압 변환하고, 그리고 디-엠퍼사이징하기 위한 예시적인 방법의 흐름도를 도시한다.
관례에 따르면, 도면들에 의해 도시된 특징들은 실척대로 그려지지 않을 수도 있다. 이에 따라, 도시된 특징들의 치수들은 명백함을 위해 임의로 확대되거나 또는 축소될 수 있다. 관례에 따르면, 도면들 몇몇은 명백함을 위해 간략화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지는 않을 수도 있다. 또한, 명세서 및 도면들 전반에 걸쳐 유사한 참조 번호들이 유사한 특징들을 나타낸다.

고해상도 비디오 인터페이스(HDMI) 송신 애플리케이션들에 대해 전압 레벨 변환 및 디-엠퍼시스를 제공하는 고속 프리-드라이버가 제공된다. 일례에서, 집적 회로는, 직렬화기 회로, 직렬화기 회로로부터 차동 입력을 수신하도록 커플링된 프리-드라이버, 및 드라이버 회로를 포함한다. 프리-드라이버는, 4개의 p-형 금속-산화물 실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터 및 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 포함한다. 드라이버 회로는, 프리-드라이버 출력에 커플링되고, 프리-드라이버로부터 차동 입력을 수신하도록 구성된다. 프리-드라이버는, 초당 수 기가비트들의 데이터 레이트로 전력 도메인들에 걸쳐 데이터를 이송할 수 있는, 저전력, 고속 회로 블록이다. 프리-드라이버는 또한 자신의 대역폭을 확장하기 위한 빌트-인 디-엠퍼시스 성능을 갖는다. 프리-드라이버가 NMOS-기반 차동 드라이버를 구동시키기 위해 프리-드라이버로서 이용되면, 프리-드라이버 및 전압 레벨 컨버터는 상승 엣지 헤드룸을 감소시키지 않으면서 신호의 하강 엣지를 엠퍼사이징할 것이다.

프리-드라이버는 HDMI 송신 디바이스들(예를 들어, 3.4 Gb/s로 송신하는 HDMI v1.4 순응 디바이스)과 집적될 수 있다. 프리-드라이버는, 다수의 전력 도메인들을 갖는 전류 모드 로직(CML)-기반 드라이버와 집적될 수 있다.

본원에 개시된 예시적인 장치들 및 방법들에 의해 제공된 이점은, 종래의 디바이스들에 비해서 속도에 있어서의 개선이다. 다른 이점은, 낮은 전력 소모(예를 들어, 통상적인 코너에서 디엠퍼시스 없이 1.5mA)를 갖는 높은 구동 전압 레벨이다. 또한, 내부 노드에 대역폭 제한이 존재하면 헤드룸을 악화시키지 않는 유리한 하강-엣지 디-엠퍼시스 기능이 또한 제공된다.

프리-드라이버는, 전력 도메인들에 걸친 낮은 전압 레벨과 높은 전압 레벨 사이에서 입력을 변환할 수 있다. 또한, 프리-드라이버는, 대형 n-형 금속-산화물-실리콘(NMOS) 트랜지스터들을 구동시킬 수 있다.

현재 교시들의 예시들은 본 출원서의 텍스트 및 도면들에 개시된다. 예시들은 오랫동안 느꼈던 산업상 필요성들뿐만 아니라, 이전에 식별되지 않았던 다른 필요성들을 유리하게 다루고, 종래의 방법들 및 장치의 단점을 완화시킨다. 대안적인 실시예들이 본 발명의 범위에서 벗어나지 않고 고안될 수 있다. 추가적으로, 현재 교시들의 양상들을 모호하게 하지 않도록 하기 위해 현재 교시들의 종래의 엘리먼트들은 상세하게 설명되지 않을 수도 있고, 또는 생략될 수도 있다.

단어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는"을 의미하도록 본원에 이용된다. "예시적인"으로서 설명된 어떠한 실시예도 반드시 다른 실시예들에 비해 선호되거나 또는 유리한 것으로서 해석되는 것은 아니다. 유사하게, 용어 "본 발명의 실시예들"은, 본 발명의 모든 실시예들이 논의된 특징, 이점, 또는 동작 모드를 포함하는 것을 요구하지 않는다. 본 명세서에서의 용어들 "일례에서", "예시", "일 특징에서", 및/또는 "특징"의 이용은, 반드시 동일한 특징 및/또는 예시를 지칭하는 것은 아니다. 게다가, 특정 특징 및/또는 구조가 하나 또는 그 초과의 다른 특징들 및/또는 구조들과 결합될 수 있다.

용어들 "접속된(connected)", "커플링된(coupled)", 또는 이들의 임의의 이형(variant)이 2개 또는 그 초과의 엘리먼트들 사이에서 직접 또는 간접적인 임의의 접속 또는 커플링을 의미하며, 함께 "접속된" 또는 "커플링된" 2개의 엘리먼트들 사이에서의 하나 또는 그 초과의 중간 엘리먼트들의 존재를 포함할 수 있다는 것에 주목해야 한다. 엘리먼트들 사이에서의 커플링 또는 접속은, 물리적, 논리적, 또는 이들의 조합일 수 있다. 여기 채용된 바와 같이, 2개의 엘리먼트들은, 몇몇 비-제한적인 그리고 비-배타적인 예시들로서, 하나 또는 그 초과의 배선들, 케이블들, 및/또는 인쇄 전기 접속들의 이용에 의해서 뿐만 아니라, 라디오 주파수 지역, 마이크로파 지역 및/또는 광학(가시광 및 비가시광 모두) 지역에서 파장들을 갖는 전자기 에너지와 같은 전자기 에너지의 이용에 의해서도 함께 "접속"되거나 또는 "커플링"되는 것으로 고려될 수 있다.

용어 "신호"는, 임의의 신호, 예를 들어, 데이터 신호, 오디오 신호, 비디오 신호, 멀티미디어 신호를 포함할 수 있는 것으로 이해되어야 한다. 정보 및 신호들은, 임의의 다양한 상이한 기술들 및 기법들을 이용하여 표현될 수 있다. 예를 들어, 본 상세한 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 프로세스 단계, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들이, 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 및/또는 이들의 임의의 조합에 의해 표현될 수 있다.

"제 1", "제 2" 등과 같은 표기를 이용하는 본원의 엘리먼트에 대한 임의의 참조는, 이러한 엘리먼트들의 수량 또는 순서를 일반적으로 제한하지 않는 것으로 이해해야 한다. 오히려, 이러한 표기들은, 2개 또는 그 초과의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 본원에서 이용될 수 있다. 따라서, 제 1 엘리먼트 및 제 2 엘리먼트에 대한 참조는, 오직 2개의 엘리먼트들만이 채용될 수 있거나 또는 제 1 엘리먼트가 제 2 엘리먼트에 필수적으로 선행해야만 하는 것으로 의미하지는 않는다. 또한, 그렇지 않은 것으로 언급되지 않는 한, 일 세트의 엘리먼트들은, 하나 또는 그 초과의 엘리먼트들을 포함할 수 있다. 또한, 상세한 설명 또는 청구항들에 이용되는 형태 "A, B, 또는 C 중 적어도 하나"의 용어는, "이러한 엘리먼트들 중 A 또는 B 또는 C 또는 임의의 조합"을 의미한다.

본원에 이용된 용어는, 오직 특정한 실시예들을 설명하는 목적을 위한 것이며, 제한하도록 의도되지 않는다. 본원에 이용된 바와 같이, 단수 형태들은, 문맥상 명확하게 달리 명시하지 않는 한, 복수 형태들도 또한 포함하는 것으로 의도된다. 용어들 "포함하다(comprises)", "포함하는(comprising)", "구비하다(includes)" 및/또는 "구비하는(including)"은, 본 명세서에 이용되는 경우, 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 또는 그 초과의 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 부가를 불가능하게 하는 것은 아니라는 것을 더 이해할 것이다.

이하의 상세한 설명에서, 특정 특징들을 설명하기 위해 특정 용어가 이용된다. 용어 "모바일 디바이스"는, 모바일 폰, 모바일 통신 디바이스, 개인 휴대정보 단말기, 모바일 소형(palm-held) 컴퓨터, 무선 디바이스, 및/또는 몇몇 형태의 통신 성능들(예를 들어, 무선, 적외선, 단거리 라디오 등)을 갖고 그리고/또는 통상적으로 사람이 휴대하는 다른 유형들의 휴대용 전자 디바이스들을 포함한다(그러나, 이에 한정되지 않음).

도면들의 설명

도 1은, 본 개시물의 실시예가 유리하게 채용될 수 있는 예시적인 통신 시스템(100)을 도시한다. 예시의 목적들을 위해, 도 1은 3개의 원격 유닛들(120, 130, 및 150) 및 2개의 기지국들(140)을 나타낸다. 종래의 무선 통신 시스템들은 더욱 많은 원격 유닛들 및 기지국들을 가질 수 있는 것으로 인식할 것이다. 원격 유닛들(120, 130, 및 150)은, 본원에 추가로 논의되는 바와 같이, 본 개시물의 실시예(125A-C)의 적어도 일부를 포함한다. 도 1은, 기지국(140)으로부터 원격 유닛들(120, 130, 및 150)로의 순방향 링크 신호들(180)뿐만 아니라, 원격 유닛들(120, 130, 및 150)로부터 기지국들(140)로의 역방향 링크 신호들(190)을 도시한다.

도 1에서, 원격 유닛(120)은 모바일 전화기로서 도시되고, 원격 유닛(130)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(150)은 무선 로컬 루프 시스템에서 고정형 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은, 모바일 폰들, 핸드헬드 개인용 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들, 예를 들어, 휴대 정보 단말기들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 또는 데이터 또는 비디오를 저장하거나 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합일 수 있다. 도 1은 본 개시물의 교시들에 따라서 원격 유닛들을 예시하지만, 본 개시물은 이러한 예시적인 설명된 유닛들로 제한되지 않는다. 본 개시물의 실시예들은, 테스트 및 특징화를 위한 온-칩 회로 및 메모리 를 포함하는 활성 집적 회로를 포함하는 임의의 디바이스에 적합하게 채용될 수 있다.

도 2는 통신 회로(200)의 예시적인 블록도를 도시한다. 통신 회로(200)는, 송신기(205), 송신 라인(210), 및 수신기(215)를 포함한다. 송신기(205)는, 직렬화기(220), 프리-드라이버 버퍼(225), 프리-드라이버(230), 및 드라이버(235)를 포함한다. 송신기(205)의 컴포넌트들은, HDMI v1.4-호환가능 디바이스, 모바일 디바이스, 셋-톱 박스, 텔레비전, 컴퓨터, 컴퓨터 비디오 카드, 게임 콘솔, DVD 플레이어, 위성 수신기, 모니터, 디스플레이 헤드셋, 비디오 리피터, 비디오 카메라, 홈 씨어터 수신기, 및 비디오 스위칭 디바이스와 집적될 수 있다.

직렬화기(220)는, 낮은 데이터 레이트로 데이터의 N개의 병렬 비트들을 취하고, 이들을 높은 클록 속도의 N배로 직렬로 프리-드라이버에 시프트한다. 예를 들어, 직렬화기(220)는 800MHz에서 출력 직렬 데이터 스트림을 생성하기 위해 100MHz에서 8-비트 폭의 병렬 입력 데이터를 직렬화할 수 있다. 직렬화기 출력(240)은 차동(dO/1p 및 dO/1n) 출력일 수 있다. in0p와 in1p 사이에 1-비트 지연이 존재하고, in0n과 in1n 사이에 1-비트 지연이 존재한다. 직렬화기 출력(240)의 하나의 컨덕터가 접지되면, 직렬화기 출력(240)은 싱글-엔드형 출력일 수 있다.

프리-드라이버 버퍼(225)는, 직렬화기 출력(240)(dO/1p 및 dO/1n)을 수신하고, 격리, ESD 보호, 및 프리-드라이버 버퍼 출력(245)(inO/1n 및 inO/1p)을 프리-드라이버(230)에 제공한다.

프리-드라이버(230)는, 프리-드라이버 버퍼 출력(245)(inO/1n 및 inO/1p)을 드라이버 입력으로 적응시키고, 드라이버(235)의 입력 특성들에 대해 보상한다. 예를 들어, 프리-드라이버(230)는, 공통-모드 전압 및/또는 피크 전압과 같은 전압 레벨들을 변환할 수 있다. 프리-드라이버(230)는 또한 드라이버(235)의 입력 임피던스에 대해 보상하도록 직렬화기 출력(240)의 파형을 조정할 수 있다. 프리-드라이버 출력(250)은 차동(outp 및 outn) 출력일 수 있다. 프리-드라이버 출력(250)의 하나의 컨덕터가 접지되면, 프리-드라이버 출력(250)은 싱글-엔드형 출력일 수 있다. 프리-드라이버(230)의 예시들이 도 3 및 도 4를 참조하여 본원에 논의된다.

드라이버(235)는, 프리-드라이버(230)로부터의 입력을 증폭시키고, 드라이버 출력(255)(txp 및 txn)을 송신 라인(210)에 제공한다. 송신 라인(210)은 HDMI 케이블일 수 있다. 드라이버 출력(255)은 차동(txp 및 txn) 출력일 수 있다. 드라이버 출력(255)의 하나의 컨덕터가 접지되면, 드라이버 출력(255)은 싱글-엔드형 출력일 수 있다.

통신 회로(200)는 3개의 상이한 전력 도메인들을 가질 수 있다. 제 1 전력 도메인(260)(VDDCX 및 VSSCX)은, 송신기 내에 있고, 직렬화기의 적어도 일부 및 프리-드라이버의 적어도 일부에 전력을 공급한다. 일례에서, 제 1 전력 도메인(260)은 대략적으로 1.0 볼트의 전압을 갖는다. 제 2 전력 도메인(265)(VDDX 및 VSSX)은, 송신기 내에 있고, 프리-드라이버(230)의 적어도 일부 및 드라이버의 적어도 일부에 전력을 공급한다. 일례에서, 제 2 전력 도메인(265)은 대략적으로 1.8볼트의 전압을 갖는다. 제 3 전력 도메인(270)(VDDRX)은, 수신기(215) 내에 있고, 송신 라인(210)을 통해서 드라이버(235)에 전력을 제공한다. 일례에서, 제 3 전력 도메인(270)은 대략적으로 3.0볼트의 전압을 갖는다.

도 3은, 예시적인 프리-드라이버 버퍼(225)를 도시한다. 도 2에서 별도의 블록으로 도시되지만, 프리-드라이버 버퍼(225)는 프리-드라이버(230)의 입력부 내에서 프리-드라이버(230)의 일부일 수 있다. 프리-드라이버 버퍼(225)는, 제 1 전력 도메인(260)에 의해 전력이 공급된 CMOS(complementary-metal-oxide-silicon) 버퍼들(300)을 통해 직렬화기 출력(240)(dO/1p 및 dO/1n)의 버퍼링을 수행한다. 프리-드라이버 버퍼(225)는 또한, 고압 서지들을 제 2 전력 도메인(265)으로 션트하는 정전 방전(ESD) 보호 회로(305)를 갖는다. 프리-드라이버 버퍼 출력들(245)(inO/1n 및 inO/1p)은 프리-드라이버(230)에 입력된다.

도 4는, 프리-드라이버(230)의 일례인 제 1 프리-드라이버(400)를 도시한다. 제 1 프리-드라이버(400)는, 초당 수 기가비트들의 데이터 레이트로 전력 도메인들에 걸쳐 데이터를 이송하는 저전력, 고속 회로 블록이다. 제 1 프리-드라이버(400)는 또한, 입력 프리-드라이버 버퍼 출력들(245)(inO/1n 및 inO/1p)의 상승 및 하강 엣지들을 디-엠퍼사이징했다.

제 1 프리-드라이버(400)는 4개의 p-형 금속-산화물-실리콘(PMOS) 트랜지스터들(410A-D)을 포함하는 PMOS 크로스-커플링된 레벨 컨버터(405)를 포함한다. 크로스-커플링된 레벨 컨버터(405)의 개별적인 상보형 입력이 4개의 프리-드라이버 버퍼 출력들(inOn 및 inOp) 중 두 개에 커플링된다. 크로스-커플링된 레벨 컨버터(405)의 출력은 프리-드라이버 출력(250)(outp 및 outn)이다. 크로스-커플링된 레벨 컨버터(405)는 공통-모드 전압 및/또는 피크 전압과 같은 전압 레벨들을 변환한다. PMOS 트랜지스터들(410A-D)은, 프리-드라이버 출력(250)(outp 및 outn)이 VDDX/2와 VDDX 사이에 있게 되도록, 크기가 정해질 수 있다. 프리-드라이버 출력(250)(outp 및 outn)의 크로싱 포인트는 대략적으로 (VDDX-VDDCX)/2일 수 있다.

제 1 프리-드라이버(400)는 또한 크로스-커플링된 레벨 컨버터(405)의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들(415A-B)을 포함한다. 디-엠퍼시스 PMOS 트랜지스터들(415A-B)은 크로스-커플링된 레벨 컨버터(405)와 병렬로 커플링되고, 오버드라이브되며, 제 1 프리-드라이버(400)의 대역폭을 증가시킨다. inOp와 in1p 사이에 1-비트 지연이 존재하고, inOn과 in1n 사이에 1-비트 지연이 존재한다.

디-엠퍼시스 PMOS 트랜지스터들(415A-B) 및 크로스-커플링된 레벨 컨버터(405)는 제 2 전력 도메인(265)(VDDX 및 VSSX)에 의해 전력이 공급된다. NMOS 전류 미러(420)는 전류 소스(425)에 의해 제어되고, 이에 따라 NMOS 전류 스티어링을 제공한다. 전류 소스(425) 및 NMOS 전류 미러(420)는 또한, 프리-드라이버 출력(250)(outp 및 outn)의 크로싱 포인트 및 피크 전압(vcm)을 설정하는 테일 전류 트랜지스터(430)를 제어한다. 크로싱 포인트가 너무 낮으면, 드라이버의 전류 소스가 유한의 출력 저항을 갖기 때문에, 페어-내 스큐가 발생할 것이다. 따라서, 크로싱 포인트는 페어-내 스큐를 완화시키기에 충분히 높게 설정될 수 있다. 추가적으로, NMOS 전류 미러(420)는, 2개의 디-엠퍼시스 PMOS 트랜지스터들(415A-B)을 통한 전류 흐름을 제어하는 PMOS 전류 미러(435)를 제어한다.

도 5는, 프리-드라이버(230)의 일례인 제 2 프리-드라이버(500)를 도시한다. 제 2 프리-드라이버(500)는, 초당 수 기가비트들의 데이터 레이트로 전력 도메인들에 걸쳐 데이터를 이송하는 저전력, 고속 회로이다. 제 2 프리-드라이버는, 자신의 대역폭을 확대하기 위한 디-엠퍼시스 성능을 갖는다. 제 2 프리-드라이버(500)가 NMOS-기반 차동 드라이버를 구동시키기 위한 프리-드라이버(230)로서 이용되면, 제 2 프리-드라이버(500)는 상승 엣지 헤드룸을 감소시키지 않으면서, 신호의 하강 엣지를 엠퍼사이징한다.

제 2 프리-드라이버(500)는, 4개의 p형 금속-산화물-실리콘(PMOS) 트랜지스터들(510A-D)을 포함하는 PMOS 크로스-커플링된 레벨 컨버터(505)를 포함한다. 크로스-커플링된 레벨 컨버터(505)의 개별적인 상보형 입력은, 4개의 프리-드라이버 버퍼 출력들(inOn 및 inOp) 중 두 개에 커플링된다. 크로스-커플링된 레벨 컨버터의 출력은 프리-드라이버 출력(250)(outp 및 outn)이다. 크로스-커플링된 레벨 컨버터(505)는, 공통-모드 전압 및/또는 피크 전압과 같은 전압 레벨들을 변환한다. PMOS 트랜지스터들(510A-D)은, 프리-드라이버 출력(250)(outp 및 outn)이 VDDX/2와 VDDX의 전압들 사이에 있게 되도록, 크기가 정해질 수 있다. 프리-드라이버 출력(250)(outp 및 outn)의 크로싱 포인트는 대략적으로 (VDDX-VDDCX)/2일 수 있다.

제 2 프리-드라이버(500)는 또한 크로스-커플링된 레벨 컨버터(505)의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들(515A-B)을 포함한다. 디-엠퍼시스 PMOS 트랜지스터들(515A-B)은, 크로스-커플링된 레벨 컨버터(505)와 병렬로 커플링되고, 오버드라이브되고, 제 2 프리-드라이버(500)의 대역폭을 증가시킨다. inOp와 in1p 사이에 1-비트 지연이 존재하고, inOn과 in1n 사이에 1-비트 지연이 존재한다.

디-엠퍼시스 PMOS 트랜지스터들(515A-B) 및 크로스-커플링된 레벨 컨버터(505)는, 제 2 전력 도메인(265)(VDDX 및 VSSX)에 의해 전력이 공급된다. PMOS 전류 미러(520)는 전류 소스(525)에 의해 제어되고, 이에 따라, PMOS 전류 스티어링을 제공한다. 전류 소스(525) 및 PMOS 전류 미러(520)는 또한, 프리-드라이버(250)(outp 및 outn)의 크로싱 포인트 및 피크 전압을 설정하는 제 1 메인-탭 전류 트랜지스터(530)를 제어한다. 크로스 포인트가 너무 낮으면, 드라이버의 전류 소스가 유한의 출력 저항을 갖기 때문에, 페어-내 스큐가 발생할 것이다. 따라서, 크로싱 포인트는 페어-내 스큐를 완화시키기에 충분히 높게 설정될 수 있다. 추가적으로, PMOS 전류 미러(520)는, 2개의 디-엠퍼시스 PMOS 트랜지스터들(515A-B)을 통한 전류 흐름을 제어하는 제 2 메인-탭 전류 트랜지스터(535)를 제어한다. 제 2 메인-탭 전류 트랜지스터(535)는, 2개의 디-엠퍼시스 PMOS 트랜지스터들(515A-B)의 디-엠퍼시스 세기를 설정하도록 크기가 정해질 수 있다.

도 6은, 디엠퍼시스를 갖는(610) 그리고 디-엠퍼시스를 갖지 않는(615), 싱글-엔드형 출력(605)을 포함하는 예시적인 프리-드라이버 출력들(600)을 도시한다. 예시적인 프리-드라이버 출력들(600)은 또한, 디엠퍼시스를 갖는(625) 그리고 디-엠퍼시스를 갖지 않는(630), 차동 출력(620)을 포함한다.

도 7은, HDMI 신호를 프리-드라이빙하고, 전압 변환하고, 그리고 디-엠퍼사이징하기 위한 예시적인 방법(700)을 도시한다. HDMI신호를 프리-드라이빙하고, 전압 변환하고, 디-엠퍼사이징하기 위한 방법(700)은, 송신기(205)와 같이 여기에 설명된 장치에 의해 수행될 수 있다.

단계 705에서, 직렬화기로부터 차동 입력이 수신된다.

단계 710에서, 차동 입력의 제 1 입력의 레벨이, 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하기 위해 변환된다. 4개의 p-형 금속-산화물 실리콘(PMOS) 트랜지스터들을 포함하는 전체 PMOS 크로스-커플링된 레벨 컨버터가 변환을 위해 이용될 수 있다.

단계(715)에서, 차동 입력의 제 2 입력의 레벨이, 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 변환된다. 4개의 p-형 금속-산화물 실리콘(PMOS) 트랜지스터들을 포함하는 전체 PMOS 크로스-커플링된 레벨 컨버터가 변환을 위해 이용될 수 있다.

단계(720)에서, 차동 입력의 제 1 입력이 프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 디-엠퍼사이징된다. 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들이 디-엠퍼시스를 위해 이용될 수 있다.

단계 725에서, 차동 입력의 제 2 입력이 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하기 위해 디-엠퍼사이징된다. 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들이 디-엠퍼시스를 위해 이용될 수 있다. 제 1 입력 및 제 2 입력의 디엠퍼사이징은, 제 1 입력 및 제 2 입력의 레벨들을 변환하는 것과 동시에 수행될 수 있다.

당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 전술한 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.

게다가, 당업자들은 본원에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어 또는 이 둘의 조합으로서 구현될 수 있다는 것을 또한 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 이들의 기능과 관련하여 위에서 일반적으로 설명되었다. 이러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정한 애플리케이션 및 전체 시스템에 대하여 부과되는 설계 제약들에 따라 좌우된다. 당업자들은 각각의 특정한 애플리케이션에 대하여 다양한 방식들로 설명된 기능을 구현할 수 있으나, 이러한 구현 결정들은 본 발명의 범위를 벗어나게 하는 것으로 해석되어서는 안된다.

몇몇 양상들에서, 본원의 교시들은, 이용가능한 시스템 리소스들을 공유함으로써 (예를 들어, 대역폭, 송신 전력, 코딩, 인터리빙 등 중 하나 또는 그 초과를 특정함으로써) 다수의 사용자들과의 통신을 지원할 수 있는 다중-액세스 시스템에 채용될 수 있다. 예를 들어, 본원의 교시들은, 이하의 기술들: CDMA(Code Division Multiple Access) 시스템들, MCCDMA(Multiple- Carrier CDMA), 광대역 CDMA(W-CDMA), 고속 패킷 액세스(HSPA, HSPA+) 시스템들, TDMA(Time Division Multiple Access) 시스템들, FDMA(Frequency Division Multiple Access) 시스템들, 단일-캐리어 FDMA(SC-FDMA) 시스템들, OFDMA(Orthogonal Frequency Division Multiple Access) 시스템들, 또는 다른 다중 액세스 기법들 중 임의의 하나 또는 조합들에 적용될 수 있다. 본원의 교시들을 채용하는 무선 통신 시스템은, 하나 또는 그 초과의 표준들, 예를 들어, IS-95, cdma2000, IS-856, W-CDMA, TDSCDMA, 및 다른 표준들을 구현하도록 설계될 수 있다. CDMA 네트워크는, 라디오 기술, 예를 들어, UTRA(Universal Terrestrial Radio Access), cdma2000, 또는 몇몇 다른 기술을 구현할 수 있다. UTRA는, W-CDMA 및 로우 칩 레이트(LCR; Low Chip Rate)를 포함한다. cdma2000 기술은 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 네트워크는, GSM(Global System for Mobile Communications)과 같은 라디오 기술을 구현할 수 있다. OFDMA 네트워크는, 라디오 기술, 예를 들어, 이볼브드 UTRA(E-UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, 플래시-OFDM.RTM., 등을 구현할 수 있다. UTRA, E-UTRA, 및 GSM은 UMTS(Universal Mobile Telecommunication System)의 일부이다. 본원의 교시들은, 3GPP LTE(Long Term Evolution) 시스템, UMB(Ultra-Mobile Broadband) 시스템, 및 다른 유형들의 시스템들에서 구현될 수 있다. LTE는 E-UTRA를 이용하는 UMTS의 릴리즈이다. UTRA, E-UTRA, GSM, UMTS 및 LTE는, "제 3 세대 파트너쉽 프로젝트"(3GPP)로 명명된 조직으로부터의 문헌들에 설명되고, cdma2000은 "제 3 세대 파트너쉽 프로젝트 2" (3GPP2)로 명명된 조직으로부터의 문헌들에 설명된다. 본 개시물의 특정 양상들이 3GPP 용어를 이용하여 설명될 수 있지만, 본원의 교시가 3GPP(예를 들어, Rel99, Rel5, Rel6, Rel7) 기술뿐만 아니라, 3GPP2(예를 들어, 1xRTT, 1xEV-DO RelO, RevA, RevB) 기술 또는 다른 기술들에 적용될 수 있다고 이해되어야 한다. 이 기법들은, LTE(Long Term Evolution)을 포함하는, 부상하는 그리고 미래의 네트워크들 및 인터페이스들에 이용될 수 있다.

본원에 개시된 실시예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들은 직접 하드웨어로 구현되거나, 프로세서에 의해 실행되는 소프트웨어 모듈로 구현되거나, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 탈착식 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록, 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.

게다가, 수많은 실시예들이, 예를 들어, 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 액션들의 시퀀스들과 관련하여 설명된다. 본원에 설명된 다양한 액션들은, 특정 회로들(예컨대, ASIC들(application specific integrated circuits)), 하나 또는 그 초과의 프로세서들에 의해 실행되는 프로그램 명령들, 또는 이 둘의 조합에 의해 수행될 수 있다는 것을 인식할 것이다. 추가적으로, 본원에 설명된 액션들의 이러한 시퀀스들은, 실행시에 관련 프로세서로 하여금 본원에 설명된 기능을 수행하게 할 수 있는 대응하는 세트의 컴퓨터 명령들이 저장된 임의의 형태의 컴퓨터 판독가능 저장 매체 내에 전체적으로 구현되는 것으로 고려될 수 있다. 이에 따라, 본 발명의 다양한 양상들은 다수의 상이한 형태들로 구현될 수 있고, 그 모두는 청구된 청구물의 범위 내에 있는 것으로 고려되었다. 또한, 본원에 설명된 실시예들 각각의 경우, 임의의 이러한 실시예들의 대응하는 형태는, 예를 들어, "설명된 액션을 수행 "하도록 구성된 로직"으로서 본원에 설명될 수 있다.

본 발명의 실시예는, 본원에 설명된 방법을 채용하는 컴퓨터 판독가능 매체를 포함할 수 있다. 이에 따라, 본 발명은, 도시된 예시들로 제한되지 않고, 본원에 설명된 기능을 수행하기 위한 임의의 수단은 본 발명의 실시예들에 포함된다.

개시된 디바이스들 및 방법들은, 컴퓨터 판독가능 매체에 저장된 GDSII 및 GERBER 컴퓨터 파일들로 설계되어, 구성될 수 있다. 이러한 파일들은, 결국, 이러한 파일들에 기초하여, 리소그래피 디바이스를 이용하여, 디바이스들을 제작하는 제조 업자들에게 제공된다. 이러한 결과 제품들은, 이후에 반도체 다이들로 절단되어 개별적인 반도체 칩으로 패키징되는 반도체 웨이퍼들이다. 이 칩은 그후 모바일 디바이스와 같은 디바이스에 채용된다.

언급되거나 예시된 어느 것도, 청구항들에서 언급되었는지의 여부에 상관없이, 임의의 컴포넌트, 단계, 특징, 오브젝트, 이점, 장점, 또는 동등물들을 공중에 전용하게 하도록 의도되지는 않는다. 본 개시물은 본 발명의 예시적인 실시예들을 설명하지만, 첨부된 청구항들에 의해 정의된 바와 같이 본 발명의 범위로부터 벗어나지 않고 본원에서 다양한 변화들 및 변형들이 행해질 수 있다는 것에 주목해야 한다.

Claims

집적 회로로서,
직렬화기(serializer);
상기 직렬화기로부터 차동 입력을 수신하도록 커플링된 프리-드라이버; 및
상기 프리-드라이버 출력에 커플링되고, 상기 프리-드라이버로부터 차동 입력을 수신하도록 구성된 드라이버를 포함하고,
상기 프리-드라이버는:
4개의 p형 금속-산화물-실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터; 및
상기 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 포함하는,
집적 회로.
제 1 항에 있어서,
상기 직렬화기로부터의 차동 입력의 각각의 입력 라인은, 상기 크로스-커플링된 레벨 컨버터의 개별적인 상보형 입력에 커플링되는,
집적 회로.
제 1 항에 있어서,
상기 직렬화기로부터의 차동 입력의 각각의 입력 라인은, 상기 디-엠퍼시스 PMOS 트랜지스터들의 각각의 디-엠퍼시스 PMOS 트랜지스터의 입력에 커플링되는,
집적 회로.
제 1 항에 있어서,
상기 크로스-커플링된 레벨 컨버터와 접지 사이에 커플링된 테일 전류 제어 트랜지스터; 및
상기 테일 전류 제어 트랜지스터를 제어하도록 커플링된 전류 미러를 더 포함하는,
집적 회로.
제 4 항에 있어서,
제 1 전류 미러에 의해 제어되고, 상기 2개의 디-엠퍼시스 PMOS 트랜지스터들에 전류를 공급하도록 커플링된 제 2 전류 미러를 더 포함하는,
집적 회로.
제 1 항에 있어서,
상기 직렬화기는, 제 1 전력 도메인에 의해 전력이 공급되고,
상기 크로스-커플링된 레벨 컨버터는, 제 2 전력 도메인에 의해 전력이 공급되는,
집적 회로.
제 1 항에 있어서,
상기 집적 회로는, HDMI v1.4-호환가능 디바이스, 모바일 디바이스, 셋-톱 박스, 텔레비전, 컴퓨터, 컴퓨터 비디오 카드, 게임 콘솔, DVD 플레이어, 위성 수신기, 모니터, 디스플레이 헤드셋, 비디오 리피터, 비디오 카메라, 홈 씨어터 수신기, 및 비디오 스위칭 디바이스 중 적어도 하나와 집적되는,
집적 회로.
제 1 항에 있어서,
상기 직렬화기, 상기 프리-드라이버, 및 상기 드라이버 중 적어도 하나는, 적어도 하나의 반도체 다이에 집적되는,
집적 회로.
방법으로서,
직렬화기로부터 차동 입력을 수신하는 단계;
프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 상기 차동 입력의 제 1 입력의 레벨을 변환하는 단계;
상기 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 상기 차동 입력의 제 2 입력의 레벨을 변환하는 단계;
상기 프리-드라이버 차동 출력 신호의 상기 제 1 출력을 생성하도록 상기 차동 입력의 상기 제 1 입력을 디엠퍼사이징(deemphasizing)하는 단계; 및
상기 프리-드라이버 차동 출력 신호의 상기 제 2 출력을 생성하도록 상기 차동 입력의 상기 제 2 입력을 디엠퍼사이징하는 단계를 포함하는,
방법.
제 9 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력을 디엠퍼사이징하는 단계는, 상기 제 1 입력 및 상기 제 2 입력의 레벨들을 변환하는 단계와 동시에 수행되는,
방법.
제 9 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력의 레벨들을 변환하는 단계는, 4개의 p형 금속-산화물-실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터를 이용하는 단계를 포함하는,
방법.
제 11 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력을 디엠퍼사이징하는 단계는, 상기 크로스-커플링된 레벨 컨버터의 출력 라인들에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 이용하는 단계를 더 포함하는,
방법.
직렬화기로부터 차동 입력을 프리-드라이빙(pre-drive)하도록 구성된 장치로서,
상기 직렬화기로부터 상기 차동 입력을 수신하기 위한 수단;
프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 상기 차동 입력의 제 1 입력의 레벨을 변환하기 위한 수단;
상기 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 상기 차동 입력의 제 2 입력의 레벨을 변환하기 위한 수단;
상기 프리-드라이버 차동 출력 신호의 상기 제 1 출력을 생성하도록 상기 차동 입력의 상기 제 1 입력을 디엠퍼사이징하기 위한 수단; 및
상기 프리-드라이버 차동 출력 신호의 상기 제 2 출력을 생성하도록 상기 차동 입력의 상기 제 2 입력을 디엠퍼사이징하기 위한 수단을 포함하는,
직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치.
제 13 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력의 레벨들을 변환하는 것과 동시에 상기 제 1 입력 및 상기 제 2 입력을 디엠퍼사이징하기 위한 수단을 더 포함하는,
직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치.
제 13 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력의 레벨들을 변환하기 위한 수단은, 4개의 p형 금속-산화물 실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터를 포함하는,
직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치.
제 15 항에 있어서,
상기 제 1 입력 및 상기 제 2 입력을 디엠퍼사이징하기 위한 수단은, 상기 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 더 포함하는,
직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치.
제 13 항에 있어서,
상기 장치는, 적어도 하나의 반도체 다이 상에 적어도 부분적으로 집적되는,
직렬화기로부터 차동 입력을 프리-드라이빙하도록 구성된 장치.
비-일시적 컴퓨터-판독가능 매체로서,
리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금 집적 회로의 적어도 일부를 제조하게 하는, 저장된 명령들을 포함하고,
상기 집적 회로는:
직렬화기;
상기 직렬화기로부터 차동 입력을 수신하도록 커플링된 프리-드라이버; 및
상기 프리-드라이버 출력에 커플링되고, 상기 프리-드라이버로부터 상기 차동 입력을 수신하도록 구성된 드라이버를 포함하고,
상기 프리-드라이버는:
4개의 p형 금속 산화물 실리콘(PMOS) 트랜지스터들을 포함하는 전체-PMOS 크로스-커플링된 레벨 컨버터; 및
상기 크로스-커플링된 레벨 컨버터의 출력에 커플링된 디-엠퍼시스 탭을 형성하는 2개의 디-엠퍼시스 PMOS 트랜지스터들을 포함하는,
비-일시적 컴퓨터-판독가능 매체.
제 18 항에 있어서,
상기 리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금 상기 크로스-커플링된 레벨 컨버터의 개별적인 상보형 입력에 커플링된 직렬화기 차동 출력의 각각의 출력 라인을 제조하게 하는, 저장된 명령들을 더 포함하는,
비-일시적 컴퓨터-판독가능 매체.
제 18 항에 있어서,
상기 리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금 상기 2개의 디-엠퍼시스 PMOS 트랜지스터들 중 개별적인 디-엠퍼시스 PMOS 트랜지스터의 입력에 커플링된 직렬화기 차동 출력의 각각의 출력 라인을 제조하게 하는, 저장된 명령들을 더 포함하는,
비-일시적 컴퓨터-판독가능 매체.
제 18 항에 있어서,
상기 리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금 상기 크로스-커플링된 레벨 컨버터와 접지 사이에 커플링된 테일 전류 제어 트랜지스터, 및 상기 테일 전류 제어 트랜지스터를 제어하도록 커플링된 전류 미러를 제조하게 하는, 저장된 명령들을 더 포함하는,
비-일시적 컴퓨터-판독가능 매체.
제 18 항에 있어서,
상기 리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금 제 1 전력 도메인에 의해 전력 공급되는 상기 직렬화기 및 제 2 전력 도메인에 의해 전력 공급되는 상기 크로스-커플링된 레벨 컨버터를 제조하게 하는, 저장된 명령들을 더 포함하는,
비-일시적 컴퓨터-판독가능 매체.
제 18 항에 있어서,
상기 리소그래피 디바이스에 의해 실행되는 경우, 상기 리소그래피 디바이스로 하여금, 적어도 하나의 반도체 다이 상에 집적되는, 상기 직렬화기, 상기 프리-드라이버, 및 상기 드라이버 중 적어도 하나를 제조하게 하는, 저장된 명령들을 더 포함하는,
비-일시적 컴퓨터-판독가능 매체.
방법으로서,
직렬화기로부터 차동 입력을 수신하기 위한 단계;
프리-드라이버 차동 출력 신호의 제 1 출력을 생성하도록 상기 차동 입력의 제 1 입력의 레벨을 변환하기 위한 단계;
상기 프리-드라이버 차동 출력 신호의 제 2 출력을 생성하도록 상기 차동입력의 제 2 입력의 레벨을 변환하기 위한 단계;
상기 프리-드라이버 차동 출력 신호의 상기 제 1 출력을 생성하도록 상기 차동 입력의 상기 제 1 입력을 디엠퍼사이징하기 위한 단계; 및
상기 프리-드라이버 차동 출력 신호의 상기 제 2 출력을 생성하도록 상기 차동 입력의 상기 제 2 입력을 디엠퍼사이징하기 위한 단계를 포함하는,
방법.