JPWO2009013814A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2009013814A1 JPWO2009013814A1 JP2009524341A JP2009524341A JPWO2009013814A1 JP WO2009013814 A1 JPWO2009013814 A1 JP WO2009013814A1 JP 2009524341 A JP2009524341 A JP 2009524341A JP 2009524341 A JP2009524341 A JP 2009524341A JP WO2009013814 A1 JPWO2009013814 A1 JP WO2009013814A1
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- circuit
- input signal
- semiconductor device
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Abstract
入力信号を伝送する高速動作が可能な第1のバッファ回路と、第1のバッファ回路よりも駆動能力が低くかつ入力信号を伝送する第2のバッファ回路と、入力信号の遷移を検知し信号が遷移している期間は、第1のバッファ回路を活性化する制御回路とを備え、入力信号が遷移したときには第1のバッファ回路により出力信号を変化させ、出力信号の振幅を維持するときには、第1のバッファ回路を不活性状態にして第2のバッファ回路により振幅を維持するようにして、高速動作性能を有しながらも、低周波数動作時には消費電力を削減することができるようにする。
Description
本発明は、半導体装置に関し、特に、差動バッファ回路に用いて好適なものである。
半導体プロセス技術の微細化により、半導体装置は、高速化や高集積化されている。その反面、消費電力の増大により発生する熱量が大きくなっている。半導体装置における発熱の増大は、半導体装置の性能低下や短寿命化を招くだけではなく、半導体装置が用いられる機器等の放熱対策によるコストの増大やバッテリ駆動時間を短くするなどの問題がある。
半導体装置の消費電力PICは、一般的にPIC∝(f×Vdd 2×Cp)で与えられる。ここで、fは動作周波数であり、Vddは電源電圧であり、Cpは寄生容量である。半導体装置の低消費電力化を図る手法として、半導体装置の動作状況に応じて動作周波数や電源電圧を制御したり、寄生容量を低減させたりする手法が用いられている。
半導体装置の動作速度向上の要求から、クロックやデータの伝送に用いられるバッファ回路は、CMOSタイプからより高速動作可能なCML(Current Mode Logic)タイプへの移行が検討されている。
図14は、CMLタイプの差動バッファ回路の構成例を示す図である。図14において、IP、INは入力端子であり、Nチャネル型トランジスタM101、M102のゲートにそれぞれ接続される。入力端子IP,INには、クロックやデータに係る差動信号が入力される。
Nチャネル型トランジスタM101、M102のソースは、一端が基準電位Vssに対して接続された電流源IS101に接続される。また、Nチャネル型トランジスタM101、M102のドレインは、負荷としての抵抗R101、R102を介して電源電位Vddが供給される電源線に接続される。
Nチャネル型トランジスタM102のドレインと抵抗R102との接続点が出力端子OPに接続される。同様に、Nチャネル型トランジスタM101のドレインと抵抗R101との接続点が出力端子ONに接続される。
図14に示したようなCMLタイプの差動バッファ回路は、CMOSタイプのバッファ回路よりも高速な動作が可能である。しかしながら、CMLタイプの差動バッファ回路は、クロックやデータを伝送する際、振幅を保つために常時同じ電流が必要であり、状態遷移に係る電流と振幅維持に係る電流を共有する。したがって、CMLタイプの差動バッファ回路は、動作周波数に関係なく電流を消費する。
例えば、状態遷移時(図15に示す期間ST1)には、入力端子IPより入力される信号がローレベルからハイレベルに変化すると、出力端子OPより出力される信号がローレベルからハイレベルに変化するが、高速動作を実現させるためには、負荷としての抵抗R101、R102の抵抗値Rloadを小さくする必要がある。ここで、差動バッファ回路にて消費される電流Iは、出力に要求される電圧振幅によって決定され、Rloadに対応する電流値が必要である。すなわち、負荷としての抵抗R101、R102の抵抗値Rloadが小さいと大きな電流が必要となる。
一方、振幅維持の期間(図15に示す期間ST2)にも、CMLタイプの差動バッファ回路においては、電流IとRloadは同一であり、定常的に電流を消費することになる。
つまり、CMLタイプの差動バッファ回路の消費電力Pampは、差動バッファ回路の電源電圧をVddとし動作電流をIとすると、Pamp∝(Vdd×I)で与えられ、差動バッファ回路の動作周波数には依存しない。したがって、CMLタイプの差動バッファ回路は、高速動作が要求されない低周波数動作時であっても、高周波数動作時と同じ電力を消費する。
下記特許文献1には、共通エミッタ形バイポーラ差動増幅回路の電流源を制御することにより、待機時と動作時とで電流の切り換えを行い、動作電流を回路動作に応じて変化させるようにした半導体回路が提案されている。
本発明の目的は、差動バッファ回路としての高速動作性能を維持しつつ、低周波数動作時には消費電力を削減することができる半導体装置を提供することにある。
本発明の半導体装置は、入力信号を伝送する第1のバッファ回路及び第2のバッファ回路と、入力信号の遷移を検知し信号が遷移している期間は、第1のバッファ回路を活性化する制御回路とを備える。また、第1のバッファ回路は高速動作が可能であり、第2のバッファ回路は、第1のバッファ回路よりも駆動能力が低い。
本発明によれば、入力信号が遷移したときには、それに応じて高速動作が可能な第1のバッファ回路により出力信号を変化させ、その後、第1のバッファ回路を不活性化状態にして第2のバッファ回路により出力信号の振幅を維持することができるので、高速動作性能を損なうことなく、低周波数動作時においては消費電力を削減することができるようになる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の一実施形態による半導体装置の構成例を示す図である。
図1に示すように、本実施形態における半導体装置は、入力信号(入力データや入力クロック等)ip、inを出力信号(出力データや出力クロック等)op、onとして伝送するものであり、並列に接続された第1のバッファ回路(差動バッファ回路)BF1と第2のバッファ回路(差動バッファ回路)BF2とを有する。
図1に示すように、本実施形態における半導体装置は、入力信号(入力データや入力クロック等)ip、inを出力信号(出力データや出力クロック等)op、onとして伝送するものであり、並列に接続された第1のバッファ回路(差動バッファ回路)BF1と第2のバッファ回路(差動バッファ回路)BF2とを有する。
第1のバッファ回路BF1及び第2のバッファ回路BF2は、ともにCMLタイプのバッファ回路である。第1のバッファ回路BF1は、第2のバッファ回路BF2より駆動能力が高く、高速動作が可能である。また、第2のバッファ回路BF2は、第1のバッファ回路より駆動能力が低いものの、電流消費(消費電力)は小さい。なお、詳細は後述するが、第1のバッファ回路BF1は、入力信号ip、inの遷移に応じて出力信号op、onを変化させるために用いられ、入力信号ip、inの状態遷移時(図2に示す期間ST1)に活性化される。また、第2のバッファ回路BF2は、主として出力信号op、onの振幅を維持するために用いられ、少なくとも振幅維持の期間(図2に示す期間ST2)中、活性化される。
第1のバッファ回路BF1は、負荷としての抵抗R1、R2、制御回路1A、1B、駆動回路2、及び電流源IS1を有する。抵抗R1、R2は、一端が電源電圧Vddが供給される電源線に接続され、他端が制御回路1Aを介して駆動回路2に接続される。電流源IS1は、一端が基準電位Vssに対して接続され、他端が制御回路1Bを介して駆動回路2に接続される。駆動回路2は、入力信号ip、inが入力されて、それを駆動して出力信号op、onとして出力する。
制御回路1A、1Bは、それぞれ入力信号ip、inの遷移を検知し、検知結果に応じて第1のバッファ回路BF1を活性化するか否かを制御する。
具体的には、入力信号ip、inが遷移していない場合(遷移していない期間)には、制御回路1Bが電流源IS1による電流供給を停止させ、制御回路1Aが負荷としての抵抗R1,R2と駆動回路2との接続を切り離し、第1のバッファ回路BF1を不活性化する。
具体的には、入力信号ip、inが遷移していない場合(遷移していない期間)には、制御回路1Bが電流源IS1による電流供給を停止させ、制御回路1Aが負荷としての抵抗R1,R2と駆動回路2との接続を切り離し、第1のバッファ回路BF1を不活性化する。
一方、入力信号ip、inの遷移を検知した場合には、制御回路1Aが抵抗R1,R2と駆動回路2とを接続し、制御回路1Bが電流源IS1による電流供給を行うように制御する。これにより、第1のバッファ回路BF1を活性化し、出力信号op、onの電圧を、入力信号ip、inに応じて高速に変化させる。そして、制御回路1A、1Bは、第1のバッファ回路BF1を活性化してから、出力信号op、onの電圧が所定の電圧に達する、あるいは一定時間が経過した後に、第1のバッファ回路BF1を再び不活性化する。
第2のバッファ回路BF2は、負荷としての抵抗R3、R4、駆動回路3、及び電流源IS2を有する。抵抗R3、R4は、一端が電源電圧Vddが供給される電源線に接続され、他端が駆動回路3に接続される。電流源IS2は、一端が基準電位Vssに対して接続され、他端が駆動回路3に接続される。駆動回路3は、入力信号ip、inが入力されて、それを駆動して出力信号op、onとして出力する。
第2のバッファ回路BF2は、第1のバッファ回路BF1が有するような制御回路1A、1Bを有しておらず、常に活性化されている。第2のバッファ回路BF2は、主として、第1のバッファ回路BF1が不活性化状態にあるときに出力信号op、onの振幅を維持するために用いられる。
なお、本実施形態では、第2のバッファ回路BF2は常に活性化されているようにしているが、これに限定されるものではない。例えば、制御回路1A、1Bと同様な制御回路を第2のバッファ回路BF2内に設け、入力信号ip、inが遷移するのに伴って第1のバッファ回路BF1が活性化状態にあるときには、第2のバッファ回路BF2を不活性化するようにしても良い。すなわち、入力信号ip、inの遷移の検知結果に応じて、第1のバッファ回路BF1と第2のバッファ回路BF2とを排他的に不活性化するようにしても良い。
ここで、第1のバッファ回路BF1が有する負荷としての抵抗R1、R2による負荷の大きさ(抵抗値)をRloadとし、電流源IS1の電流をIとする。すなわち、出力信号の振幅は、(I×Rload)で表されるものとする。
本実施形態では、第2のバッファ回路BF2が有する負荷としての抵抗R3、R4による負荷の大きさ(抵抗値)は、抵抗R1、R2による負荷の大きさRloadのN倍(N>1)である、(N×Rload)とする。したがって、出力信号の振幅(I×Rload)を第2のバッファ回路BF2により維持する場合、電流源IS2の電流は(I/N)となる。
したがって、入力信号ip、inが遷移したときには、第1のバッファ回路BF1を活性化して出力信号op、onを高速に変化させ、入力信号ip、inが遷移していないときには、第1のバッファ回路BF1を不活性化し第2のバッファ回路BF2により出力信号op、onの振幅を維持する。すなわち、出力信号を遷移させる期間だけ大きな電流を流し、振幅維持期間は小さな電流で駆動することができ、出力信号の振幅の維持に係る電流消費(消費電力)を(1/N)に削減することができる。これにより、半導体装置におけるバッファ回路としての高速動作性能を損なうことなく、低周波数動作時においては出力信号の振幅維持に係る電流消費を削減し消費電力を削減することができる。
図3は、本実施形態における半導体装置の具体的な構成例を示す回路図である。この図3において、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。
第1のバッファ回路BF1は、負荷としての抵抗R1,R2、Nチャネル型トランジスタM1、M2、電流源IS1、スイッチ回路SW1、SW2、SW3、及びハイパスフィルタ(HPF)FL1、FL2を有する。第1のバッファ回路BF1は、Nチャネル型トランジスタM1、M2からなる差動対を有し構成される。
抵抗R1、R2は、一端が電源電圧Vddが供給される電源線に接続される。抵抗R1は、他端がスイッチ回路SW1を介してNチャネル型トランジスタM1のドレインに接続され、抵抗R2は、他端がスイッチ回路SW2を介してNチャネル型トランジスタM2のドレインに接続される。電流源IS1は、一端が基準電位Vssに対して接続され、他端がスイッチ回路SW3を介してNチャネル型トランジスタM1、M2のソースに接続される。
Nチャネル型トランジスタM1、M2は、例えばMOSトランジスタ等で構成される。Nチャネル型トランジスタM1のゲートには、入力端子IPからの入力信号ipが入力され、Nチャネル型トランジスタM1のドレインとスイッチ回路SW1との接続点が出力端子ONに接続される。また、Nチャネル型トランジスタM2のゲートには、入力端子INからの入力信号inが入力され、Nチャネル型トランジスタM2のドレインとスイッチ回路SW2との接続点が出力端子OPに接続される。
また、入力端子IPから入力される入力信号ipは、入力信号ipの遷移を検知する信号遷移検知回路としてのハイパスフィルタFL1を介して、スイッチ回路SW1、SW2、SW3に供給される。同様に、入力端子INから入力される入力信号inは、入力信号inの遷移を検知する信号遷移検知回路としてのハイパスフィルタFL2を介してスイッチ回路SW1、SW2、SW3に供給される。なお、本実施形態では、信号遷移検知回路としてハイパスフィルタを用いているが、これに限定されるものではなく、信号の遷移が検知可能な任意の回路を適用でき、例えばバンドパスフィルタであっても良い。
スイッチ回路SW1、SW2、SW3は、それぞれ2つの制御入力端子を持ち、少なくとも一方の制御入力端子への入力(ハイパスフィルタFL1、FL2の出力)がハイレベルの場合にはオン状態(スイッチが閉じた状態)となる。すなわち、スイッチ回路SW1、SW2、SW3は、ハイパスフィルタFL1、FL2の出力(入力信号の遷移の検知結果)に応じてオン・オフ制御される。
ここで、ハイパスフィルタFL1、FL2、スイッチ回路SW1、SW2により、図1に示した制御回路1Aが構成され、ハイパスフィルタFL1、FL2、スイッチ回路SW3により、図1に示した制御回路1Bが構成される。例えば、図4に示すような入力信号ip、inが入力端子IP、INより入力された場合、ハイパスフィルタFL1、FL2の各出力ノードにおける出力波形はna、nbに示すようになる。入力信号ip、inが状態遷移し、出力波形na、nbの少なくとも一方が所定電圧を超えハイレベルの期間、スイッチSW1、SW2、SW3がオン状態となり、第1のバッファ回路BF1を活性化させる。なお、出力波形na、nbがハイレベルとなる期間は、ハイパスフィルタFL1、FL2を構成する抵抗や容量(トランジスタ等の寄生容量も含む)に応じて決定される時定数により制御することができる。
また、第2のバッファ回路BF2は、負荷としての抵抗R3,R4、Nチャネル型トランジスタM3、M4、及び電流源IS2を有する。第2のバッファ回路BF2は、Nチャネル型トランジスタM3、M4からなる差動対を有し構成される。
抵抗R3、R4は、一端が電源電圧Vddが供給される電源線に接続される。抵抗R3は、他端がNチャネル型トランジスタM3のドレインに接続され、抵抗R4は、他端がNチャネル型トランジスタM4のドレインに接続される。なお、抵抗R3、R4の抵抗値(負荷)は、抵抗R1、R2の抵抗値(負荷)のN倍(N>1)である。電流源IS2は、一端が基準電位Vssに対して接続され、他端がNチャネル型トランジスタM3、M4のソースに接続される。
Nチャネル型トランジスタM3、M4は、例えばMOSトランジスタ等で構成される。Nチャネル型トランジスタM3のゲートには入力信号ipが入力され、Nチャネル型トランジスタM3のドレインと抵抗R3との接続点が出力端子ONに接続される。また、Nチャネル型トランジスタM4のゲートには入力信号inが入力され、Nチャネル型トランジスタM4のドレインと抵抗R4との接続点が出力端子OPに接続される。
図5は、本実施形態における半導体装置の動作周波数と消費電流との関係を示す図である。図5において、横軸は動作周波数、縦軸は消費電流であり、CI1が本実施形態における半導体装置の動作周波数に応じた消費電流を示している。なお、図5においては、比較参照のために、従来の差動バッファ回路における動作周波数に応じた消費電流をCI2に示している。
図5に示した例では、動作周波数が2GHz以下の低い周波数での動作時には、本実施形態における半導体装置の消費電流CI1は、動作周波数に応じて線形に変化する。そして、ハイパスフィルタFL1、FL2のカットオフ周波数に近づくと、スイッチ回路SW1、SW2、SW3が常にオン状態となるため、第1のバッファ回路BF1と第2のバッファ回路BF2は並列に接続された単なるCMLタイプのバッファ回路とみなせ、帯域的な劣化もほとんど見られない。
以上のように本実施形態における半導体装置によれば、低周波数動作時には消費電力を周波数に応じて変化させることができ、高速動作性能を損なうことなく、周波数スケーリングでの消費電力の削減が可能になる。これにより、発熱による半導体装置の性能劣化や短寿命化、バッテリ駆動時間が短くなるなどの問題を解決することができる。また、半導体装置に対する放熱対策を行う必要性が低下し、製造コストを削減することができる。
以下、各バッファ回路BF1、BF2の具体的な構成例等について説明する。
図6は、本実施形態における第1のバッファ回路BF1の一構成例を示す回路図である。この図6において、図1及び図3に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。また、図6に示す第1のバッファ回路BF1の全体的な動作等は、上述した第1のバッファ回路BF1と同様であるので説明は省略する。
図6は、本実施形態における第1のバッファ回路BF1の一構成例を示す回路図である。この図6において、図1及び図3に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。また、図6に示す第1のバッファ回路BF1の全体的な動作等は、上述した第1のバッファ回路BF1と同様であるので説明は省略する。
図6に示す例は、スイッチ回路SW1をNチャネル型トランジスタM11、M12により構成し、スイッチ回路SW2をNチャネル型トランジスタM13、M14により構成し、スイッチ回路SW3をNチャネル型トランジスタM15、M16により構成したものである。また、ハイパスフィルタFL1を容量C11と抵抗R11により構成し、ハイパスフィルタFL2を容量C12と抵抗R12により構成している。
Nチャネル型トランジスタM11、M12のソース及びドレインは、抵抗R1及びNチャネル型トランジスタM1のドレインにそれぞれ接続される。Nチャネル型トランジスタM13、M14のソース及びドレインは、抵抗R2及びNチャネル型トランジスタM2のドレインにそれぞれ接続される。Nチャネル型トランジスタM15、M16のソース及びドレインは、電流源IS1及びNチャネル型トランジスタM1、M2のソースにそれぞれ接続される。
また、容量C11の第1電極に入力信号ipが供給され、第2電極が抵抗R11の一端に接続される。容量C12の第1電極に入力信号inが供給され、第2電極が抵抗R12の一端に接続される。抵抗R11、R12の他端は、所定電圧Bias_nが供給される信号線に接続される。
容量C11の第2電極と抵抗R11の接続点がNチャネル型トランジスタM11、M13、M15のゲートに接続され、容量C12の第2電極と抵抗R12の接続点がNチャネル型トランジスタM12、M14、M16のゲートに接続される。
ここで、所定電圧Bias_nは、Nチャネル型トランジスタM11〜M16の閾値電圧Vthnよりやや低い電圧とする。したがって、入力信号ip、inが遷移していないときには、Nチャネル型トランジスタM11〜M16のゲートに係る電圧は閾値電圧Vthn以下である。すなわち、スイッチ回路SW1〜SW3はオフ状態となって電流が流れず、第1のバッファ回路BF1は活性化しない(不活性状態となる)。
一方、入力信号ip、inが遷移しているときには、Nチャネル型トランジスタM11〜M16のゲートに係る電圧は、ハイパスフィルタFL1、FL2出力により、閾値電圧Vthn以上となる。これにより、スイッチ回路SW1〜SW3がオン状態となり、第1のバッファ回路BF1が活性化される。
図7は、本実施形態における第1のバッファ回路BF1の他の構成例を示す回路図である。この図7において、図1及び図3に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。また、図7に示す第1のバッファ回路BF1の全体的な動作等は、上述した第1のバッファ回路BF1と同様であるので説明は省略する。
図7に示す例は、スイッチ回路SW1をPチャネル型トランジスタM21、M22により構成し、スイッチ回路SW2をPチャネル型トランジスタM23、M24により構成し、スイッチ回路SW3をNチャネル型トランジスタM25、M26により構成したものである。また、ハイパスフィルタFL1を容量C21、C22と抵抗R21、R22により構成し、ハイパスフィルタFL2を容量C23、C24と抵抗R23、R24により構成している。
Pチャネル型トランジスタM21、M22のソース及びドレインは、抵抗R1及びNチャネル型トランジスタM1のドレインにそれぞれ接続される。Pチャネル型トランジスタM23、M24のソース及びドレインは、抵抗R2及びNチャネル型トランジスタM2のドレインにそれぞれ接続される。Nチャネル型トランジスタM25、M26のソース及びドレインは、電流源IS1及びNチャネル型トランジスタM1、M2のソースにそれぞれ接続される。
また、容量C21、C22の第1電極に入力信号ipが供給される。容量C21の第2電極は抵抗R21の一端に接続され、容量C22の第2電極は抵抗R22の一端に接続される。同様に、容量C23、C24の第1電極に入力信号inが供給される。容量C23の第2電極は抵抗R23の一端に接続され、容量C24の第2電極は抵抗R24の一端に接続される。
抵抗R21、R23の他端は、所定電圧Bias_pが供給される信号線に接続され、抵抗R22、R24の他端は、所定電圧Bias_nが供給される信号線に接続される。
容量C21の第2電極と抵抗R21の接続点がPチャネル型トランジスタM21、M23のゲートに接続され、容量C23の第2電極と抵抗R23の接続点がPチャネル型トランジスタM22、M24のゲートに接続される。また、容量C22の第2電極と抵抗R22の接続点がNチャネル型トランジスタM25のゲートに接続され、容量C24の第2電極と抵抗R24の接続点がNチャネル型トランジスタM26のゲートに接続される。
ここで、所定電圧Bias_nは、Nチャネル型トランジスタM25、M26の閾値電圧Vthnよりやや低い電圧とし、所定電圧Bias_pは、Pチャネル型トランジスタM21〜M24の閾値電圧Vthpよりやや高い電圧とする。
このように構成することで、図6に示した例と同様に、入力信号ip、inが遷移していないときには、スイッチ回路SW1〜SW3はオフ状態となって電流が流れず、第1のバッファ回路BF1は活性化しない(不活性状態となる)。一方、入力信号ip、inが遷移しているときには、スイッチ回路SW1〜SW3がオン状態となり、第1のバッファ回路BF1が活性化される。
図8は、図6及び図7に示した所定電圧Bias_nを生成する回路の構成例を示す図である。直列接続された電流源と抵抗により、スイッチ回路を構成するNチャネル型トランジスタに印加する所定の電圧Bias_nを発生させる。なお、電圧Bias_nは、不安定となるとスイッチ回路の誤作動が発生してしまうため、安定させる必要があり容量を負荷している。なお、図7に示した所定電圧Bias_pについても同様の回路により生成することが可能である。
図9は、本実施形態における第1のバッファ回路BF1及び第2のバッファ回路BF2の構成例を示す回路図である。この図9において、図1、図3、図6、及び図7に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
図9に示す例は、第1のバッファ回路BF1及び第2のバッファ回路BF2を1つのバッファ回路として構成したものである。より詳細には、第1のバッファ回路BF1及び第2のバッファ回路BF2を構成する少なくとも一部の回路素子を、第1のバッファ回路BF1と第2のバッファ回路BF2とで共用するようにしたものである。
Pチャネル型トランジスタM31、M32によりスイッチ回路SW1が構成され、Pチャネル型トランジスタM33、M34によりスイッチ回路SW2が構成され、Nチャネル型トランジスタM35、M36によりスイッチ回路SW3が構成される。また、容量C31、C32と抵抗R31、R32によりハイパスフィルタFL1が構成され、容量C33、C34と抵抗R33、R34によりハイパスフィルタFL2が構成される。
なお、スイッチ回路SW1〜SW3、及びハイパスフィルタFL1、FL2の構成は、図7に示した対応する構成とそれぞれ同様であるので説明は省略する。
また、図9に示すNチャネル型トランジスタM37は、上述したNチャネル型トランジスタM1及びM3に相当し、Nチャネル型トランジスタM38は、上述したNチャネル型トランジスタM2及びM4に相当する。
すなわち、図9に示す例では、第1及び第2のバッファ回路BF1、BF2内の差動対を、共有するNチャネル型トランジスタM37、M38により構成される差動対で実現し、電流源IS1、IS2及び負荷としての抵抗R1、R2、R3、R4を対応するように並列に接続することで、第1及び第2のバッファ回路BF1、BF2としての機能を実現する。
すなわち、入力信号ip、inが遷移していないときには、スイッチ回路SW1〜SW3を構成するトランジスタM31〜M36がオフ状態となり、第2のバッファ回路BF2としての機能が実現される。また、入力信号ip、inが遷移しているときには、スイッチ回路SW1〜SW3を構成するトランジスタM31〜M36がオン状態となり、第1及び第2のバッファ回路BF1、BF2としての機能が実現される。
なお、上述した説明では、負荷として抵抗を用いたバッファ回路を一例として示しているが、これに限定されるものではなく、任意の負荷の電流源駆動の差動バッファ回路に適用可能である。
図10は、本実施形態を適用可能なバッファ回路の構成例を示す図である。
図10において、IP、INは入力信号が入力される入力端子であり、Nチャネル型トランジスタMP、MNのゲートにそれぞれ接続される。Nチャネル型トランジスタMP、MNのソースは、一端が基準電位Vssに対して接続された電流源ISに接続される。
図10において、IP、INは入力信号が入力される入力端子であり、Nチャネル型トランジスタMP、MNのゲートにそれぞれ接続される。Nチャネル型トランジスタMP、MNのソースは、一端が基準電位Vssに対して接続された電流源ISに接続される。
また、Nチャネル型トランジスタMP、MNのドレインは、任意の負荷LD1、LD2を介して電源電位Vddが供給される電源線に接続される。Nチャネル型トランジスタMNのドレインと負荷LD2との接続点が出力端子OPに接続され、Nチャネル型トランジスタMPのドレインと負荷LD2との接続点が出力端子ONに接続される。
この図10に示したようなバッファ回路に対して、上述した本実施形態における技術が適用可能である。また、図11Aに負荷をPチャネル型トランジスタML11、ML12により構成した例を示し、図11Bに負荷をNチャネル型トランジスタML21、ML22により構成した例を示す。
また、上述した説明では、入力信号が差動対を構成するNチャネル型トランジスタに入力される、すなわち差動対を構成するNチャネル型トランジスタのゲートが入力端子IP、INに接続されるバッファ回路を一例として示したが、本発明はこれに限定されるものではない。図12に示すような入力信号が差動対を構成するPチャネル型トランジスタに入力されるバッファ回路に対しても適用可能である。
図12は、本実施形態を適用可能なバッファ回路の他の構成例を示す図である。図12において、IP、INは入力信号が入力される入力端子であり、Pチャネル型トランジスタM5、M6のゲートにそれぞれ接続される。Pチャネル型トランジスタM5、M6のソースは、一端に電源電圧Vddが供給される電流源IS3に接続される。
また、Pチャネル型トランジスタM5、M6のドレインは、負荷としての抵抗R5、R6(一例であり、負荷は任意である)を介して基準電位Vssに対して接続される。Pチャネル型トランジスタM6のドレインと抵抗R6との接続点が出力端子OPに接続され、Pチャネル型トランジスタM5のドレインと抵抗R5との接続点が出力端子ONに接続される。
また、上述した説明では、第1及び第2のバッファ回路BF1、BF2が、ともに差動対を用いて構成された場合を例示している。しかし、第1のバッファ回路BF1は、出力信号を変化させるときだけ電流を大きく流せればよく、電流源や抵抗等の負荷による制御を行う必要はない。そこで、振幅制御が行われないために、アンダーシュートやオーバーシュートが発生するおそれはあるが、第1のバッファ回路BF1を図13に示すようにインバータを用いて構成することも可能である。
図13は、本実施形態における第1のバッファ回路の他の構成例を示す図である。図13において、Pチャネル型トランジスタM6及びNチャネル型トランジスタM7は、第1のインバータを構成するトランジスタである。同様に、Pチャネル型トランジスタM8及びNチャネル型トランジスタM9は、第2のインバータを構成するトランジスタである。第1のインバータにおける出力ノードの電位が出力信号onとして出力され、第2のインバータにおける出力ノードの電位が出力信号opとして出力される。
Pチャネル型トランジスタM6のゲートには、容量C41及び抵抗R41により構成されるハイパスフィルタを介して入力信号ipが供給され、Nチャネル型トランジスタM7のゲートには、容量C42及び抵抗R42により構成されるハイパスフィルタを介して入力信号ipが供給される。同様に、Pチャネル型トランジスタM8のゲートには、容量C43及び抵抗R43により構成されるハイパスフィルタを介して入力信号inが供給され、Nチャネル型トランジスタM9のゲートには、容量C44及び抵抗R44により構成されるハイパスフィルタを介して入力信号inが供給される。
本発明によれば、入力信号の遷移を検知し、入力信号が遷移したときには高速動作が可能な第1のバッファ回路により出力信号を変化させ、出力信号の振幅を維持するときには、第1のバッファ回路を不活性状態にして第2のバッファ回路により振幅を維持することができるので、高速動作性能を維持しつつ、低周波数動作時においては消費電力を削減することができる。
Claims (15)
- 入力信号を伝送する第1のバッファ回路と、
前記第1のバッファ回路より駆動能力が低い、前記入力信号を伝送する第2のバッファ回路と、
前記入力信号の遷移を検知し、前記入力信号が遷移している期間は、前記第1のバッファ回路を活性化する制御回路とを備えることを特徴とする半導体装置。 - 前記制御回路は、前記入力信号が遷移している期間は、前記第1のバッファ回路が有する電流源からの電流供給を行わせることを特徴とする請求項1記載の半導体装置。
- 前記第2のバッファ回路が有する負荷は、前記第1のバッファ回路が有する負荷のN倍(N>1)であることを特徴とする請求項1記載の半導体装置。
- 前記制御回路は、前記入力信号の遷移を検知したとき前記第1のバッファ回路を活性化し、前記第1のバッファ回路の活性化後、出力信号が一定の電圧に達する、又は一定の時間が経過した後に前記第1のバッファ回路を不活性化することを特徴とする請求項1記載の半導体装置。
- 前記制御回路は、前記入力信号の遷移を検知する信号遷移検知回路と、
前記信号遷移検知回路による検知結果に応じてオン・オフされ、前記第1のバッファ回路への電流供給を制御するスイッチ回路とを有することを特徴とする請求項1記載の半導体装置。 - 前記信号遷移検知回路は、ハイパスフィルタ又はバンドパスフィルタであることを特徴とする請求項5記載の半導体装置。
- 前記第1のバッファ回路と前記第2のバッファ回路とが、前記入力信号に対して並列に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第1のバッファ回路と前記第2のバッファ回路とが、1つのバッファ回路で構成されることを特徴とする請求項1記載の半導体装置。
- 前記第1のバッファ回路と前記第2のバッファ回路とは、各バッファ回路を構成する少なくとも1部の回路素子を共用していることを特徴とする請求項1記載の半導体装置。
- 前記第1のバッファ回路は、前記入力信号の遷移に応じて出力信号を変化させる回路であり、
前記第2のバッファ回路は、前記出力信号の振幅を維持する回路であることを特徴とする請求項1記載の半導体装置。 - 前記制御回路は、前記入力信号が遷移する期間は、前記第2のバッファ回路を不活性化することを特徴とする請求項1記載の半導体装置。
- 前記制御回路は、前記入力信号の遷移の検知結果に応じて、前記第1のバッファ回路と前記第2のバッファ回路とを排他的に不活性化することを特徴とする請求項1記載の半導体装置。
- 前記第1及び第2のバッファ回路は、差動対を用いて構成されることを特徴とする請求項1記載の半導体装置。
- 前記第1のバッファ回路は、インバータを用いて構成され、前記第2のバッファ回路は、差動対を用いて構成されることを特徴とする請求項1記載の半導体装置。
- 入力信号に対して並列に接続され、前記入力信号を伝送する第1及び第2のバッファ回路を備え、
前記第1のバッファ回路は、
前記入力信号が入力される第1の駆動回路と、
第1のスイッチ回路を介して前記第1の駆動回路に接続される第1の負荷と、
第2のスイッチ回路を介して前記第1の駆動回路に接続される第1の電流源とを有し、
前記第2のバッファ回路は、
前記第1の駆動回路より駆動能力が低く、前記入力信号が入力される第2の駆動回路と、
前記第1の負荷のN倍(N>1)の負荷であって、前記第2の駆動回路に接続される第2の負荷と、
前記第2の駆動回路に接続される第2の電流源とを有し、
前記第1及び第2のスイッチ回路は、前記入力信号の遷移の検知結果に応じてオン・オフ制御されることを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/064523 WO2009013814A1 (ja) | 2007-07-24 | 2007-07-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009013814A1 true JPWO2009013814A1 (ja) | 2010-09-24 |
Family
ID=40281077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009524341A Withdrawn JPWO2009013814A1 (ja) | 2007-07-24 | 2007-07-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100117690A1 (ja) |
JP (1) | JPWO2009013814A1 (ja) |
WO (1) | WO2009013814A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358156B1 (en) * | 2010-05-28 | 2013-01-22 | Xilinx, Inc. | Voltage mode line driver and pre-emphasis circuit |
US9503293B2 (en) * | 2013-05-07 | 2016-11-22 | Postech Academy-Industry Foundation | Coefficient error robust feed forward equalizer |
JP6127759B2 (ja) * | 2013-06-14 | 2017-05-17 | 富士通株式会社 | 伝送回路および出力回路 |
US10009023B2 (en) * | 2016-04-04 | 2018-06-26 | Mediatek Inc. | Method and apparatus for edge equalization for high speed drivers |
KR20190075203A (ko) * | 2017-12-21 | 2019-07-01 | 에스케이하이닉스 주식회사 | 하이브리드 버퍼 회로 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2674228B2 (ja) * | 1989-07-31 | 1997-11-12 | 日本電気株式会社 | 出力バッファ回路 |
US5008631A (en) * | 1989-08-16 | 1991-04-16 | Hewlett-Packard Company | Pulse analyzer with gain compression |
JP2680936B2 (ja) * | 1991-02-13 | 1997-11-19 | シャープ株式会社 | 半導体記憶装置 |
DE69334110T2 (de) * | 1992-06-15 | 2007-05-10 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit Eingangs-Ausgangsschnittstelle für kleine Signalamplituden |
JP3444653B2 (ja) * | 1994-06-09 | 2003-09-08 | 三菱電機株式会社 | 電力増幅器 |
JP3157683B2 (ja) * | 1994-08-30 | 2001-04-16 | 株式会社 沖マイクロデザイン | 半導体集積回路の静止時電流測定法、半導体集積回路 |
US5574401A (en) * | 1995-06-02 | 1996-11-12 | Analog Devices, Inc. | Large common mode input range CMOS amplifier |
JP3466773B2 (ja) * | 1995-06-06 | 2003-11-17 | 富士通株式会社 | バッファ回路 |
KR100190763B1 (ko) * | 1995-12-29 | 1999-06-01 | 김영환 | 차동 증폭기 |
JP2000306382A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
US6763470B1 (en) * | 1999-05-19 | 2004-07-13 | Globespanvirata, Inc. | System and method for dynamically amplifying a delayed analog signal based on amplitude information obtained from its digital representation |
JP2002368600A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
US7049857B2 (en) * | 2002-01-17 | 2006-05-23 | International Business Machines Corporation | Asymmetric comparator for low power applications |
US6784700B1 (en) * | 2002-09-03 | 2004-08-31 | Cypress Semiconductor Corporation | Input buffer circuit |
US6819184B2 (en) * | 2002-11-06 | 2004-11-16 | Cree Microwave, Inc. | RF transistor amplifier linearity using suppressed third order transconductance |
JP4327504B2 (ja) * | 2003-05-29 | 2009-09-09 | Necエレクトロニクス株式会社 | トランスミッタ回路、伝送回路及び駆動装置 |
JP2005217999A (ja) * | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
US7268625B2 (en) * | 2004-09-15 | 2007-09-11 | Broadcom Corporation | Method and apparatus for a linear transconductance device |
JP2006333060A (ja) * | 2005-05-26 | 2006-12-07 | Renesas Technology Corp | 高周波電力増幅及びそれを用いた無線通信装置 |
US7279924B1 (en) * | 2005-07-14 | 2007-10-09 | Altera Corporation | Equalization circuit cells with higher-order response characteristics |
JP2008035487A (ja) * | 2006-06-19 | 2008-02-14 | Renesas Technology Corp | Rf電力増幅器 |
US7382197B2 (en) * | 2006-09-08 | 2008-06-03 | Intel Corporation | Adaptive tuning circuit to maximize output signal amplitude for an amplifier |
US7683720B1 (en) * | 2007-06-08 | 2010-03-23 | Integrated Device Technology, Inc. | Folded-cascode amplifier with adjustable continuous time equalizer |
US7834698B2 (en) * | 2008-05-23 | 2010-11-16 | Qualcomm Incorporated | Amplifier with improved linearization |
-
2007
- 2007-07-24 JP JP2009524341A patent/JPWO2009013814A1/ja not_active Withdrawn
- 2007-07-24 WO PCT/JP2007/064523 patent/WO2009013814A1/ja active Application Filing
-
2010
- 2010-01-22 US US12/692,185 patent/US20100117690A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100117690A1 (en) | 2010-05-13 |
WO2009013814A1 (ja) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US7391825B2 (en) | Comparator circuit having reduced pulse width distortion | |
EP1318601A2 (en) | Voltage mode differential driver and method | |
JP5739058B2 (ja) | 動的レベルシフト構成を用いて電圧信号をレベルシフトするためのシステムおよび方法 | |
JPH11261400A (ja) | 電力消費抑止回路 | |
JP5363879B2 (ja) | ドライバ回路 | |
WO2006117860A1 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP2010524303A5 (ja) | ||
JPWO2009013814A1 (ja) | 半導体装置 | |
US6870423B2 (en) | Output circuit capable of transmitting signal with optimal amplitude and optimal common-mode voltage at receiver circuit | |
JP2006340266A (ja) | 差動信号伝送回路および差動信号伝送装置 | |
US7245154B1 (en) | Differential input receiver with programmable failsafe | |
US7002834B2 (en) | Semiconductor integrated circuit | |
JP2005109897A (ja) | Lvdsドライバー回路 | |
JP2005223872A (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US5309036A (en) | Driver circuit for an attachment unit interface used in a network system | |
US10666244B2 (en) | Comparator and oscillation circuit | |
JP4397697B2 (ja) | 出力回路 | |
TWI681624B (zh) | 時脈傳輸模組與網路傳輸方法 | |
WO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
US9722579B1 (en) | Semiconductor device | |
CN111522763B (zh) | 支持多种接口标准的放大器的负载电路及驱动电路 | |
JP2022079823A (ja) | 遅延回路 | |
JP4602008B2 (ja) | Cmos出力バッファ回路 | |
US11967395B2 (en) | Buffers and multiplexers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110701 |