JP2711025B2 - パルス幅変調器 - Google Patents
パルス幅変調器Info
- Publication number
- JP2711025B2 JP2711025B2 JP3057010A JP5701091A JP2711025B2 JP 2711025 B2 JP2711025 B2 JP 2711025B2 JP 3057010 A JP3057010 A JP 3057010A JP 5701091 A JP5701091 A JP 5701091A JP 2711025 B2 JP2711025 B2 JP 2711025B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- comparator
- flip
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 3
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 241001425726 Vindula arsinoe Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパルス幅変調に用いられ
る制御信号の発生装置に関し、特にこれを用いたパルス
幅変調器に関する。
る制御信号の発生装置に関し、特にこれを用いたパルス
幅変調器に関する。
【０００２】
【従来の技術】パルス幅が変調された信号は、多くの分
野において用いられている。パルス幅が変調された信号
は、例えば、鋸歯状波信号とフィードバック信号とを比
較することによって発生することができる。その結果え
られるパルス幅変調信号のデューティ・サイクルは、例
えば、鋸歯状波信号の電圧がフィードバック信号の電圧
より大きい時間的割り合いに基づいて、変動することが
できる。
野において用いられている。パルス幅が変調された信号
は、例えば、鋸歯状波信号とフィードバック信号とを比
較することによって発生することができる。その結果え
られるパルス幅変調信号のデューティ・サイクルは、例
えば、鋸歯状波信号の電圧がフィードバック信号の電圧
より大きい時間的割り合いに基づいて、変動することが
できる。
【０００３】先行技術による装置では、パルス幅変調
（ＰＷＭ）制御回路装置は３つの制御信号を必要とす
る。例えば、このような装置の制御信号は、鋸歯状波信
号と、同期パルスと、方形波とを有する。先行技術につ
いて下記で詳細に示されているように、制御信号を発生
する回路に固有の伝搬遅延のため、制御信号は同期から
わずかにずれていることがよくある。制御信号が同期か
らずれているために、それを補償するように、パルス幅
変調制御回路装置の中で遅延を加えなければならない。
れけども、正しい遅延の量を正確に決定し、そしてそれ
を供給することは難しい。したがって、パルス幅変調制
御回路装置は、その動作領域の端部において、非線形に
なるまたは不安定になることがある。したがって、組み
込まれているパルス幅変調制御回路装置がその動作領域
の端部においても線形性を保持するように制御信号を発
生する、制御信号発生器を開発することが望まれてい
る。
（ＰＷＭ）制御回路装置は３つの制御信号を必要とす
る。例えば、このような装置の制御信号は、鋸歯状波信
号と、同期パルスと、方形波とを有する。先行技術につ
いて下記で詳細に示されているように、制御信号を発生
する回路に固有の伝搬遅延のため、制御信号は同期から
わずかにずれていることがよくある。制御信号が同期か
らずれているために、それを補償するように、パルス幅
変調制御回路装置の中で遅延を加えなければならない。
れけども、正しい遅延の量を正確に決定し、そしてそれ
を供給することは難しい。したがって、パルス幅変調制
御回路装置は、その動作領域の端部において、非線形に
なるまたは不安定になることがある。したがって、組み
込まれているパルス幅変調制御回路装置がその動作領域
の端部においても線形性を保持するように制御信号を発
生する、制御信号発生器を開発することが望まれてい
る。
【０００４】
【従来の技術の問題点】図１は、先行技術によるパルス
幅変調器制御回路装置の図である。制御信号発生器１は
（図３に示されている）方形波信号１３０を線路１３に
生じ、そして（図３に示されている）同期信号１２０を
線路１２に生じ、および（図３に示されている）鋸歯状
波信号１１０を線路１１に生ずる。
幅変調器制御回路装置の図である。制御信号発生器１は
（図３に示されている）方形波信号１３０を線路１３に
生じ、そして（図３に示されている）同期信号１２０を
線路１２に生じ、および（図３に示されている）鋸歯状
波信号１１０を線路１１に生ずる。
【０００５】比較器２は、線路１１の鋸歯状波信号１１
０と線路１４のフィードバック信号（エラー信号）１４
０とを比較し、リセット信号１５０を線路１５に生ず
る。リセット信号１５０は、ＲＳフリップ・フロップ３
のＲ入力に接続される。同期信号１２０は、ＲＳフリッ
プ・フロップ３のＳ入力に接続される。論理ゲート４を
用いて、ＲＳフリップ・フロップからの出力と線路１３
の方形波とについて、論理ＡＮＤが実行される。
０と線路１４のフィードバック信号（エラー信号）１４
０とを比較し、リセット信号１５０を線路１５に生ず
る。リセット信号１５０は、ＲＳフリップ・フロップ３
のＲ入力に接続される。同期信号１２０は、ＲＳフリッ
プ・フロップ３のＳ入力に接続される。論理ゲート４を
用いて、ＲＳフリップ・フロップからの出力と線路１３
の方形波とについて、論理ＡＮＤが実行される。
【０００６】論理ゲート４の出力は、トランジスタ・ス
イッチ５がアースに接続されるのを制御する。誘導的負
荷保存装置６は、トランジスタ・スイッチ５から、５０
％以下かまたは５０％に等しいデューティ・サイクルを
有する、パルス幅が変調された信号を受け取る。誘導的
負荷保存装置６は、線路１６に、出力電圧ＶO を生ず
る。フィードバック・ループ７は、ＶO の値に基づい
て、フィードバック信号１４０を線路１４に生ずる。遅
延回路８と、遅延回路９と、遅延回路１０とにより、パ
ルス幅変調器制御回路装置の部品回路内での伝搬遅延の
補償が行なわれる。
イッチ５がアースに接続されるのを制御する。誘導的負
荷保存装置６は、トランジスタ・スイッチ５から、５０
％以下かまたは５０％に等しいデューティ・サイクルを
有する、パルス幅が変調された信号を受け取る。誘導的
負荷保存装置６は、線路１６に、出力電圧ＶO を生ず
る。フィードバック・ループ７は、ＶO の値に基づい
て、フィードバック信号１４０を線路１４に生ずる。遅
延回路８と、遅延回路９と、遅延回路１０とにより、パ
ルス幅変調器制御回路装置の部品回路内での伝搬遅延の
補償が行なわれる。
【０００７】図３は、方形波信号１３０と、同期信号１
２０と、鋸歯状波信号１１０とに対する理想的なタイミ
ング図である。これらのタイミング図では、パルス幅変
調器制御回路装置の部品回路内での伝搬遅延はないもの
として示されている。
２０と、鋸歯状波信号１１０とに対する理想的なタイミ
ング図である。これらのタイミング図では、パルス幅変
調器制御回路装置の部品回路内での伝搬遅延はないもの
として示されている。
【０００８】図２は制御信号発生器１の先行技術による
実施例の図である。スイッチ２３は線路２１の電圧ＶH
と線路２２の電圧ＶL とのいずれかを選定し、そしてそ
れを比較器２４の負入力に接続する。比較器２４は方形
波信号１３０を線路１３に生ずる。単安定回路３０は線
路１３の方形波信号１３０を入力として受け取り、そし
て同期信号１２０を線路１２に生ずる。ランプ発生器３
１はスイッチ２５と、電流源２６と、電流源２７と、コ
ンデンサ２８とを有し、そしてこれらの部品が図に示さ
れているように接続される。方形波１３０を用いて、ス
イッチ２５の振動周波数が制御される。ランプ発生器３
１の出力はバッファ２９によって緩衝され、そして鋸歯
状波信号を線路１１に生ずる。
実施例の図である。スイッチ２３は線路２１の電圧ＶH
と線路２２の電圧ＶL とのいずれかを選定し、そしてそ
れを比較器２４の負入力に接続する。比較器２４は方形
波信号１３０を線路１３に生ずる。単安定回路３０は線
路１３の方形波信号１３０を入力として受け取り、そし
て同期信号１２０を線路１２に生ずる。ランプ発生器３
１はスイッチ２５と、電流源２６と、電流源２７と、コ
ンデンサ２８とを有し、そしてこれらの部品が図に示さ
れているように接続される。方形波１３０を用いて、ス
イッチ２５の振動周波数が制御される。ランプ発生器３
１の出力はバッファ２９によって緩衝され、そして鋸歯
状波信号を線路１１に生ずる。
【０００９】先行技術の制御信号発生器１の開示された
実施例における比較器自体による伝搬遅延により、発生
したパルス幅変調信号のデューティ・サイクルがゼロに
近づく時または最大値（５０％）に近づく時、パルス幅
制御回路装置は線形性を失うことになる。
実施例における比較器自体による伝搬遅延により、発生
したパルス幅変調信号のデューティ・サイクルがゼロに
近づく時または最大値（５０％）に近づく時、パルス幅
制御回路装置は線形性を失うことになる。
【００１０】
【発明の要約】本発明の好ましい実施例により、パルス
幅変調に用いられる制御信号を発生する回路及びこれを
用いたパルス幅変調器が得られる。方形波信号発生器
は、鋸歯状波信号の値に基づいて、方形波信号を発生す
る。鋸歯状波信号は、最大電圧レベルと最小電圧レベル
とを有する。鋸歯状波信号の電圧が、最小電圧レベルよ
り少し高い第１電圧と比較される。鋸歯状波信号の電圧
が増大して第１電圧レベルに到達した時、方形波信号の
立ち上がり端部が発生する。鋸歯状波信号の電圧レベル
はまた、最大電圧レベルよりわずかに低い第２電圧と比
較される。鋸歯状波信号の電圧が増大して第２電圧に到
達した時、方形波信号の降下端部が発生する。本発明に
おいては、鋸歯状波信号を入力して方形波を発生する回
路に使用される第１の比較器の他に、同様に鋸歯状波信
号を入力してフリップフロップのリセット信号を発生す
る回路にも、第２の比較器を使用し、両者の遅延を同じ
くすることにより整合することができる。
幅変調に用いられる制御信号を発生する回路及びこれを
用いたパルス幅変調器が得られる。方形波信号発生器
は、鋸歯状波信号の値に基づいて、方形波信号を発生す
る。鋸歯状波信号は、最大電圧レベルと最小電圧レベル
とを有する。鋸歯状波信号の電圧が、最小電圧レベルよ
り少し高い第１電圧と比較される。鋸歯状波信号の電圧
が増大して第１電圧レベルに到達した時、方形波信号の
立ち上がり端部が発生する。鋸歯状波信号の電圧レベル
はまた、最大電圧レベルよりわずかに低い第２電圧と比
較される。鋸歯状波信号の電圧が増大して第２電圧に到
達した時、方形波信号の降下端部が発生する。本発明に
おいては、鋸歯状波信号を入力して方形波を発生する回
路に使用される第１の比較器の他に、同様に鋸歯状波信
号を入力してフリップフロップのリセット信号を発生す
る回路にも、第２の比較器を使用し、両者の遅延を同じ
くすることにより整合することができる。
【００１１】本発明において発生する方形波信号は、５
０％よりわずかに小さいデューティ・サイクルを有す
る。本発明に従って設計された回路が組み込まれたパル
ス幅変調制御回路装置の動作領域は、このことにより、
わずかに小さくなる。けれども、本発明によるパルス幅
変調制御回路装置は、その動作領域の全体にわたって、
線形性を保持して動作することができる。この点は、先
行技術ではえられなかった重要な利点である。
０％よりわずかに小さいデューティ・サイクルを有す
る。本発明に従って設計された回路が組み込まれたパル
ス幅変調制御回路装置の動作領域は、このことにより、
わずかに小さくなる。けれども、本発明によるパルス幅
変調制御回路装置は、その動作領域の全体にわたって、
線形性を保持して動作することができる。この点は、先
行技術ではえられなかった重要な利点である。
【００１２】
【実施例】パルス幅変調器制御回路装置のデューティ・
サイクルがゼロまたは最大値（５０％）に近づいた領域
においても、線形性能が保持される制御信号発生器１の
設計が図４に示されている。スイッチ５７は、線路２１
の電圧ＶH または線路２２の電圧ＶL を選定し、そして
そのいずれかを比較器４３の負入力に接続する。比較器
４３は信号を線路６０に発生する。単安定回路４７は線
路６０の信号を入力として受け取り、そして同期信号１
２１を線路１２に生ずる。ランプ発生器５８は、スイッ
チ５５と、電流源４４と電流源４５と、コンデンサ４８
とを有し、これらの部品が図に示されているように接続
される。線路６０の信号を用いて、スイッチ５５の振動
周波数が制御される。ランプ発生器５８の出力はバッフ
ァ４６によって緩衝され、そして鋸歯状波信号１１１を
線路１１に生ずる。
サイクルがゼロまたは最大値（５０％）に近づいた領域
においても、線形性能が保持される制御信号発生器１の
設計が図４に示されている。スイッチ５７は、線路２１
の電圧ＶH または線路２２の電圧ＶL を選定し、そして
そのいずれかを比較器４３の負入力に接続する。比較器
４３は信号を線路６０に発生する。単安定回路４７は線
路６０の信号を入力として受け取り、そして同期信号１
２１を線路１２に生ずる。ランプ発生器５８は、スイッ
チ５５と、電流源４４と電流源４５と、コンデンサ４８
とを有し、これらの部品が図に示されているように接続
される。線路６０の信号を用いて、スイッチ５５の振動
周波数が制御される。ランプ発生器５８の出力はバッフ
ァ４６によって緩衝され、そして鋸歯状波信号１１１を
線路１１に生ずる。
【００１３】鋸歯状波信号１１１はまた、方形波発生器
５９に対する入力として用いられる。方形波発生器５９
は、方形波１３１を線路１３に生ずる。方形波発生器５
９は、比較器４９と、比較器５０と、単安定回路５１
と、単安定回路５２と、論理ＯＲゲート５３と、トグル
・フリップ・フロップ５４とを有し、これらが図に示さ
れているように接続される。比較器４９は、鋸歯状波信
号１１１と線路４１の信号ＶH −ΔＶとを比較する。同
様に、比較器５０は、鋸歯状波信号１１１と線路４２の
信号ＶL ＋ΔＶとを比較する。
５９に対する入力として用いられる。方形波発生器５９
は、方形波１３１を線路１３に生ずる。方形波発生器５
９は、比較器４９と、比較器５０と、単安定回路５１
と、単安定回路５２と、論理ＯＲゲート５３と、トグル
・フリップ・フロップ５４とを有し、これらが図に示さ
れているように接続される。比較器４９は、鋸歯状波信
号１１１と線路４１の信号ＶH −ΔＶとを比較する。同
様に、比較器５０は、鋸歯状波信号１１１と線路４２の
信号ＶL ＋ΔＶとを比較する。
【００１４】方形波１３１のデューティ・サイクルが５
０％よりわずかに小さくなるように、ΔＶが選定され
る。例えば、ＶL が、１．０ボルトに等しくかつＶH が
２．５ボルトである時、この場合にはΔＶは０．１ボル
トに等しいように設定することができる。図７は、電圧
信号ＶL ，ＶL ＋ΔＶ，ＶH ，およびＶH −ΔＶをどの
ようにして発生するかを示した１つの実施例の図であ
る。電圧源７１は、電圧信号ＶH を線路２１に生ずる。
電圧源７２は、電圧信号ＶL を線路２２に生ずる。電圧
分割器は、抵抗器７３と、抵抗器７４と、抵抗器７５と
を有する。この電圧分割器により、信号ＶH −ΔＶが線
路４１に生じ、そして信号ＶL ＋ΔＶが線路４２に生ず
る。
０％よりわずかに小さくなるように、ΔＶが選定され
る。例えば、ＶL が、１．０ボルトに等しくかつＶH が
２．５ボルトである時、この場合にはΔＶは０．１ボル
トに等しいように設定することができる。図７は、電圧
信号ＶL ，ＶL ＋ΔＶ，ＶH ，およびＶH −ΔＶをどの
ようにして発生するかを示した１つの実施例の図であ
る。電圧源７１は、電圧信号ＶH を線路２１に生ずる。
電圧源７２は、電圧信号ＶL を線路２２に生ずる。電圧
分割器は、抵抗器７３と、抵抗器７４と、抵抗器７５と
を有する。この電圧分割器により、信号ＶH −ΔＶが線
路４１に生じ、そして信号ＶL ＋ΔＶが線路４２に生ず
る。
【００１５】図５は、方形波発生器のまた別の実施例の
図である。方形波発生器は、方形波１３２を線路１３に
生ずる。方形波発生器５９は、比較器６１と、単安定回
路６２と、トグル・フリップ・フロップ６３と、スイッ
チ６４とを有し、これらが図に示されているように接続
される。スイッチ６４は線路４１の電圧信号ＶH −ΔＶ
または線路４２の電圧信号ＶL ＋ΔＶを選定し、そのい
ずれかを比較器６１の負入力に接続する。鋸歯状波信号
１１１が比較器６１の正入力に接続される。
図である。方形波発生器は、方形波１３２を線路１３に
生ずる。方形波発生器５９は、比較器６１と、単安定回
路６２と、トグル・フリップ・フロップ６３と、スイッ
チ６４とを有し、これらが図に示されているように接続
される。スイッチ６４は線路４１の電圧信号ＶH −ΔＶ
または線路４２の電圧信号ＶL ＋ΔＶを選定し、そのい
ずれかを比較器６１の負入力に接続する。鋸歯状波信号
１１１が比較器６１の正入力に接続される。
【００１６】図６は、図５に示された方形波発生器５０
のタイミング図である。図６は、線路１３の方形波１３
２と、線路６５の信号１６５と、線路６６の信号１６６
とが、線路１１の鋸歯状波信号１１１に対してどのよう
に振動するかを示した図である。なお、図４及び図５の
回路は、従来技術を示す図１の構成から遅延回路８−１
０を除去した場合のパルス幅変調器制御信号発生器１に
対応し、また図４及び図５の回路には、従来の回路であ
る図２と共通又は類似部分が含まれており、これらの共
通部分の説明はこれまでの説明では省略されている。従
って、これらを含めて、本願発明のパルス幅変調器の原
理及び特徴を要約すると次のとおりである。 図１には、
円滑かつ線形的に０％から５０％のデューティサイクル
まで走査することができないスイッチ（Ｍ１）５のため
のパルス幅変調制御が示されている。比較器２の回路に
固有な遅延によって、線路１２上に現われフリップフロ
ップ３のセット入力となる同期パルスに対してフリップ
フロップ３のリセット入力となる比較器の出力は遅延
し、また線路１３上の方形波出力に対しても同様であ
る。方形波と同期パルスの両方は、これを補償するため
に遅延回路８及び９によって遅延させることができる
が、このようなシフトはデューティサイルク範囲のいく
らか、例えば、０％−５％又は４５％−５０％を犠牲に
する。比較器の遅延は、また安定しておらず温度及び生
産工程によって変動するので遅延の整合を維持すること
は困難である。 本発明は、同様な遅延をもつ２つの比較
器を用いて得られる共通の１つの信号によりパルス幅変
調信号における高レベルから低レベル及び低レベルから
高レベルへの各遷移を発生させており、両方の遷移には
同様に遅延が生じる。 本発明においては、全般的なパル
ス幅変調機能は、図１の構成から発生器１と遅延回路８
−１０を除去し、図４の２個の比較器からなる方形波発
生器、又は図５の好ましい単一の比較器からなる方形波
発生器を代入することにより実現される。フリップフロ
ップ３（図１）のセット入力は、線路１２上の単安定回
路４７（図４及び図５）の同期パルス出力によって供給
される。２入力ＡＮＤゲート４ の上方の入力は、図４の
フリップフロップ５４、又は図５のフリップフロップ６
３からの線路１３に接続される。線路１１上の鋸歯状波
信号（図４及び図５）及び線路１４上の誤差信号は、パ
ルス幅変調された信号を発生するために比較器２により
使用される。 図６において、波形１１１は線路１１上の
鋸歯状波を表わし、これは線路１３上の方形波、及び線
路１５上のリセット信号を発生するのに使用される。波
形１３２は、フリップフロップ５４又は６３からの方形
波出力を表わし、これは比較器４９，５０、又は比較器
６１がそれぞれ、波形１１１がしきい値Ｖ Ｈ −ΔＶ及び
Ｖ Ｌ ＋ΔＶを横切る遷移を感知したときに発生する。実
際においては、方形波１３２は、比較器４９，５０又は
比較器６１の比較器遅延によって鋸歯状波１１１としき
い値Ｖ Ｈ −ΔＶ及びＶ Ｌ ＋ΔＶとの交差点から右へ遅延
されることになる。この遅延は、ところが、比較器２
（図１）によって導入される比較器遅延によって整合さ
れる。 線路１４（図１）上の誤差信号は、しきい値Ｖ Ｈ
−ΔＶとＶ Ｌ ＋ΔＶの間の範囲になるかも知れず、これ
は線路１１上の鋸歯状波１１１と比較器２によって比較
され、線路１５上にリセット信号を発生する。論理ゲー
ト４（図１）の信号出力はパルス幅変調された信号であ
り、円滑に正しく零に降下し又は最大値へ上昇する。従
って、トランジスタであるスイッチ（Ｍ１）５の制御を
不規則にするような急激な、極端な範囲の遷移を避ける
ことができ、例えば、制御点が０％と５％のデューティ
サイクルの間にあるとき、０％と５％のデューティサイ
クルの間をジャンプするようなことはない。
のタイミング図である。図６は、線路１３の方形波１３
２と、線路６５の信号１６５と、線路６６の信号１６６
とが、線路１１の鋸歯状波信号１１１に対してどのよう
に振動するかを示した図である。なお、図４及び図５の
回路は、従来技術を示す図１の構成から遅延回路８−１
０を除去した場合のパルス幅変調器制御信号発生器１に
対応し、また図４及び図５の回路には、従来の回路であ
る図２と共通又は類似部分が含まれており、これらの共
通部分の説明はこれまでの説明では省略されている。従
って、これらを含めて、本願発明のパルス幅変調器の原
理及び特徴を要約すると次のとおりである。 図１には、
円滑かつ線形的に０％から５０％のデューティサイクル
まで走査することができないスイッチ（Ｍ１）５のため
のパルス幅変調制御が示されている。比較器２の回路に
固有な遅延によって、線路１２上に現われフリップフロ
ップ３のセット入力となる同期パルスに対してフリップ
フロップ３のリセット入力となる比較器の出力は遅延
し、また線路１３上の方形波出力に対しても同様であ
る。方形波と同期パルスの両方は、これを補償するため
に遅延回路８及び９によって遅延させることができる
が、このようなシフトはデューティサイルク範囲のいく
らか、例えば、０％−５％又は４５％−５０％を犠牲に
する。比較器の遅延は、また安定しておらず温度及び生
産工程によって変動するので遅延の整合を維持すること
は困難である。 本発明は、同様な遅延をもつ２つの比較
器を用いて得られる共通の１つの信号によりパルス幅変
調信号における高レベルから低レベル及び低レベルから
高レベルへの各遷移を発生させており、両方の遷移には
同様に遅延が生じる。 本発明においては、全般的なパル
ス幅変調機能は、図１の構成から発生器１と遅延回路８
−１０を除去し、図４の２個の比較器からなる方形波発
生器、又は図５の好ましい単一の比較器からなる方形波
発生器を代入することにより実現される。フリップフロ
ップ３（図１）のセット入力は、線路１２上の単安定回
路４７（図４及び図５）の同期パルス出力によって供給
される。２入力ＡＮＤゲート４ の上方の入力は、図４の
フリップフロップ５４、又は図５のフリップフロップ６
３からの線路１３に接続される。線路１１上の鋸歯状波
信号（図４及び図５）及び線路１４上の誤差信号は、パ
ルス幅変調された信号を発生するために比較器２により
使用される。 図６において、波形１１１は線路１１上の
鋸歯状波を表わし、これは線路１３上の方形波、及び線
路１５上のリセット信号を発生するのに使用される。波
形１３２は、フリップフロップ５４又は６３からの方形
波出力を表わし、これは比較器４９，５０、又は比較器
６１がそれぞれ、波形１１１がしきい値Ｖ Ｈ −ΔＶ及び
Ｖ Ｌ ＋ΔＶを横切る遷移を感知したときに発生する。実
際においては、方形波１３２は、比較器４９，５０又は
比較器６１の比較器遅延によって鋸歯状波１１１としき
い値Ｖ Ｈ −ΔＶ及びＶ Ｌ ＋ΔＶとの交差点から右へ遅延
されることになる。この遅延は、ところが、比較器２
（図１）によって導入される比較器遅延によって整合さ
れる。 線路１４（図１）上の誤差信号は、しきい値Ｖ Ｈ
−ΔＶとＶ Ｌ ＋ΔＶの間の範囲になるかも知れず、これ
は線路１１上の鋸歯状波１１１と比較器２によって比較
され、線路１５上にリセット信号を発生する。論理ゲー
ト４（図１）の信号出力はパルス幅変調された信号であ
り、円滑に正しく零に降下し又は最大値へ上昇する。従
って、トランジスタであるスイッチ（Ｍ１）５の制御を
不規則にするような急激な、極端な範囲の遷移を避ける
ことができ、例えば、制御点が０％と５％のデューティ
サイクルの間にあるとき、０％と５％のデューティサイ
クルの間をジャンプするようなことはない。
【００１７】本発明は好ましい実施例について説明され
たけれども、本発明がこの実施例に限定されるものと理
解してはならない。前記説明を参照すれば、当業者にと
っては種々の変更実施例が可能であることはすぐにわか
るであろう。したがって、このような変更実施例のすべ
ては、本発明の範囲内に包含されるものと理解すべきで
ある。
たけれども、本発明がこの実施例に限定されるものと理
解してはならない。前記説明を参照すれば、当業者にと
っては種々の変更実施例が可能であることはすぐにわか
るであろう。したがって、このような変更実施例のすべ
ては、本発明の範囲内に包含されるものと理解すべきで
ある。
【図１】先行技術によるパルス幅変調器制御回路装置
図。
図。
【図２】図１に示されたパルス幅変調器制御回路装置の
中にある先行技術による制御信号発生器図。
中にある先行技術による制御信号発生器図。
【図３】図１に示されたパルス幅変調器制御回路装置の
中の信号のタイミング図。
中の信号のタイミング図。
【図４】本発明の好ましい実施例による制御信号発生器
図。
図。
【図５】本発明のまた別の好ましい実施例による制御信
号発生器図。
号発生器図。
【図６】図５に示された制御信号発生器の中の信号のタ
イミング図。
イミング図。
【図７】図４の発生器に対して増分電圧を発生するため
の回路装置図。
の回路装置図。
５８ 鋸歯状波信号発生器装置 ５９ 方形波信号発生器装置 ７１ 第１電圧源 ７２ 第２電圧源 ６４ スイッチ ６１；４９，５０ 比較器 ６２；５１，５２ 単安定パルス発生器 ６３；５４ フリップ・フロップ装置 ７３，７４，７５ 電圧分割器
Claims (3)
- 【請求項１】 同期した方形波出力をもち、零から最大
デューティサイクルまで線形状のパルス幅変調を行うパ
ルス幅変調器（ＰＷＭ）であって、 鋸歯状波信号入力（１１）と、 第１のアナログ電圧比較器（４９，５０，６１）であっ
てその出力は第１のフリップフロップ（５４，６３）を
トグルするために接続され、第１の比較入力は上記鋸歯
状波信号入力（１１）に接続され、また第２の比較入力
はしきい値基準電圧（４１，４２）に接続され、上記第
１のフリップフロップの出力端子には上記鋸歯状波信号
入力（１１）に同期し、かつ、上記第１のアナログ電圧
比較器の比較器遅延時間によって時間と共に遅延した方
形波信号出力（１３）を発生する上記第１のアナログ電
圧比較器と、 第２のアナログ電圧比較器（２）であって、その出力は
第２のフリップフロップ（３）をリセットするために接
続され、上記第２のフリップフロップ（３）は上記方形
波信号出力（１３）に接続された論理ゲート（４）を介
してスイッチ（５）を制御し、第１の比較入力は上記鋸
歯状波信号入力（１１）に接続され、また第２の比較入
力は上記スイッチ（５）により制御される負荷（６）か
らのフィードバックループ誤差信号（１４）に接続さ
れ、上記第２のフリップフロップ（３）は上記鋸歯状波
信号入力（１１）に同期し、かつ、上記第２のアナログ
電圧比較器の比較器遅延時間によって時間と共に遅延し
た信号出力を発生する上記第２のアナログ電圧比較器
と、からなり、上記論理ゲート（４）は、上記第１のフリップフロップ
（５４，６３）からの上記方形波出力（１３）と上記第
２のフリップフロップ（３）からの上記信号出力を入力
し、上記スイッチ（５）を制御するためのパルス幅変調
された信号出力を発生する、 パルス幅変調器。 - 【請求項２】 請求項１に記載のパルス幅変調器であっ
て、さらに上記鋸歯状波信号入力（１１）を、一対の最
大及び最小電圧レベルＶＨ及びＶ Ｌ の間で線形的に増加
しまた減少する信号で駆動するように接続されたランプ
発生器（５８）と、上記第１のアナログ電圧比較器（４９，５０，６１） に
よって同期してトリガされるように接続され、上記第１
のフリップフロップ（５４，６３）をトグルする出力を
もつ単安定マルチバイブレータ（５１，５２，６２）と
を含むパルス幅変調器。 - 【請求項３】 請求項１に記載のパルス幅変調器であっ
て、 上記第１のアナログ電圧比較器（４９，５０，６１）
は、唯一個の比較器（６１）からなり、また上記第１の
フリップフロップ（６３）の方形波信号出力（１３）に
応答して、いずれかのしきい値電圧ＶＨ−ΔＶ又はＶ Ｌ
＋ΔＶにトグルされて上記比較器（６１）の第２の比較
入力へ供給するスイッチ（６４）を含み、また上記方形
波発生器（５９）がこれらの構成部品を含む最小の部品
総数で作られるパルス幅変調器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/498,829 US5045800A (en) | 1990-03-23 | 1990-03-23 | Pulse width modulator control circuit |
| US498829 | 1990-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04223614A JPH04223614A (ja) | 1992-08-13 |
| JP2711025B2 true JP2711025B2 (ja) | 1998-02-10 |
Family
ID=23982678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057010A Expired - Lifetime JP2711025B2 (ja) | 1990-03-23 | 1991-03-20 | パルス幅変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5045800A (ja) |
| JP (1) | JP2711025B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1228028B (it) * | 1988-12-15 | 1991-05-27 | Sgs Thomson Microelectronics | Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte |
| US5220203A (en) * | 1990-11-21 | 1993-06-15 | Analogic Corporation | Variable pulse width precision pulse generator |
| US5120986A (en) * | 1991-09-06 | 1992-06-09 | Allied-Signal Inc. | Sine wave synthesis controller circuit for use with a neutral-point clamped inverter |
| US5248900A (en) * | 1991-12-24 | 1993-09-28 | Intel Corporation | Time-sliced modular pulse-width modulation circuit |
| FR2686759B1 (fr) * | 1992-01-29 | 1994-04-22 | Sgs Thomson Microelectronics | Dispositif de regulation de puissance pour un haut-parleur de poste de telephone pendant une sonnerie . |
| US5192922A (en) * | 1992-05-29 | 1993-03-09 | Analog Devices, Inc. | Anti-false triggering system for a pulse width modulation system |
| US5208559A (en) * | 1992-05-29 | 1993-05-04 | Analog Devices, Inc. | Pulse shaping system for a pulse width modulation system |
| US5198785A (en) * | 1992-05-29 | 1993-03-30 | Analog Devices, Inc. | Dual edge pulse width modulation system |
| US5295158A (en) * | 1992-05-29 | 1994-03-15 | Analog Devices, Inc. | Dynamically selectable multimode pluse width modulation system |
| US5502419A (en) * | 1992-06-05 | 1996-03-26 | Canon Kabushiki Kaisha | Pulse width modulation signal generation and triangular wave signal generator for the same |
| US5336938A (en) * | 1992-06-25 | 1994-08-09 | Cypress Semiconductor Corporation | Apparatus for generating an asynchronous status flag with defined minimum pulse |
| JP2845253B2 (ja) * | 1992-07-15 | 1999-01-13 | 日本電気株式会社 | キードパルス検出回路 |
| US5379321A (en) * | 1993-02-01 | 1995-01-03 | Xerox Corporation | High speed PWM without linearity compromise at extreme duty cycles |
| US5402083A (en) * | 1993-06-07 | 1995-03-28 | Alliedsignal Inc. | Shoot-through protection circuit for improved stability in a neutral-point clamped synthesizer |
| JP2906966B2 (ja) * | 1993-12-08 | 1999-06-21 | ヤマハ株式会社 | パルス切換回路 |
| US5438291A (en) * | 1993-12-16 | 1995-08-01 | Texas Instruments Incorporated | Controlled delay digital clock signal generator |
| US5894282A (en) * | 1996-12-27 | 1999-04-13 | International Business Machines Corporation | Floating triangle analog-to-digital conversion system and method |
| DE19756664C2 (de) * | 1997-12-19 | 1999-11-25 | Mtu Muenchen Gmbh | Verfahren und elektrische Schaltung zur Totzeitregelung bei variierenden Impulsfolgefrequenzen |
| US6166527A (en) * | 2000-03-27 | 2000-12-26 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency in a buck-boost switching regulator |
| US6781357B2 (en) * | 2001-09-27 | 2004-08-24 | Power Integrations, Inc. | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply |
| US7034625B2 (en) * | 2003-11-19 | 2006-04-25 | Power Integrations, Inc. | Method and apparatus to improve frequency stability of an integrated circuit oscillator |
| FI119406B (fi) * | 2005-02-11 | 2008-10-31 | Abb Oy | Menetelmä ja järjestely taajuusmuuttajan yhteydessä |
| US7576528B2 (en) | 2006-10-04 | 2009-08-18 | Power Integrations, Inc. | Control circuit responsive to an impedance |
| US7502236B2 (en) | 2006-10-04 | 2009-03-10 | Power Integrations, Inc. | Power supply controller responsive to a feedforward signal |
| US7518885B2 (en) | 2006-10-04 | 2009-04-14 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operation modes |
| US7786780B2 (en) * | 2007-07-10 | 2010-08-31 | Jennic Limited | Clock doubler circuit and method |
| CN101741355B (zh) * | 2008-11-06 | 2011-12-21 | 鸿富锦精密工业（深圳）有限公司 | 波形转换装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1233594A (ja) * | 1967-09-18 | 1971-05-26 | ||
| JPS4834469A (ja) * | 1971-09-06 | 1973-05-18 | ||
| JPS5478109A (en) * | 1977-12-05 | 1979-06-22 | Hitachi Ltd | Magnetic recording, reading and reproducing system |
| NL8200235A (nl) * | 1982-01-22 | 1983-08-16 | Philips Nv | Pulsgenerator uitgevoerd met ten minste twee spanningsvergelijkschakelingen. |
| JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
-
1990
- 1990-03-23 US US07/498,829 patent/US5045800A/en not_active Expired - Lifetime
-
1991
- 1991-03-20 JP JP3057010A patent/JP2711025B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5045800A (en) | 1991-09-03 |
| JPH04223614A (ja) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711025B2 (ja) | パルス幅変調器 | |
| US4638255A (en) | Rectangular wave pulse generators | |
| CA2380324A1 (en) | Break-before-make distortion compensation for a digital amplifier | |
| US7265612B2 (en) | Low-distortion tri-state switching amplifier | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| KR19990082625A (ko) | 위상잡음감소회로 | |
| JPS62293817A (ja) | パルス幅変調器 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JPH10327054A (ja) | パルス位相変調回路 | |
| JP3327414B2 (ja) | パルス幅変調回路 | |
| JPH10209829A (ja) | パルス信号発生器 | |
| JP2685831B2 (ja) | 可変周波数パルス発振器 | |
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPS6094527A (ja) | 矩形波パルス発生器 | |
| JPH10112636A (ja) | 高速サンプリング回路 | |
| JPS61254075A (ja) | 電源回路 | |
| JP2000278100A (ja) | デューティ補償回路 | |
| JPS61294923A (ja) | 波形整形回路 | |
| JPH0346796A (ja) | 放電灯点灯装置 | |
| JPH05122933A (ja) | スイツチングレギユレータの発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 14 |