JPH10327054A

JPH10327054A - パルス位相変調回路

Info

Publication number: JPH10327054A
Application number: JP9147329A
Authority: JP
Inventors: Shigeru Kashiwagi; 茂柏木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1997-05-21
Filing date: 1997-05-21
Publication date: 1998-12-08

Abstract

(57)【要約】【課題】簡単な構成でパルス幅が一定で位相のみを自
在に可変することができるパルス位相変調回路を提供す
る。【解決手段】波形成形回路１０は入力パルスＰ１を傾
斜電圧波形Ｖrpとする。ダイオード１２と抵抗１８より
なるオア回路のダイオード１２には、傾斜電圧波形Ｖrp
が入力される。比較器１３にはダイオード１２の出力と
直流制御電圧Ｅc1が入力される。比較器１３の出力には
時定数回路であるコンデンサ１４，抵抗１５が接続さ
れ、三角波Ｖｂを出力する。トランジスタ１６は三角波
Ｖｂに応じて位相変調された出力パルスＰ５を出力す
る。このパルスＰ５はオア回路の抵抗１８に正帰還され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス幅が一定で
位相のみを自在に可変することができるパルス位相変調
回路に関する。

【０００２】

【従来の技術】図５は、入力されたパルスに対し、パル
ス幅が一定で位相のみが可変（変調）されたパルスを発
生する従来のパルス位相変調回路の一例を示している。
図５において、第１の単安定マルチバイブレータ（以
下、ＭＭと略記する）１には、前段からパルス（方形
波）Ｐ１が入力され、この方形波Ｐ１の立ち上がりでト
リガされるものとする。ＭＭ１には、ｐｎｐトランジス
タ２及びそのエミッタ抵抗３よりなる定電流回路４が接
続され、また、トランジスタ２のコレクタとＭＭ１間に
は、時定数コンデンサ５が接続されている。エミッタ抵
抗３には直流電源電圧Ｅが接続され、トランジスタ２の
ベースには直流の制御電圧Ｅｃが供給される。

【０００３】このようにすると、直流電源電圧Ｅから、
制御電圧Ｅｃに応じた一定の充電電流Ｉが流れ、これが
時定数コンデンサ５を充電する。そして、ＭＭ１の出力
には方形波Ｐ２が生じる。この方形波Ｐ２のパルス幅
は、充電電流Ｉの充電によるコンデンサ５の電圧が予め
定められた閾値に達するまでの時間で決定される。従っ
て、もし制御電圧Ｅｃの値を下げることによって充電電
流Ｉの値を大きくしたとすると、それだけ閾値に達する
までの時間が早くなるので、方形波Ｐ２のパルス幅は狭
くなる。なお、定電流回路４の代わりに可変抵抗器を用
いてもよい。この場合、制御電圧Ｅｃによる電気的制御
ではなく、手動制御にはなるが、可変抵抗器による抵抗
値によってやはり充電電流Ｉの値を制御することがで
き、同様に方形波Ｐ２のパルス幅を変化させることがで
きる。

【０００４】ＭＭ１より出力された方形波Ｐ２は第２の
単安定マルチバイブレータ（以下、ＭＭと略記する）６
に入力される。ＭＭ６には、抵抗７とコンデンサ８とが
図示のように接続されている。ＭＭ６より出力される方
形波Ｐ３のパルス幅は、抵抗７とコンデンサ８による時
定数で決定される一定の値となる。

【０００５】ここで、図５に示すパルス位相変調回路の
動作を図６を用いて説明する。図６において、（Ａ）は
繰り返し周期ｔの入力方形波Ｐ１、（Ｂ）はＭＭ１の出
力方形波Ｐ２、（Ｃ）はＭＭ６の出力方形波Ｐ３を示し
ている。ＭＭ１は図５（Ａ）に示す方形波Ｐ１の立ち上
がり時点Ｔ１でトリガされ、図５（Ｂ）に示すように、
パルス幅ｔ１の方形波Ｐ２を出力する。前述したよう
に、このパルス幅ｔ１は制御電圧Ｅｃの値によって制御
可能である。例えば、制御電圧Ｅｃの値を上昇させる
と、充電電流Ｉの値が減少し、コンデンサ５の充電が遅
くなるので、出力方形波Ｐ２のパルス幅は、破線で示す
ように、ｔ１からｔ２へと広がる。

【０００６】ＭＭ６は図５（Ｂ）に示す方形波Ｐ２の立
ち下がり時点Ｔ２でトリガされ、図５（Ｃ）に示すよう
に、パルス幅ｔ３の方形波Ｐ３を出力する。前述したよ
うに、このパルス幅ｔ３は抵抗７とコンデンサ８との時
定数で定まるものであり、一定である。従って、もし方
形波Ｐ２のパルス幅が広がってその立ち下がり時点がＴ
２からＴ３へと後にずれると、方形波Ｐ３の立ち上がり
時点もＴ２からＴ３へと移動する。しかし、そのパルス
幅は常にｔ３で一定であり、換言すれば、同じ方形波パ
ルスの位相のみ変化したことになる。

【０００７】すると先に説明したように、制御電圧Ｅｃ
を動かすと、方形波Ｐ２のパルス幅が連続的に変化する
ので、方形波Ｐ３の位相も連続的に移動する。従って、
図５に示す回路は、方形波パルスの位相変調回路として
動作し、その変調量は制御電圧Ｅｃによって定まる。

【０００８】

【発明が解決しようとする課題】しかしながら、図５に
示すパルス位相変調回路は、一旦ＭＭ１でパルス幅変調
された方形波Ｐ２を作り、それを基準にして最終の出力
方形波Ｐ３を作る構成であるので、単安定マルチバイブ
レータが２つ必要であり、回路規模が大きくなってしま
うという問題点がある。

【０００９】また、図５に示すパルス位相変調回路にお
いては、直流電源電圧Ｅと制御電圧Ｅｃとの差の電圧値
に比例して充電電流Ｉ、ひいては出力方形波Ｐ３の立ち
上がり位置Ｔ２（もしくはＴ３）が定まる構成である。
従って、この制御電圧Ｅｃは直流電源電圧Ｅを基準にし
てその値を定めなくてはならない。それゆえ、制御電圧
Ｅｃを供給するためにトランジスタ２のベースの前段に
設ける制御回路（図示せず）の構成が難しくなるという
問題点もある。できるならば、接地、即ち、ゼロボルト
を基準とする制御電圧によって最終的な方形波Ｐ３の位
相を制御できることが望ましい。

【００１０】さらに、図５に示すパルス位相変調回路に
おいて、方形波Ｐ３の位相の移動量、即ち、方形波Ｐ２
のパルス幅を極力ゼロに近い値から可変できるようにし
たい場合、コンデンサ５の値を小さく設定するしかな
い。しかし、その場合、当然、時間長ｔ１もしくはｔ２
によって定まる方形波Ｐ２のパルス幅の可変量は小さ
く、方形波Ｐ２のパルス幅をより長くしたい時には、コ
ンデンサ５を複数で構成し、その容量の大小を切り替え
るしかなく、回路規模も操作も煩雑になるという問題点
がある。

【００１１】本発明はこのような問題点に鑑みなされた
ものであり、簡単な構成でパルス幅が一定で位相のみを
自在に可変することができ、また、ゼロボルトを基準と
する制御電圧によって位相を制御できることができ、さ
らに、位相の変化範囲を大きくとることができるパルス
位相変調回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力されたパルスに対し
て位相変調されたパルスを出力するパルス位相変調回路
において、傾斜電圧波形が一方の入力端子に入力される
オア回路と、前記オア回路の出力が一方の入力端子に入
力され、他方の入力端子に直流制御電圧が入力される比
較器と、前記比較器の出力に接続された時定数回路と、
前記時定数回路により得られた波形に応じてパルスを出
力する出力回路と、前記出力回路より出力されたパルス
を、正帰還動作を行うような極性で、前記オア回路の他
方の入力端子に加える帰還回路とを備えて構成したこと
を特徴とするパルス位相変調回路を提供するものであ
る。

【００１３】

【発明の実施の形態】以下、本発明のパルス位相変調回
路について、添付図面を参照して説明する。図１は本発
明のパルス位相変調回路の一実施例を示す回路図、図２
は本発明のパルス位相変調回路の動作を説明するための
波形図、図３は図１の変形例を示す回路図、図４は図１
の他の変形例を示す回路図である。

【００１４】図１，図３，図４に示す本発明のパルス位
相変調回路は、従来と同様、入力された方形波Ｐ１か
ら、直流の制御電圧Ｅc1の値に応じて、連続的に位相が
変化する方形波Ｐ５を得るよう構成したものである。但
し、単安定マルチバイブレータを２つ用いる従来の構成
とは異なり、回路主要部分に新たに提供する特殊マルチ
バイブレータ１１を用いていることが特徴である。

【００１５】図１において、波形成形回路１０には方形
波Ｐ１が入力され、電圧傾斜部分を有する傾斜電圧波形
Ｖrpに変換して出力する。この傾斜電圧波形Ｖrpは、特
殊マルチバイブレータ１１の入力ａ点に供給される。も
し、入力されるパルスが、方形波ではなく、例えば正弦
波パルスのように傾斜部分を持った波形であれば、その
ままａ点に加えることも可能である。従って、波形成形
回路１０は必要に応じて設ければよい。本発明のパルス
位相変調回路による位相制御の効果は、後述するよう
に、特殊マルチバイブレータ１１に入力される波形の上
行傾斜部分（電圧が傾斜して上昇する部分）の間で得る
ことができる。

【００１６】このａ点に加えられた波形は、ダイオード
１２を経て比較器１３の一方の入力端子（反転入力端
子）に入力され、入力ｃ点からの制御電圧Ｅc1は比較器
１３の他方の入力端子（非反転入力端子）に入力され
る。比較器１３は、制御電圧Ｅc1と傾斜電圧波形Ｖrpと
を比較する。そして、比較器１３の出力端子には、比較
結果である方形波Ｐ４が出力される。この方形波Ｐ４
は、コンデンサ１４と抵抗１５で形成される時定数回路
によって、上行傾斜の三角波Ｖｂとされ、ｎｐｎトラン
ジスタ１６のベースに入力される。

【００１７】すると、この三角波Ｖｂが負の範囲にある
間は、トランジスタ１６は遮断状態であって、そのコレ
クタ電圧はほぼ電源電圧Ｅに近いが、三角波Ｖｂの値が
エミッタ・ベースの導通電圧約０．６Ｖを越えると、コ
レクタ・エミッタ間が導通してコレクタ電圧はほぼゼロ
になる。

【００１８】この結果、トランジスタ１６のコレクタに
現れる出力波形は、方形波Ｐ５となる。そして、この方
形波Ｐ５は、出力ｂ点より出力される。即ち、トランジ
スタ１６は、コンデンサ１４と抵抗１５で形成される時
定数回路によって得られた波形である三角波Ｖｂに応じ
て方形波Ｐ５を出力する出力回路を形成する。また、方
形波Ｐ５は、抵抗１８を通してダイオード１２と比較器
１３の入力との接続点に加えられ、正帰還回路を形成す
る。ここでは、このダイオード１２と抵抗１８はオア回
路を形成しており、実際に比較器１３に加わる波形Ｖｒ
は傾斜電圧波形Ｖrpと方形波Ｐ５との合成波形になる。

【００１９】以上の動作を図２を用いてさらに詳細に説
明する。図２において、（Ａ）は入力方形波Ｐ１、
（Ｂ）は波形成形回路１０の出力である傾斜電圧波形Ｖ
rp、（Ｃ）は比較器１３の出力方形波Ｐ４、（Ｄ）はト
ランジスタ１６に入力される三角波Ｖｂ、（Ｅ）は特殊
マルチバイブレータ１１の出力である方形波Ｐ５、
（Ｆ）は実際に比較器１３に加わる波形Ｖｒを示してい
る。図２（Ｂ）に示すように、傾斜電圧波形Ｖrpは、方
形波Ｐ１の立ち上がり時点Ｔ１から電圧値が上昇してい
く波形となる。なお、波形成形回路１０の具体的回路は
ここでは図示しないが、電子スイッチとコンデンサ充電
回路等によって簡単に構成することができる。

【００２０】傾斜電圧波形Ｖrpを比較器１３の反転入力
端子に加え、制御電圧Ｅc1を非反転入力端子に加える
と、比較器１３の出力には図２（Ｃ）に示す方形波Ｐ４
が現れる。この方形波Ｐ４は、制御電圧Ｅc1が傾斜電圧
波形Ｖrpより電圧値が高い間は、ほぼ電源電圧Ｅのレベ
ルであるが、時点Ｔ４で傾斜電圧波形Ｖrpが制御電圧Ｅ
c1の電圧値を越えるとゼロレベルに低下する。この方形
波Ｐ４は、上記のように、コンデンサ１４と抵抗１５に
よる時定数回路を通すことによって、図２（Ｄ）に示す
ような三角波Ｖｂとなる。即ち、方形波Ｐ４がゼロレベ
ルに下降する時点Ｔ４において、三角波Ｖｂは一旦ほぼ
電源電圧Ｅに相当する分だけ下降した後、徐々に上昇し
ていく。

【００２１】この三角波Ｖｂの上昇割合は、コンデンサ
１４と抵抗１５との時定数で定まり一定である。そし
て、三角波Ｖｂの電圧値がトランジスタ１６のベースの
オン電圧である約０．６Ｖを越えようとする時点Ｔ５に
おいて、ベース・エミッタ間が導通するので、これ以上
の電圧になることはない。すると、三角波Ｖｂの負ピー
ク電圧値−Ｅは一定であり、三角波Ｖｂの上行傾斜部分
の上昇割合も一定であるから、時点Ｔ４とＴ５の間の時
間長ｔ５も一定になる。

【００２２】以上の動作の結果、時間長ｔ５の間はトラ
ンジスタ１６は遮断状態になっており、その他の期間は
導通状態になっているので、コレクタに発生する波形Ｐ
５は、図２（Ｅ）に示すような方形波になる。この方形
波Ｐ５は、上記のように、抵抗１８を通して比較器１３
の反転入力端子に加えられる。この場合、比較器１３の
入力インピーダンスが高く、抵抗１７の値が比較的小さ
いため、抵抗１８からの経路とダイオード１２からの経
路はオア回路として働き、いずれか高い方の電圧がこの
反転入力端子上の電圧となる。即ち、この点の電圧波形
Ｖｒは図２（Ｆ）に示すような合成波形になる。

【００２３】次、外部からの直流の制御電圧Ｅc1を、図
２（Ｂ）あるいは（Ｆ）に示すように、ΔＥだけ上昇さ
せた場合を考える。すると、制御電圧Ｅc1と傾斜電圧波
形Ｖrpとの交点の時間位置Ｔ４は後にずれる。従って、
方形波Ｐ４あるいはＰ５の立ち下がり・立ち上がり位置
はやはりその分だけ後にずれ込む。しかし、パルス幅ｔ
５は前述したように回路の時定数で決まっているため、
一定値を保つ。従って、この図１の回路によれば、制御
電圧Ｅc1の値を変えることによって、パルス幅は不変で
位相のみが変化する方形波Ｐ５を得ることができる。

【００２４】図１においては、オア回路として、ダイオ
ード１２と抵抗１８で構成した例を示した。しかし、本
発明のパルス位相変調回路は、これに限定されることは
なく、図３に示すように、波形成形回路１０と比較器１
３との間には、ダイオード１２の代わりに抵抗１９を設
け、抵抗１７からの経路には抵抗１８の代わりにダイオ
ード２０を設けてもよい。波形成形回路１０の出力イン
ピーダンスが低ければ、図３に示す構成でも十分問題な
く動作する。さらに、図４に示すように、２つのダイオ
ード２１，２２と抵抗２３による一般的なオア回路でも
構わない。

【００２５】このように構成される本発明のパルス位相
変調回路においては、図２より分かるように、制御電圧
Ｅc1の値は限りなくゼロに近付けることができる。従っ
て、従来例の図５に示す回路と異なり、パルス位相の移
動量ｔ４の値を十分小さくすることが容易である。ま
た、制御電圧Ｅc1は、ゼロボルトを基準とする制御電圧
でよく、制御電圧Ｅc1を発生するための回路は極めて簡
単なものとすることができる。

【００２６】なお、図２（Ｂ）において、実線で表した
傾斜電圧波形Ｖrpの傾斜部分は、終点の時間位置を方形
波Ｐ１の下降位置にほぼ合わせて描いている。このよう
にした方が、回路構成が容易である。しかし、図２
（Ｂ）に破線で示すように、傾斜電圧波形Ｖrpの傾斜部
分の終点の時間位置を、方形波Ｐ１の下降位置より後ろ
にした回路構成としてもよい。このような構成でも、そ
れほど困難な回路構成ではない。このようにすると、パ
ルス位相の移動量ｔ４の上限値も大きくすることがで
き、移動量ｔ４の可変範囲を、ゼロ付近から十分大きな
値まで広くとることができる。

【００２７】

【発明の効果】以上詳細に説明したように、本発明のパ
ルス位相変調回路は、傾斜電圧波形が一方の入力端子に
入力されるオア回路と、このオア回路の出力が一方の入
力端子に入力され、他方の入力端子に直流制御電圧が入
力される比較器と、この比較器の出力に接続された時定
数回路と、この時定数回路により得られた波形に応じて
パルスを出力する出力回路と、この出力回路より出力さ
れたパルスを、正帰還動作を行うような極性で、オア回
路の他方の入力端子に加える帰還回路とを備えて構成し
たので、簡単な構成でパルス幅が一定で位相のみを自在
に可変することができる。また、ゼロボルトを基準とす
る制御電圧によって位相を制御できることができるの
で、制御電圧を得るための回路も構成しやすい。さら
に、位相の変化の程度をほとんど０から大きな値まで連
続的に可変することができ、位相の変化範囲を大きくと
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明の動作を説明するための波形図である。

【図３】図１の変形例を示す回路図である。

【図４】図１の他の変形例を示す回路図である。

【図５】従来例を示す回路図である。

【図６】従来例の動作を説明するための波形図である。

【符号の説明】

１０波形成形回路１１特殊マルチバイブレータ１２，２０〜２２ダイオード（オア回路）１３比較器１４コンデンサ（時定数回路）１５抵抗（時定数回路）１６ｎｐｎトランジスタ（出力回路）１７抵抗１８，１９，２３抵抗（オア回路）Ｅ直流電源電圧Ｅc1 制御電圧Ｐ１入力方形波（パルス）Ｐ４方形波（パルス）Ｐ５出力方形波（パルス）Ｖｂ三角波Ｖｒ合成波形Ｖrp 傾斜電圧波形

Claims

【特許請求の範囲】

【請求項１】入力されたパルスに対して位相変調された
パルスを出力するパルス位相変調回路において、傾斜電圧波形が一方の入力端子に入力されるオア回路
と、前記オア回路の出力が一方の入力端子に入力され、他方
の入力端子に直流制御電圧が入力される比較器と、前記比較器の出力に接続された時定数回路と、前記時定数回路により得られた波形に応じてパルスを出
力する出力回路と、前記出力回路より出力されたパルスを、正帰還動作を行
うような極性で、前記オア回路の他方の入力端子に加え
る帰還回路とを備えて構成したことを特徴とするパルス
位相変調回路。