JPH0346796A - 放電灯点灯装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、放電灯を高周波点灯する放電灯点灯装置に関
するものである。

［従来の技術］ 従来、放電灯を高周波点灯する放電灯点灯装置として、
第１１図に示すように、商用電源ＡＣダイオードブリッ
ジＤＢにて整流した直流電源を、コンデンサＣＩとイン
ダクタンス素子り、よりなるＬＣ並列共振回路を介して
主スイッチング素子Ｑに印加するとともに、ＬＣ並列共
振回路の電圧をインダクタンス素子Ｌ２よりなる限流要
素を介して放電灯ＦＬに印加して放電灯点灯回路１０を
形成し、上記主スイッチング素子Ｑをパルス発生回路９
から出力される所定のデユーティでパルス幅変調された
パルス信号にて制御して放電灯ＦＬを高周波点灯するよ
うにしたシングルエンド型のものがあった０図中、Ｃ０
は雑音防止用コンデンサ、Ｃ２は予熱用コンデンサ、Ｄ
ｌは主スイッチング素子Ｑに逆電圧が印加されるのを防
止するダイオードである。

いま、パルス発生回路９から放電゛灯点灯回路１０に入
力されるパルス信号ＯＵＴによって主スイッチング素子
Ｑがオン、オフ制御され、この主スイッチング素子Ｑの
オン、オフによってＬＣ並列共振回路を動作させ、共振
回路電圧をインダクタンス素子Ｌ２を介して放電灯ＦＬ
に印加し、放電灯ＦＬを高周波点灯するようになってお
り、パルス幅変調されたパルス信号の”Ｈ”区間（オン
区間）、”Ｌ″区間オフ区間）を適当に設定することに
より放電灯ＦＬを調光点灯・できるようになっている。

［発明が解決しようとする課題］ しかしながら、上述の従来例にあっては、主スイッチン
グ素子Ｑのオン時点が不適当な場合において、主スイッ
チング素子Ｑに大きなラッシュ電流が流れて主スイッチ
ング素子Ｑが破壊されるという問題があった。すなわち
、第１２図および第１３図は、放電灯ＰＬが定常点灯し
ている場合および始動時や負荷変動時（ランプ寿命、脱
着時）の場合におけるパルス電圧ＯＵＴと、主スイッチ
ング素子Ｑの両端電圧（トランジスタの場合には、コレ
クターエミッタ電圧）ＶＱの関係を示しており、放電灯
ＦＬが定常点灯状態の場合には、第１２図に示すように
、パルス信号ＯＵＴが”Ｈ”になって主スイッチング素
子Ｑのオン時点における両端電圧ｖＱが０になるように
ＬＣ並列共振回路の定数が設定されている。ところで、
放電灯ＦＬの始動時や負荷変動時には、第１３図に示す
ように、主スイッチング素子Ｑの両端電圧ＶＱが不安定
になり、主スイッチング素子Ｑの両端電圧ｖＱが高いレ
ベルの状Ｒ（矢印）で主スイッチング素子Ｑがオンされ
る場合がありＪこのとき、主スイッチング素子Ｑに大き
なラッシュ電流が流れて主スイッチング素子Ｑが破壊さ
れてしまうという問題があった。

本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、主スイッチング素子の両端電圧が高
い状態で主スイッチング素子がオンされることがなく、
ラッシュ電流による主スイッチング素子の破壊を防止で
きる放電灯点灯装置を提供することにある。

［課題を解決するための手段］ 本発明の放電灯点灯装置は、直流電源をＬＣ並列共振回
路を介して主スイッチング素子に印加するとともに、Ｌ
Ｃ並列共振回路の電圧を限流要素を介して放電灯に印加
して放電灯点灯回路を形成し、上記主スイッチング素子
をパルス発生回路から出力される所定のデユーティでパ
ルス幅変調されたパルス信号にて制御して放電灯を高周
波点灯するようにした放電灯点灯装置において、主スイ
ッチング素子両端電圧の基準電圧に対する高低を検出す
る電圧検出回路と、電圧検出回路出力に基づいてパルス
発生回路をフィードバック制御するフィードバック制御
回路とを設け、主スイッチング素子のオン制御時を電圧
検出回路の低レベル検出信号に基づいて制御するように
したものである。

［作　用］ 本発明は上述のように構成されており、従来例と同様の
シングルエンド型の放電灯点灯装置において、主スイッ
チング素子両端電圧の基準電圧に対する高低を電圧検出
回路にて検出し、上記電圧検出回路出力に基づいてパル
ス発生回路をフィードバック制御するフィードバック制
御回路を設け、主スイッチング素子のオン制御時を電圧
検出回路の低レベル検出信号に基づいて制御するように
したものであり、主スイッチング素子の両端電圧が高い
状態で主スイッチング素子がオンされることがなく、ラ
ッシュ電流による主スイッチング素子の破壊を防止でき
るようになっている。

［実施例］ 第１図乃至第８図は本発明一実施例を示すもので、従来
例と同様のシングルエンド型の放電灯点灯回路１０にお
いて、主スイッチング素子Ｑの両端電圧Ｖ、の基準電圧
Ｖｓに対する高低を検出する電圧検出回路１１と、電圧
検出回路１１出力に基づいてパルス発生回路９をフィー
ドバック制御するフィードバック制御回路１２とを設け
、主スイッチング素子Ｑのオン制御時を電圧検出回路１
１の低レベル検出信号（Ｖｃ＝”Ｌ”）に基づいて制御
するようにしたものである。

実施例では、電圧検出回路１１は、第１図に示すように
、両端電圧■９を分圧する分圧抵抗ＲＩ。

Ｒ２と、回路電源を分圧して基準電圧Ｖｓを形成する分
圧抵抗Ｒ３、Ｒ＜と、コンパレータＣＰとで構成されて
おり、主スイッチング素子Ｑの両端電圧■。が基準電圧
Ｖｓよりも高いときに検出信号Ｖｃが”Ｈ”、低いとき
にＬ”になるように−なっている。また、フィードバッ
ク制御回路１２は、パルス信号ＯＵＴの立ち上がり（Ｌ
”→″Ｈ”）時点を検出信号Ｖｃ（”Ｈ”→”Ｌ”）に
基づいてフィードバック制御するようになっている（詳
細な動作については後述）。

ところで、上記フィードバック制御回路１２はパルス発
生回路９内に設けられており、パルス発生回路９は、第
２図乃至第８図に示すように、パルス信号ＯＵＴの”Ｈ
”区間設定データおよび”Ｌ″区間設定データをラッチ
するデータラッチ回路１と、一定周期のクロック信号Ｃ
ＬＫをカウントし上記両区間設定データが交互にセット
されるプリセッタブルなカウンタ回路２と、上記カウン
タ回路２からのリップルキャリー信号ＲＣＹをトリガク
ロックとするトグルフリップフロップ回路３とで構成さ
れ、両区間設定データをそれぞれ独立に変化させるパル
ス幅制御手段を設けることによりトグルフリップフロッ
プ回路３からパルス幅変調されたパルス信号ＯＵＴを得
るようにしている。実施例にあっては、パルス幅制御手
段はマイクロプロセッサにて形成されており、マイクロ
プロセッサから出力される”Ｈ”区間設定データ、”Ｌ
”区間設定データがデータラッチ回路１の入力端子ＩＮ
、〜Ｉ　Ｎ　Ｉ□に入力され、タイミング制御回路４か
ら出力されるタイミング信号によってラッチされるよう
になっている。

ここに、データラッチ回路１は１次バッファ１ａと２次
バッファ１ｂとで形成され、両バッファｌａ、ｌｂは、
第２図および第３図に示すようにフリップフロップとＴ
バッファとで形成されている。１次バッファ１ａでは、
区間データセット信号ＨＬが入力されているときに、入
力端子ＩＮ。

〜ＩＮ＋ｚを介して入力されるＤ　Ｔ　＋〜Ｄ　Ｔ　＋
　２をラッチ信号Ｌ　Ａ　Ｔ　ＣＨａ　、　Ｌ　Ａ　Ｔ
　ＣＨａによってＨ”区間設定データＤ　Ａ　＋〜Ｄ　
Ａ　＋　＊、“Ｌ″区間設定データＤ　Ｂ　＋〜ＤＢ、
、とじてラッチするようになっている。また、２次バッ
ファ１ｂでは、ラッチ信号ＬＴＣＨによって１次バッフ
ァ１ａのラッチデータＤＡ、〜Ｄ　Ａ　＋　ｘ、ＤＢ、
〜ＤＢ１２を取り込んで、イネーブル信号ＥＮＡ、ＥＮ
、によって選択された区間設定データＤＡ、〜Ｄ　Ａ　
＋　ｚあるいはＤＢＩＳＤＢ１□をカウンタ回路２のプ
リセットデータとして出力するようになっている。また
、ハーフクロック制御信号ＨＬＦも−Ｈラッチして信号
ＨＡＬＦとして出力するようになっている。

また、カウンタ回路２およびトグルフリップフロップ回
路３はカウンタ／出力回路５として一体化されており、
第４図に示すように、４ビツトのプリセッタブルカウン
タを３個用いて１２ビツトのカウンタ回路２が形成され
、カウンタ回路２のリップルキャリー信号ＲＣＹがハー
フクロック制御回路６を介してトグルフリップフロ７１
回路３にトリガクロック信号として入力されている。こ
のトグルフリップフロップ回路３のフリップフロップ出
力は２個のインバータを介してパルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮＡ、ＥＮ、
が出力されるようになっている。ここに、ハーフクロッ
ク制御回路６は、ハーフクロック制御信号ＨＡＬＦが”
Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち上が
り（トグルフリップフロップ回路の反転タイミング）を
半クロックだけ右にシフトさせ、クロック信号ＣＬＫの
半クロックの精度（倍精度）で゛Ｈ°゛区間、”Ｌ”区
間の設定を可能にしている。

また、タイミング制御回路４は、ラッチ信号ＬＡＴＣＨ
，ＬＡＴＣＨＡ、ＬＡＴＣＨ，、ＬＴＣＨを発生する第
５図に示すようなラッチ制御回路４ａと、クリア信号Ｃ
ＬＥＡＲ，ロード信号ＬＯＡＤ、ラッチ信号Ｌ　Ｔ　Ｃ
Ｈ＋を発生する第６図に示すようなカウンタ制御回路４
ｂとで形成されており、マイクロプロセッサから出力さ
れるクロック信号ＣＬＫ、スタート信号５ＴＡＲＴ、区
間データセット信号ＨＬに基づいて所定のタイミング信
号を出力し、各回路の動作タイミングを制御するように
なっている。

また実施例では、フィードバック制御回路１２は、第８
図に示すようにフリップフロップ回路と、ノア回路とを
用いて形成され、カウンタ回路２と、ハーフクロック制
御回路６との間に挿入されており、カウンタ回路２から
出力されるリップルキャリー信号ＲＣＹを検出信号Ｖｃ
に基づいて適当にフィードバック制御して、補正された
リップルキャリー信号ＲＣＹ’を出力してパルス信号Ｏ
ＵＴの”Ｈ“Ｌ″を設定するようになっている。

なお、実施例では、ハーフブリッジ型の放電灯点灯回路
１０の直列接続された一対のスイ・ツチング素子を制御
する２相りロック信号ＯＵＴ、、ＯＵ　Ｔ　ｔを出力す
る２相りロック発生回路７が設けられており、この２相
りロック発生回路７は、ノ（ルス信号ＯＵＴに基づいて
２相りロック信号ＯＵＴ、、０ＵＴ２を発生させるよう
になっている。また、パルス発生回路９から出力される
スイ・ツチング制御信号として、パルス信号ＯＵＴを出
力するか、２相りロック信号ＯＵＴ、、ＯＵＴ、を出力
するかの切り換えは、切り換えスイッチにより設定され
る切り換え信号Ｓ　Ｅ／ＨＢにより出力されるパルス信
号を選択する出力切り換え回路８にて行われ、シングル
エンド型あるいはハーフブリッジ型の放電灯点灯回路１
０のスイッチング制御信号が得られるようになっている
。

以下、実施例の動作について説明する。第９図は本実施
例のパルス発生回路９の基本動作（フィードバック制御
を行わない場合）を示す波形図であり、まず、マイクロ
プロセッサから出力されるスタート信号５ＴＡＲＴが立
ち上がると、システムリセットが行われる０次に、”Ｈ
”区間設定データＤ　Ａ　ｌ”’−Ｄ　Ａ　Ｉｚが確定
すると、マイクロプロセッサから区間データ設定信号Ｈ
Ｌが立ち上がり、ラッチ信号ＬＡＴＣＨＡが１パルス出
力されてデータラッチ回路１の１次バッファ１ａにＩＩ
　Ｈ＋ｅ区間設定データＤＡ、〜Ｄ　Ａ　＋　２がラッ
チされる０次に、′Ｌ”区間設定データＤＢ、〜ＤＢ、
□が確定すると、区間データ設定信号ＨＬの立ち下がり
でラッチ信号ＬＡＴＣＨ，が１パルス出力されて”Ｌ′
″区間設定データＤ　Ｂ　＋〜Ｄ　Ｂ　＋　２がデータ
ラッチ回路１の１次バッファ１ａにラッチされる０次に
、クリア信号ＣＬＥＡＲが”Ｌ”になり、ラッチ信号Ｌ
ＴＣＨが１パルス出力され、両区間設定データＤ　Ａ　
＋〜ＤＡ＋２、ＤＢ、〜ＤＢ１２は２次バッファ１ｂに
ラッチされる。このとき、イネーブル信号ＥＮＡがＨ”
となっているので、２次バッファ１ｂから”Ｈ”区間設
定データＤ　Ａ　＋〜Ｄ　Ａ　＋２が読み出され、カウ
ンタ回路２にプリセットデータをセラ卜するロード信号
ＬＯＡＤが出力されたとき、カウンタ回路２に”Ｈ”区
間設定データＤＡＩ〜Ｄ　Ａ　＋□がセットされる。こ
の状態でカウンタ回路２によるクロック信号ＣＬＫのカ
ウントが開始され、カウンタ回路２の出力Ｑ、〜ＱＩ２
が総て”Ｈ”になると、リップルキャリー信号ＲＣＹが
出力される。このリップルキャリー信号ＲＣＹによって
イネーブル信号ＥＮ、が”Ｈ“になり、同時にパルス信
号ＯＵＴも”Ｈ”になる、すると、区間設定データＤ　
Ｂ　＋〜Ｄ　Ｂ　＋　２がカウンタ回路２にプリセット
され、クロック信号ＣＬＫのカウントが開始され、リッ
プルキャリー信号ＲＣＹが得られると、パルス信号ＯＵ
Ｔが”Ｌ”になるとともにイネーブル信号ＥＮ、がＨ”
になり、上述の動作を繰り返すようになっている。した
がって、両区間設定データＤ　Ａ　＋〜Ｄ　Ａ　＋　ｘ
、Ｄ　Ｂ　Ｉ−Ｄ　Ｂ　＋　２に基づいてパルス信号Ｏ
ＵＴの”Ｈ″区問よび”Ｌ”区間が任意に（１２ビツト
の範囲で）設定でき、オン、オフデユーティを設定でき
るようになっている１例えば、第９図に示すように、ク
ロック信号ＣＬＫの周波数を１６ＭＨｚ（周期６２゜５
ｎｓｅｃ）とし、”Ｈ”区間を１６１パルス、”Ｌ”区
間を１６４パルスに設定する場合には、”Ｈ”区間設定
データＤ　Ａ　＋〜ＤＡ＋ｚの８ビツト目および６ビツ
ト目を′１”に設定し、ＩＩＬＩ″区問設定区間タＤＢ
、〜ＤＢ＋２の８ビツト目、６ビツト目、２ビツト目、
１ビツト目を１ｌｔｌｌに設定すれば良いことになる。

次に、主スイッチング素子Ｑのオン時点のフィードバッ
ク制御について第１０図を用いて説明する、第１０図（
ａ）は主スイッチング素子Ｑの両端電圧■。、第１０図
（ｂ）は電圧検出回路１１から出力される検出信号ＶＣ
１第１０図（ｃ）はスイッチング素子制御用のパルス信
号ＯＵＴを示すものであり、図中、左部に定常状態、中
央部および布部には不安定状態を示している。いま、パ
ルス信号ＯＵＴのオフ制御時点（”　Ｈ”→”Ｌ″）は
、従来例と同様に予め設定された時点となっている。

一方、パルス信号ＯＵＴのオフ制御時点くＬ”→”Ｈ”
）は、主スイッチング素子Ｑの両端電圧■９が基準電圧
Ｖｓよりも低くなって電圧検出回路１１から出力される
検出信号Ｖｃが”Ｌ”になった時点に基づいて設定され
、実施例では、検出信号Ｖｃが”Ｌ”になった時点から
所定クロック分（例えば、クロック信号ＣＬＫの４クロ
ック分）だけ遅らせてリップルキャリー信号ＲＣＹ’を
出力するようになっており、このリップルキャリー信号
ＲＣＹ’が出力されることによりパルス信号ＯＵＴがＨ
″になって主スイッチング素子Ｑがオンされる。すなわ
ち、主スイッチング素子Ｑの両端電圧ｖＱが基準電圧Ｖ
ｓ以下になった時点で検出信号Ｖｃが、”Ｌ”になるが
、この時点では両端電圧■９は完全に０となっていない
ので、所定の遅延時間ｔｄ（４クロック分）だけ遅らせ
ることにより両端電圧Ｖ、が完全に０になった時点で主
スイッチング素子Ｑをオンさせるようになっている。し
たがって、主スイッチング素子Ｑの両端電圧■。が高い
レベルの状態で主スイッチング素子Ｑがオンされること
がなく、主スイッチング素子Ｑに大きなラッシュ電流が
流れることにより主スイッチング素子Ｑが破壊されるの
を防止できるようになっている。

［発明の効果］ 本発明は上述のように構成されており、従来例と同様の
シングルエンド、型の放電灯点灯装置において、主スイ
ッチング素子両端電圧の基準電圧に対する高低を電圧検
出回路にて検出し、上記電圧検出回路出力に基づいてパ
ルス発生回路をフィードバック制御するフィードバック
制御回路を設け、主スイッチング素子のオン制御時を電
圧検出回路の低レベル検出信号に基づいて制御するよう
にしたものであり、主スイッチング素子の両端電圧が高
い状態で主スイッチング素子がオンされることがなく、
ラッシュ電流による主スイッチング素子の破壊を防止で
きるという効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の回路図、第２図は同上の要部
ブロック回路図、第３図乃至第８図は同上の要部回路図
、第９図および第１０図は同上の動作説明図、第１１図
は従来例の回路図、第１２図および第１３図は同上の動
作説明図である。 ９はパルス発生回路、１０は放電灯点灯回路、１１は電
圧検出回路、１２はフィードバック制御回路、Ｑは主ス
イッチング素子である。

Claims (1)

【特許請求の範囲】
1. （１）直流電源をＬＣ並列共振回路を介して主スイッチ
   ング素子に印加するとともに、ＬＣ並列共振回路の電圧
   を限流要素を介して放電灯に印加して放電灯点灯回路を
   形成し、上記主スイッチング素子をパルス発生回路から
   出力される所定のデューティでパルス幅変調されたパル
   ス信号にて制御して放電灯を高周波点灯するようにした
   放電灯点灯装置において、主スイッチング素子両端電圧
   の基準電圧に対する高低を検出する電圧検出回路と、電
   圧検出回路出力に基づいてパルス発生回路をフィードバ
   ック制御するフィードバック制御回路とを設け、主スイ
   ッチング素子のオン制御時を電圧検出回路の低レベル検
   出信号に基づいて制御するようにしたことを特徴とする
   放電灯点灯装置。