JP3285230B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3285230B2 JP3285230B2 JP25525992A JP25525992A JP3285230B2 JP 3285230 B2 JP3285230 B2 JP 3285230B2 JP 25525992 A JP25525992 A JP 25525992A JP 25525992 A JP25525992 A JP 25525992A JP 3285230 B2 JP3285230 B2 JP 3285230B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching element
- circuit
- series
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、直流電力を交流電力に
変換するインバータ装置に関するものである。
変換するインバータ装置に関するものである。
【０００２】
【従来の技術】従来のハーフブリッジ構成のインバータ
装置を放電灯点灯装置として用いたものを図１６に示
す。このインバータ装置では、直流電源Ｅの両端にＭＯ
ＳＦＥＴからなるスイッチング素子Ｓ1 ，Ｓ2 を直列接
続し、少なくともインダクタＬ1とコンデンサＣ2 とか
らなる共振回路と、負荷としての放電灯Ｌａとからなる
負荷回路を、直流カット用コンデンサＣ1 を介してスイ
ッチング素子Ｓ2 の両端に接続してある。また、直流カ
ット用コンデンサＣ1 はその容量が通常はコンデンサＣ
2 の容量より相当に大きいため、通常は共振回路には含
まれないが、その容量によっては共振回路に含まれる場
合もある。
装置を放電灯点灯装置として用いたものを図１６に示
す。このインバータ装置では、直流電源Ｅの両端にＭＯ
ＳＦＥＴからなるスイッチング素子Ｓ1 ，Ｓ2 を直列接
続し、少なくともインダクタＬ1とコンデンサＣ2 とか
らなる共振回路と、負荷としての放電灯Ｌａとからなる
負荷回路を、直流カット用コンデンサＣ1 を介してスイ
ッチング素子Ｓ2 の両端に接続してある。また、直流カ
ット用コンデンサＣ1 はその容量が通常はコンデンサＣ
2 の容量より相当に大きいため、通常は共振回路には含
まれないが、その容量によっては共振回路に含まれる場
合もある。
【０００３】上記インバータ装置の各スイッチング素子
Ｓ1 ，Ｓ2 は、制御回路１の制御の下で図１７（ａ），
（ｂ）に示すように交互にオン，オフされ、直流電源Ｅ
の電圧を交流電圧（この場合には高周波電圧）に変換し
て放電灯Ｌａに供給し、放電灯Ｌａを高周波点灯する。
この動作を以下に詳述する。いま、時刻ｔ0 で、図１７
（ａ）に示すように制御回路１の制御出力Ｖ1 がハイレ
ベル、同図（ｂ）に示すように制御出力Ｖ2 がローレベ
ルになったとすると、スイッチング素子Ｓ1 がオンとな
ると共に、スイッチング素子Ｓ2 がオフとなる。このと
き、直流電源Ｅから、スイッチング素子Ｓ1 、インダク
タＬ1 、直流カット用コンデンサＣ1 、コンデンサＣ2
及び放電灯Ｌａの経路で、放電灯Ｌａに電流が供給され
る。
Ｓ1 ，Ｓ2 は、制御回路１の制御の下で図１７（ａ），
（ｂ）に示すように交互にオン，オフされ、直流電源Ｅ
の電圧を交流電圧（この場合には高周波電圧）に変換し
て放電灯Ｌａに供給し、放電灯Ｌａを高周波点灯する。
この動作を以下に詳述する。いま、時刻ｔ0 で、図１７
（ａ）に示すように制御回路１の制御出力Ｖ1 がハイレ
ベル、同図（ｂ）に示すように制御出力Ｖ2 がローレベ
ルになったとすると、スイッチング素子Ｓ1 がオンとな
ると共に、スイッチング素子Ｓ2 がオフとなる。このと
き、直流電源Ｅから、スイッチング素子Ｓ1 、インダク
タＬ1 、直流カット用コンデンサＣ1 、コンデンサＣ2
及び放電灯Ｌａの経路で、放電灯Ｌａに電流が供給され
る。
【０００４】このとき、直流カット用コンデンサＣ1 が
充電される。また、共振回路にもエネルギが蓄積され
る。なお、インバータ回路の動作周波数を共振回路の共
振周波数よりも高い範囲に設定してある場合について以
下の説明を行う。この場合には、インダクタＬ1 に蓄積
されるエネルギが以下に説明するように回路動作に主に
影響する。
充電される。また、共振回路にもエネルギが蓄積され
る。なお、インバータ回路の動作周波数を共振回路の共
振周波数よりも高い範囲に設定してある場合について以
下の説明を行う。この場合には、インダクタＬ1 に蓄積
されるエネルギが以下に説明するように回路動作に主に
影響する。
【０００５】そして、時刻ｔ1 になると、図１７（ａ）
に示すように制御回路１の制御出力Ｖ1 がローレベル、
同図（ｂ）に示すように制御出力Ｖ2 がハイレベルにな
り、スイッチング素子Ｓ1 がオフとなると共に、スイッ
チング素子Ｓ2 がオンとなる。但し、上記スイッチング
素子Ｓ1 ，Ｓ2 では純然たるスイッチとは異なり、通常
と逆極性の電圧（直流電源Ｅの極性とは逆の極性の電
圧）が印加された場合に、スイッチング素子Ｓ 2 に本来
の電流ＩS2が流れる方向（図１６中の矢印で示す電流方
向）とは逆の方向に電流を流す働きを持つ寄生ダイオー
ドを有する。このため、スイッチング素子Ｓ2 をオンし
たとき、本来の電流方向にはオンとはならず、インダク
タＬ1 に蓄積されたエネルギでスイッチング素子Ｓ2 の
寄生ダイオードを介して電流が流れる。つまり、スイッ
チング素子Ｓ2 は逆方向に導通した状態になる。そし
て、インダクタＬ1 のそれまでと同じ方向に電流を流す
作用により、共振回路に蓄積されたエネルギによって、
インダクタＬ 1 、直流カット用コンデンサＣ1 、コンデ
ンサＣ2 及び放電灯Ｌａ、スイッチング素子Ｓ2 の寄生
ダイオードの経路で電流が流れる。即ち、インバータ回
路の動作周波数は共振回路の共振周波数よりも高い範囲
に設定してあるので、負荷回路は上述のような動作を行
う。
に示すように制御回路１の制御出力Ｖ1 がローレベル、
同図（ｂ）に示すように制御出力Ｖ2 がハイレベルにな
り、スイッチング素子Ｓ1 がオフとなると共に、スイッ
チング素子Ｓ2 がオンとなる。但し、上記スイッチング
素子Ｓ1 ，Ｓ2 では純然たるスイッチとは異なり、通常
と逆極性の電圧（直流電源Ｅの極性とは逆の極性の電
圧）が印加された場合に、スイッチング素子Ｓ 2 に本来
の電流ＩS2が流れる方向（図１６中の矢印で示す電流方
向）とは逆の方向に電流を流す働きを持つ寄生ダイオー
ドを有する。このため、スイッチング素子Ｓ2 をオンし
たとき、本来の電流方向にはオンとはならず、インダク
タＬ1 に蓄積されたエネルギでスイッチング素子Ｓ2 の
寄生ダイオードを介して電流が流れる。つまり、スイッ
チング素子Ｓ2 は逆方向に導通した状態になる。そし
て、インダクタＬ1 のそれまでと同じ方向に電流を流す
作用により、共振回路に蓄積されたエネルギによって、
インダクタＬ 1 、直流カット用コンデンサＣ1 、コンデ
ンサＣ2 及び放電灯Ｌａ、スイッチング素子Ｓ2 の寄生
ダイオードの経路で電流が流れる。即ち、インバータ回
路の動作周波数は共振回路の共振周波数よりも高い範囲
に設定してあるので、負荷回路は上述のような動作を行
う。
【０００６】そして、共振回路の電流がゼロになった時
点から、スイッチング素子Ｓ2 が本来のオン状態となり
（図１６中の矢印で示す方向に電流ＩS2が流れる状態と
なり）、直流カット用コンデンサＣ1 と共振回路用コン
デンサＣ 2 とに蓄積された電荷を電源として、直流カッ
ト用コンデンサＣ1 、インダクタＬ1 、スイッチング素
子Ｓ2 、コンデンサＣ2 及び放電灯Ｌａの経路で、それ
までと逆方向の電流が流れる。
点から、スイッチング素子Ｓ2 が本来のオン状態となり
（図１６中の矢印で示す方向に電流ＩS2が流れる状態と
なり）、直流カット用コンデンサＣ1 と共振回路用コン
デンサＣ 2 とに蓄積された電荷を電源として、直流カッ
ト用コンデンサＣ1 、インダクタＬ1 、スイッチング素
子Ｓ2 、コンデンサＣ2 及び放電灯Ｌａの経路で、それ
までと逆方向の電流が流れる。
【０００７】その後、時刻ｔ2 で、時刻ｔ0 の場合と同
様に、制御回路１の制御出力Ｖ1 がハイレベル、図１７
（ｂ）に示すように制御出力Ｖ2 がローレベルになるた
め、スイッチング素子Ｓ1 がオンとなると共に、スイッ
チング素子Ｓ2 がオフとなる。しかし、この場合にもス
イッチング素子Ｓ 1 は本来の電流ＩS1が流れる方向（図
１６中の矢印で示す方向）にはオンとはならず、共振回
路に蓄積されたエネルギでスイッチング素子Ｓ 1 の寄生
ダイオードがオンとなる。つまり、スイッチング素子Ｓ
1 は逆方向に導通した状態になる。そして、共振回路に
蓄積されたエネルギが、スイッチング素子Ｑ1 の寄生ダ
イオード、直流電源Ｅ、コンデンサＣ2及び放電灯Ｌ
ａ、直流カット用コンデンサＣ1 の経路で電流が流れ
る。
様に、制御回路１の制御出力Ｖ1 がハイレベル、図１７
（ｂ）に示すように制御出力Ｖ2 がローレベルになるた
め、スイッチング素子Ｓ1 がオンとなると共に、スイッ
チング素子Ｓ2 がオフとなる。しかし、この場合にもス
イッチング素子Ｓ 1 は本来の電流ＩS1が流れる方向（図
１６中の矢印で示す方向）にはオンとはならず、共振回
路に蓄積されたエネルギでスイッチング素子Ｓ 1 の寄生
ダイオードがオンとなる。つまり、スイッチング素子Ｓ
1 は逆方向に導通した状態になる。そして、共振回路に
蓄積されたエネルギが、スイッチング素子Ｑ1 の寄生ダ
イオード、直流電源Ｅ、コンデンサＣ2及び放電灯Ｌ
ａ、直流カット用コンデンサＣ1 の経路で電流が流れ
る。
【０００８】そして、共振回路の電流がゼロになった時
点から、スイッチング素子Ｓ1 が本来のオン状態とな
り、直流電源Ｅ、スイッチング素子Ｓ1 、インダクタＬ
1 、直流カット用コンデンサＣ1 、コンデンサＣ2 及び
放電灯Ｌａの経路で電流が流れる。以下、上記一連の動
作を繰り返すことにより、直流電源Ｅを高周波電力に変
換して、放電灯Ｌａに高周波電力が供給される。このと
き、インダクタＬ1 に流れる電流ＩL1は図１７（ｅ）に
示すようになる。
点から、スイッチング素子Ｓ1 が本来のオン状態とな
り、直流電源Ｅ、スイッチング素子Ｓ1 、インダクタＬ
1 、直流カット用コンデンサＣ1 、コンデンサＣ2 及び
放電灯Ｌａの経路で電流が流れる。以下、上記一連の動
作を繰り返すことにより、直流電源Ｅを高周波電力に変
換して、放電灯Ｌａに高周波電力が供給される。このと
き、インダクタＬ1 に流れる電流ＩL1は図１７（ｅ）に
示すようになる。
【０００９】なお、上述の説明では、時刻ｔ0 の場合
に、スイッチング素子Ｓ1 が本来の電流方向にオンとな
ると説明したが、それまでスイッチング素子Ｓ1 ，Ｓ2
が交互にオン，オフしている定常点灯時には、時刻ｔ0
においてもスイッチング素子Ｓ1 の寄生ダイオードのオ
ンにより電流が流れ、その後に本来のスイッチング素子
Ｓ 1 の電流ＩS1が流れる方向にオンとなることは言うま
でもない。また、上述の説明では、スイッチング素子Ｓ
1 ，Ｓ2 の寄生ダイオードをインダクタＬ1 のエネルギ
を放出するために用いたが、スイッチング素子Ｓ1 ，Ｓ
2 に夫々逆並列にダイオードを接続するようにしてもよ
い。
に、スイッチング素子Ｓ1 が本来の電流方向にオンとな
ると説明したが、それまでスイッチング素子Ｓ1 ，Ｓ2
が交互にオン，オフしている定常点灯時には、時刻ｔ0
においてもスイッチング素子Ｓ1 の寄生ダイオードのオ
ンにより電流が流れ、その後に本来のスイッチング素子
Ｓ 1 の電流ＩS1が流れる方向にオンとなることは言うま
でもない。また、上述の説明では、スイッチング素子Ｓ
1 ，Ｓ2 の寄生ダイオードをインダクタＬ1 のエネルギ
を放出するために用いたが、スイッチング素子Ｓ1 ，Ｓ
2 に夫々逆並列にダイオードを接続するようにしてもよ
い。
【００１０】
【発明が解決しようとする課題】上記インバータ装置に
おいて負荷に供給される電力（つまりは、インバータ装
置の出力）を可変する場合、スイッチング素子Ｓ1 ，Ｓ
2 のスイッチング周波数を変化させる。なお、負荷が上
述のように放電灯Ｌａである場合には、放電灯Ｌａを調
光制御することになる。
おいて負荷に供給される電力（つまりは、インバータ装
置の出力）を可変する場合、スイッチング素子Ｓ1 ，Ｓ
2 のスイッチング周波数を変化させる。なお、負荷が上
述のように放電灯Ｌａである場合には、放電灯Ｌａを調
光制御することになる。
【００１１】ここで、上述したようにスイッチング素子
Ｓ1 ，Ｓ2 のスイッチング周波数を共振回路の共振周波
数より高い範囲に設定してある場合、スイッチング周波
数を低くすれば、スイッチング周波数が共振回路の共振
周波数に近付き、コンデンサＣ2 の両端に発生する電圧
が高くなり、放電灯Ｌａに供給される電力が大きくな
る。また、逆にスイッチング周波数を高くすれば、スイ
ッチング周波数が共振回路の共振周波数から遠ざかり、
コンデンサＣ2 の両端に発生する電圧が低くなり、放電
灯Ｌａに供給される電力が小さくなる。
Ｓ1 ，Ｓ2 のスイッチング周波数を共振回路の共振周波
数より高い範囲に設定してある場合、スイッチング周波
数を低くすれば、スイッチング周波数が共振回路の共振
周波数に近付き、コンデンサＣ2 の両端に発生する電圧
が高くなり、放電灯Ｌａに供給される電力が大きくな
る。また、逆にスイッチング周波数を高くすれば、スイ
ッチング周波数が共振回路の共振周波数から遠ざかり、
コンデンサＣ2 の両端に発生する電圧が低くなり、放電
灯Ｌａに供給される電力が小さくなる。
【００１２】ところが、上記直流電源Ｅを交流電源を整
流平滑して得る場合において、スイッチング素子Ｓ1 ，
Ｓ2 のスイッチング周波数を変化させると、交流電源側
に高周波が漏れる問題がある。そこで、交流電源を整流
するダイオードブリッジの入力端などに高周波成分が交
流電源側に漏れることを防止するフィルタが設けられ
る。しかし、上述のようにインバータ装置の動作周波数
が変化すると、高周波成分を除去する上記フィルタの設
計が複雑になるという問題があった。
流平滑して得る場合において、スイッチング素子Ｓ1 ，
Ｓ2 のスイッチング周波数を変化させると、交流電源側
に高周波が漏れる問題がある。そこで、交流電源を整流
するダイオードブリッジの入力端などに高周波成分が交
流電源側に漏れることを防止するフィルタが設けられ
る。しかし、上述のようにインバータ装置の動作周波数
が変化すると、高周波成分を除去する上記フィルタの設
計が複雑になるという問題があった。
【００１３】また、負荷が放電灯Ｌａである場合に、イ
ンバータ装置の動作周波数を変化させると、それに伴っ
て放電灯Ｌａから放出される光の周波数も変化し、赤外
線リモコンなどの他の機器に悪影響を及ぼすという問題
もある。さらに、放電灯ＬａがＨＩＤランプである場
合、出力の周波数変化によって音響的共鳴現象を起こす
恐れが高くなり、放電灯Ｌａの破壊などを起こすという
信頼性に関わる問題を生じる。つまり、インバータ装置
の動作周波数が高くなると、ＨＩＤランプが音響的共鳴
現象を起こす周波数と、動作周波数とが一致する可能性
が高くなるからである。
ンバータ装置の動作周波数を変化させると、それに伴っ
て放電灯Ｌａから放出される光の周波数も変化し、赤外
線リモコンなどの他の機器に悪影響を及ぼすという問題
もある。さらに、放電灯ＬａがＨＩＤランプである場
合、出力の周波数変化によって音響的共鳴現象を起こす
恐れが高くなり、放電灯Ｌａの破壊などを起こすという
信頼性に関わる問題を生じる。つまり、インバータ装置
の動作周波数が高くなると、ＨＩＤランプが音響的共鳴
現象を起こす周波数と、動作周波数とが一致する可能性
が高くなるからである。
【００１４】そこで、この点を改善できる従来例とし
て、”Off-Line Application of Fixed-Frequency Clam
ped Mode Series Resonant Converter”,IEEE Tansacti
on onPower Electronics,Vol.6;No.1,January,1991 な
る文献がある。この従来例では、２つのスイッチング素
子の直列回路を直流電源と並列に２組接続すると共に、
夫々の直列回路のスイッチング素子の接続点間に少なく
ともＬＣ共振回路と負荷からなる負荷回路を接続し、夫
々の直列回路のスイッチング素子を同時にオンしないよ
うに交互にオン，オフさせ、一方の直列回路のスイッチ
ング素子のオン，オフのタイミングに対して、他方の直
列回路のスイッチング素子のオン，オフの位相を変化す
るようにしてある。
て、”Off-Line Application of Fixed-Frequency Clam
ped Mode Series Resonant Converter”,IEEE Tansacti
on onPower Electronics,Vol.6;No.1,January,1991 な
る文献がある。この従来例では、２つのスイッチング素
子の直列回路を直流電源と並列に２組接続すると共に、
夫々の直列回路のスイッチング素子の接続点間に少なく
ともＬＣ共振回路と負荷からなる負荷回路を接続し、夫
々の直列回路のスイッチング素子を同時にオンしないよ
うに交互にオン，オフさせ、一方の直列回路のスイッチ
ング素子のオン，オフのタイミングに対して、他方の直
列回路のスイッチング素子のオン，オフの位相を変化す
るようにしてある。
【００１５】なお、上記従来例の動作説明は本発明の実
施例の項で詳述する。この従来例によれば、動作周波数
を変化させずに、負荷に供給する電力を変化させること
ができる。
施例の項で詳述する。この従来例によれば、動作周波数
を変化させずに、負荷に供給する電力を変化させること
ができる。
【００１６】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、周波数を変化させるこ
となく、負荷に供給する電力を調整でき、且つ負荷がＨ
ＩＤランプのような放電灯である場合、音響的共鳴現象
を起こし放電灯が破壊されることなどを防止できるイン
バータ装置を提供することにある。
あり、その目的とするところは、周波数を変化させるこ
となく、負荷に供給する電力を調整でき、且つ負荷がＨ
ＩＤランプのような放電灯である場合、音響的共鳴現象
を起こし放電灯が破壊されることなどを防止できるイン
バータ装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明では、上記目的を
達成するために、直流電源に並列接続され同時にオンす
ることなくオンオフ動作する第１及び第２のスイッチン
グ素子を直列接続した第１の直列回路と、直流電源に並
列接続され同時にオンすることなくオンオフ動作する第
３及び第４のスイッチング素子を直列接続した第２の直
列回路と、少なくともＬＣ直列共振回路並びに負荷であ
る放電灯からなり、第１及び第２の直列回路のスイッチ
ング素子の接続点間に接続される負荷回路とを備え、第
１のスイッチング素子の第１のスイッチング周期と第２
のスイッチング素子の第２のスイッチング周期とを同一
にし、第３のスイッチング素子の第３のスイッチング周
期と第４のスイッチング素子の第４のスイッチング周期
とを同一にするとともに、第１のスイッチング素子の第
１のスイッチング周期を第３のスイッチング素子の第３
のスイッチング周期に対して整数倍として、第１のスイ
ッチング周期と第３のスイッチング周期とを異ならせ、
第１の直列回路の第１及び第２のスイッチング素子のオ
ンオフのタイミングに対して、第２の直列回路の第３及
び第４のスイッチング素子のオンオフのタイミングを可
変制御する制御回路を設け、一方の対角位置の第１及び
第４のスイッチング素子と他方の対角位置の第２及び第
３のスイッチング素子との同時オンする時間を変化させ
ている。
達成するために、直流電源に並列接続され同時にオンす
ることなくオンオフ動作する第１及び第２のスイッチン
グ素子を直列接続した第１の直列回路と、直流電源に並
列接続され同時にオンすることなくオンオフ動作する第
３及び第４のスイッチング素子を直列接続した第２の直
列回路と、少なくともＬＣ直列共振回路並びに負荷であ
る放電灯からなり、第１及び第２の直列回路のスイッチ
ング素子の接続点間に接続される負荷回路とを備え、第
１のスイッチング素子の第１のスイッチング周期と第２
のスイッチング素子の第２のスイッチング周期とを同一
にし、第３のスイッチング素子の第３のスイッチング周
期と第４のスイッチング素子の第４のスイッチング周期
とを同一にするとともに、第１のスイッチング素子の第
１のスイッチング周期を第３のスイッチング素子の第３
のスイッチング周期に対して整数倍として、第１のスイ
ッチング周期と第３のスイッチング周期とを異ならせ、
第１の直列回路の第１及び第２のスイッチング素子のオ
ンオフのタイミングに対して、第２の直列回路の第３及
び第４のスイッチング素子のオンオフのタイミングを可
変制御する制御回路を設け、一方の対角位置の第１及び
第４のスイッチング素子と他方の対角位置の第２及び第
３のスイッチング素子との同時オンする時間を変化させ
ている。
【００１８】なお、電源電圧変動による負荷への供給電
力の変動を防止するため、電源電圧変動を検出して、一
方の直列回路のスイッチング素子のオン，オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを調整して、負荷に供給される電
力を一定に制御してもよい。また、負荷に一定の電力を
供給できるようにするために、負荷電流を検出して、一
方の直列回路のスイッチング素子のオン，オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを調整して、負荷電流を一定に制
御するようにしてもよい。
力の変動を防止するため、電源電圧変動を検出して、一
方の直列回路のスイッチング素子のオン，オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを調整して、負荷に供給される電
力を一定に制御してもよい。また、負荷に一定の電力を
供給できるようにするために、負荷電流を検出して、一
方の直列回路のスイッチング素子のオン，オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを調整して、負荷電流を一定に制
御するようにしてもよい。
【００１９】さらに、複数の負荷に電力を供給する場
合、他方の２つのスイッチング素子からなる直列回路を
複数設け、一方の直列回路のスイッチング素子の接続点
と夫々の他の直列回路の接続点との間に、少なくともＬ
Ｃ直列共振回路と負荷である放電灯からなる複数の負荷
回路を夫々接続することができる。なお、この場合にお
いて、他方の直列回路の夫々のスイッチング素子がすべ
て同時オンしないようにすることもできる。
合、他方の２つのスイッチング素子からなる直列回路を
複数設け、一方の直列回路のスイッチング素子の接続点
と夫々の他の直列回路の接続点との間に、少なくともＬ
Ｃ直列共振回路と負荷である放電灯からなる複数の負荷
回路を夫々接続することができる。なお、この場合にお
いて、他方の直列回路の夫々のスイッチング素子がすべ
て同時オンしないようにすることもできる。
【００２０】放電灯を始動するときには、少なくとも放
電灯の不点時にＬＣ直列共振回路の共振周波数よりも、
スイッチング素子のスイッチング周波数を高く設定し、
放電灯の始動時にスイッチング素子のスイッチング周波
数をＬＣ直列共振回路の共振周波数に近づけるようにす
ればよい。また、放電灯を始動するときには、少なくと
も放電灯の不点時にＬＣ直列共振回路の共振周波数より
も、スイッチング素子のスイッチング周波数を高く設定
し、放電灯の始動時に一方の直列回路のスイッチング素
子のオン，オフのタイミングに対して、他方の直列回路
のスイッチング素子のオン，オフのタイミングを１８０
度ずれた位相から同位相まで変化させるようにしてもよ
い。
電灯の不点時にＬＣ直列共振回路の共振周波数よりも、
スイッチング素子のスイッチング周波数を高く設定し、
放電灯の始動時にスイッチング素子のスイッチング周波
数をＬＣ直列共振回路の共振周波数に近づけるようにす
ればよい。また、放電灯を始動するときには、少なくと
も放電灯の不点時にＬＣ直列共振回路の共振周波数より
も、スイッチング素子のスイッチング周波数を高く設定
し、放電灯の始動時に一方の直列回路のスイッチング素
子のオン，オフのタイミングに対して、他方の直列回路
のスイッチング素子のオン，オフのタイミングを１８０
度ずれた位相から同位相まで変化させるようにしてもよ
い。
【００２１】
【作用】本発明は、上述のように直流電源に並列接続さ
れ同時にオンすることなくオンオフ動作する第１及び第
２のスイッチング素子を直列接続した第１の直列回路
と、直流電源に並列接続され同時にオンすることなくオ
ンオフ動作する第３及び第４のスイッチング素子を直列
接続した第２の直列回路と、少なくともＬＣ直列共振回
路並びに負荷である放電灯からなり、第１及び第２の直
列回路のスイッチング素子の接続点間に接続される負荷
回路とを備え、第１のスイッチング素子の第１のスイッ
チング周期と第２のスイッチング素子の第２のスイッチ
ング周期とを同一にし、第３のスイッチング素子の第３
のスイッチング周期と第４のスイッチング素子の第４の
スイッチング周期とを同一にするとともに、第１のスイ
ッチング素子の第１のスイッチング周期を第３のスイッ
チング素子の第３のスイッチング周期に対して整数倍と
して、第１のスイッチング周期と第３のスイッチング周
期とを異ならせ、第１の直列回路の第１及び第２のスイ
ッチング素子のオンオフのタイミングに対して、第２の
直列回路の第３及び第４のスイッチング素子のオンオフ
のタイミングを可変制御する制御回路を設け、一方の対
角位置の第１及び第４のスイッチング素子と他方の対角
位置の第２及び第３のスイッチング素子との同時オンす
る時間を変化させていることにより、例えば第１の直列
回路の第１及び第２のスイッチング周期を相対的に長
く、第２の直列回路の第３及び第４のスイッチング周期
を相対的に短くすれば、負荷に供給する交流出力の周波
数は低くなるが、第２の直列回路の短いスイッチング周
期により高周波のパルス電圧が負荷回路のＬＣ直列共振
回路に印加され、高周波パルスに対応するＬＣ直列共振
回路のインダクタ及びコンデンサは第１の直列回路の長
いスイッチング周期に対するＬＣ直列共振回路のインダ
クタ及びコンデンサと比較して小さい部品で設計するこ
とが可能となり、これらのＬＣ直列共振回路を使用する
ことでＬＣ直列共振回路の両端に印加されるパルス状の
高周波電圧を低周波の交流電圧に変換して、第１及び第
２の直列回路のスイッチング周期を同一とする制御を行
った場合に比較して、第１の直列回路のスイッチング素
子のオン期間にＬＣ直列共振回路に蓄積されるエネルギ
を負荷である放電灯に供給することで、放電灯の出力を
絞ったときの安定点灯が可能となって、放電灯の立ち消
えを防止することができる。
れ同時にオンすることなくオンオフ動作する第１及び第
２のスイッチング素子を直列接続した第１の直列回路
と、直流電源に並列接続され同時にオンすることなくオ
ンオフ動作する第３及び第４のスイッチング素子を直列
接続した第２の直列回路と、少なくともＬＣ直列共振回
路並びに負荷である放電灯からなり、第１及び第２の直
列回路のスイッチング素子の接続点間に接続される負荷
回路とを備え、第１のスイッチング素子の第１のスイッ
チング周期と第２のスイッチング素子の第２のスイッチ
ング周期とを同一にし、第３のスイッチング素子の第３
のスイッチング周期と第４のスイッチング素子の第４の
スイッチング周期とを同一にするとともに、第１のスイ
ッチング素子の第１のスイッチング周期を第３のスイッ
チング素子の第３のスイッチング周期に対して整数倍と
して、第１のスイッチング周期と第３のスイッチング周
期とを異ならせ、第１の直列回路の第１及び第２のスイ
ッチング素子のオンオフのタイミングに対して、第２の
直列回路の第３及び第４のスイッチング素子のオンオフ
のタイミングを可変制御する制御回路を設け、一方の対
角位置の第１及び第４のスイッチング素子と他方の対角
位置の第２及び第３のスイッチング素子との同時オンす
る時間を変化させていることにより、例えば第１の直列
回路の第１及び第２のスイッチング周期を相対的に長
く、第２の直列回路の第３及び第４のスイッチング周期
を相対的に短くすれば、負荷に供給する交流出力の周波
数は低くなるが、第２の直列回路の短いスイッチング周
期により高周波のパルス電圧が負荷回路のＬＣ直列共振
回路に印加され、高周波パルスに対応するＬＣ直列共振
回路のインダクタ及びコンデンサは第１の直列回路の長
いスイッチング周期に対するＬＣ直列共振回路のインダ
クタ及びコンデンサと比較して小さい部品で設計するこ
とが可能となり、これらのＬＣ直列共振回路を使用する
ことでＬＣ直列共振回路の両端に印加されるパルス状の
高周波電圧を低周波の交流電圧に変換して、第１及び第
２の直列回路のスイッチング周期を同一とする制御を行
った場合に比較して、第１の直列回路のスイッチング素
子のオン期間にＬＣ直列共振回路に蓄積されるエネルギ
を負荷である放電灯に供給することで、放電灯の出力を
絞ったときの安定点灯が可能となって、放電灯の立ち消
えを防止することができる。
【００２２】
（実施例１）図１に本発明の一実施例を示す。本実施例
のインバータ装置は、交流電源ＡＣをダイオードブリッ
ジＤＢで整流して得られた直流電圧を交流電圧に変換す
るものであり、スイッチング素子Ｓ1 ，Ｓ2 及びスイッ
チング素子Ｓ3 ，Ｓ4 をダイオードブリッジＤＢの出力
端間に夫々接続し、スイッチング素子Ｓ1 ，Ｓ2 の接続
点と、スイッチング素子Ｓ3 ，Ｓ4 の接続点との間に、
インダクタＬ1 とコンデンサＣ2 からなる直列共振回路
と負荷Ｚとからなる負荷回路を接続してある。なお、負
荷ＺはコンデンサＣ2 と並列に接続してある。つまり、
このインバータ装置はスイッチング素子Ｓ1 〜Ｓ4 をブ
リッジ接続したいわゆるフルブリッジ構成となってい
る。
のインバータ装置は、交流電源ＡＣをダイオードブリッ
ジＤＢで整流して得られた直流電圧を交流電圧に変換す
るものであり、スイッチング素子Ｓ1 ，Ｓ2 及びスイッ
チング素子Ｓ3 ，Ｓ4 をダイオードブリッジＤＢの出力
端間に夫々接続し、スイッチング素子Ｓ1 ，Ｓ2 の接続
点と、スイッチング素子Ｓ3 ，Ｓ4 の接続点との間に、
インダクタＬ1 とコンデンサＣ2 からなる直列共振回路
と負荷Ｚとからなる負荷回路を接続してある。なお、負
荷ＺはコンデンサＣ2 と並列に接続してある。つまり、
このインバータ装置はスイッチング素子Ｓ1 〜Ｓ4 をブ
リッジ接続したいわゆるフルブリッジ構成となってい
る。
【００２３】この種の通常のフルブリッジ構成のインバ
ータ装置では、一般に対角位置に設けられたスイッチン
グ素子Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 を組
として制御回路１で交互にオン，オフして、負荷回路に
交流電流を供給する。まず、本発明の動作を容易に理解
できるように、上述の一般動作をさらに詳述しておく。
いま、時刻ｔ0 で制御回路１の制御出力Ｖ1 ，Ｖ4 がハ
イレベルとなり、制御出力Ｖ2 ，Ｖ3 がローレベルとな
る。このとき、スイッチング素子Ｓ1，Ｓ4 が図２
（ａ），（ｄ）に示すようにオンとなり、スイッチング
素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すようにオフ
となり、ダイオードブリッジＤＢから、スイッチング素
子Ｓ1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、
スイッチング素子Ｓ4 、ダイオードブリッジＤＢの経路
で、負荷Ｚに電流が流される。つまり、図１の矢印で示
す方向の負荷電流ＩZ が供給される。
ータ装置では、一般に対角位置に設けられたスイッチン
グ素子Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 を組
として制御回路１で交互にオン，オフして、負荷回路に
交流電流を供給する。まず、本発明の動作を容易に理解
できるように、上述の一般動作をさらに詳述しておく。
いま、時刻ｔ0 で制御回路１の制御出力Ｖ1 ，Ｖ4 がハ
イレベルとなり、制御出力Ｖ2 ，Ｖ3 がローレベルとな
る。このとき、スイッチング素子Ｓ1，Ｓ4 が図２
（ａ），（ｄ）に示すようにオンとなり、スイッチング
素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すようにオフ
となり、ダイオードブリッジＤＢから、スイッチング素
子Ｓ1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、
スイッチング素子Ｓ4 、ダイオードブリッジＤＢの経路
で、負荷Ｚに電流が流される。つまり、図１の矢印で示
す方向の負荷電流ＩZ が供給される。
【００２４】時刻ｔ2 では、制御回路１の制御出力
Ｖ1 ，Ｖ4 がローレベルとなり、制御出力Ｖ2 ，Ｖ3 が
ハイレベルとなる。すると、スイッチング素子Ｓ1 ，Ｓ
4 が図２（ａ），（ｄ）に示すようにオフとなり、スイ
ッチング素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すよ
うにオンとなる。ここで、上記インバータ装置のスイッ
チング周波数をインダクタＬ1 とコンデンサＣ2 からな
る共振回路の共振周波数よりも高く設定した場合には、
従来技術の項で説明したように、共振回路に蓄積された
エネルギによって、インダクタＬ1 、コンデンサＣ2 及
び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオード、ダ
イオードブリッジＤＢ、交流電源ＡＣ、スイッチング素
子Ｓ2 の寄生ダイオードの経路で電流が流れる。
Ｖ1 ，Ｖ4 がローレベルとなり、制御出力Ｖ2 ，Ｖ3 が
ハイレベルとなる。すると、スイッチング素子Ｓ1 ，Ｓ
4 が図２（ａ），（ｄ）に示すようにオフとなり、スイ
ッチング素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すよ
うにオンとなる。ここで、上記インバータ装置のスイッ
チング周波数をインダクタＬ1 とコンデンサＣ2 からな
る共振回路の共振周波数よりも高く設定した場合には、
従来技術の項で説明したように、共振回路に蓄積された
エネルギによって、インダクタＬ1 、コンデンサＣ2 及
び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオード、ダ
イオードブリッジＤＢ、交流電源ＡＣ、スイッチング素
子Ｓ2 の寄生ダイオードの経路で電流が流れる。
【００２５】そして、上記共振回路の電流がゼロになっ
た時点から、スイッチング素子Ｓ2，Ｓ3 がオンとな
り、ダイオードブリッジＤＢから、スイッチング素子Ｓ
3 ，コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、スイ
ッチング素子Ｓ2 、ダイオードブリッジＤＢの経路で、
負荷電流ＩZ がそれまでと逆方向（図１の矢印と逆方
向）で流される。時刻ｔ4 では、時刻ｔ0 の場合と同様
に、制御回路１の制御出力Ｖ1 ，Ｖ4 がハイレベルとな
ると共に、制御出力Ｖ2 ，Ｖ3 がローレベルとなり、ス
イッチング素子Ｓ1 ，Ｓ4 がオンとなると共に、スイッ
チング素子Ｓ2 ，Ｓ3 がオフとなる。このときにも、共
振回路に蓄積されたエネルギによって、インダクタ
Ｌ1 、スイッチング素子Ｓ 1 の寄生ダイオード、ダイオ
ードブリッジＤＢ、交流電源ＡＣ、スイッチング素子Ｓ
4 の寄生ダイオード、コンデンサＣ2 及び負荷Ｚの経路
で電流が流れる。
た時点から、スイッチング素子Ｓ2，Ｓ3 がオンとな
り、ダイオードブリッジＤＢから、スイッチング素子Ｓ
3 ，コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、スイ
ッチング素子Ｓ2 、ダイオードブリッジＤＢの経路で、
負荷電流ＩZ がそれまでと逆方向（図１の矢印と逆方
向）で流される。時刻ｔ4 では、時刻ｔ0 の場合と同様
に、制御回路１の制御出力Ｖ1 ，Ｖ4 がハイレベルとな
ると共に、制御出力Ｖ2 ，Ｖ3 がローレベルとなり、ス
イッチング素子Ｓ1 ，Ｓ4 がオンとなると共に、スイッ
チング素子Ｓ2 ，Ｓ3 がオフとなる。このときにも、共
振回路に蓄積されたエネルギによって、インダクタ
Ｌ1 、スイッチング素子Ｓ 1 の寄生ダイオード、ダイオ
ードブリッジＤＢ、交流電源ＡＣ、スイッチング素子Ｓ
4 の寄生ダイオード、コンデンサＣ2 及び負荷Ｚの経路
で電流が流れる。
【００２６】そして、共振回路の電流がゼロになった時
点から、ダイオードブリッジＤＢから、スイッチング素
子Ｓ1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、
スイッチング素子Ｓ4 、ダイオードブリッジＤＢの経路
で、負荷Ｚに電流が流される。なお、インバータ装置が
定常動作している場合には、上記時刻ｔ0 の時点でも、
スイッチング素子Ｓ 1 ，Ｓ 4 の寄生ダイオードを介して
電流が流れた後に、スイッチング素子Ｓ 1 ，Ｓ 4 を介し
て正方向への負荷電流ＩZ が供給される。また、スイッ
チング素子Ｓ1 〜Ｓ4 に夫々逆並列にダイオードを接続
して、共振回路の電流を流すものもある。
点から、ダイオードブリッジＤＢから、スイッチング素
子Ｓ1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、
スイッチング素子Ｓ4 、ダイオードブリッジＤＢの経路
で、負荷Ｚに電流が流される。なお、インバータ装置が
定常動作している場合には、上記時刻ｔ0 の時点でも、
スイッチング素子Ｓ 1 ，Ｓ 4 の寄生ダイオードを介して
電流が流れた後に、スイッチング素子Ｓ 1 ，Ｓ 4 を介し
て正方向への負荷電流ＩZ が供給される。また、スイッ
チング素子Ｓ1 〜Ｓ4 に夫々逆並列にダイオードを接続
して、共振回路の電流を流すものもある。
【００２７】ところで、従来技術の項で説明した後者の
従来例としてのインバータ装置の場合、負荷Ｚに供給す
る電力を変化させるとき、図３（ａ），（ｂ）に示す直
列接続されたスイッチング素子Ｓ1 ，Ｓ2 のオン，オフ
のタイミングと、同図（ｃ），（ｄ）に示すスイッチン
グ素子Ｓ3 ，Ｓ4 のオン，オフのタイミングとをずらす
ようにしてある。なお、ダイオードブリッジＤＢの出力
端間に直列接続されたスイッチング素子Ｓ1 ，Ｓ2 及び
スイッチング素子Ｓ3 ，Ｓ4 は交互にオン，オフするよ
うにしてある。
従来例としてのインバータ装置の場合、負荷Ｚに供給す
る電力を変化させるとき、図３（ａ），（ｂ）に示す直
列接続されたスイッチング素子Ｓ1 ，Ｓ2 のオン，オフ
のタイミングと、同図（ｃ），（ｄ）に示すスイッチン
グ素子Ｓ3 ，Ｓ4 のオン，オフのタイミングとをずらす
ようにしてある。なお、ダイオードブリッジＤＢの出力
端間に直列接続されたスイッチング素子Ｓ1 ，Ｓ2 及び
スイッチング素子Ｓ3 ，Ｓ4 は交互にオン，オフするよ
うにしてある。
【００２８】さらに、この従来のインバータ装置の動作
を詳述する。なお、以下の説明は上述の場合と同様に、
インバータ装置のスイッチング周波数が共振回路の共振
周波数よりも高く設定してある場合を例として行う。時
刻ｔ 0 では、図３（ｂ），（ｄ）に示すようにスイッチ
ング素子Ｓ 2 ，Ｓ 4 がオンとなり、その他のスイッチン
グ素子Ｓ 1 ，Ｓ 3 は同図（ａ），（ｃ）に示すようにオ
フである。従って、負荷回路には電圧が印加されない。
時刻ｔ1 では、同図（ｃ），（ｄ）に示すようにスイッ
チング素子Ｓ3 がオン、スイッチング素子Ｓ 4 がオフ
し、これによりダイオードブリッジＤＢ、スイッチング
素子Ｓ3 、コンデンサＣ2 及び負荷Ｚ、インダクタ
Ｌ1 、スイッチング素子Ｓ2 の経路で、負荷電流ＩZ が
供給される。
を詳述する。なお、以下の説明は上述の場合と同様に、
インバータ装置のスイッチング周波数が共振回路の共振
周波数よりも高く設定してある場合を例として行う。時
刻ｔ 0 では、図３（ｂ），（ｄ）に示すようにスイッチ
ング素子Ｓ 2 ，Ｓ 4 がオンとなり、その他のスイッチン
グ素子Ｓ 1 ，Ｓ 3 は同図（ａ），（ｃ）に示すようにオ
フである。従って、負荷回路には電圧が印加されない。
時刻ｔ1 では、同図（ｃ），（ｄ）に示すようにスイッ
チング素子Ｓ3 がオン、スイッチング素子Ｓ 4 がオフ
し、これによりダイオードブリッジＤＢ、スイッチング
素子Ｓ3 、コンデンサＣ2 及び負荷Ｚ、インダクタ
Ｌ1 、スイッチング素子Ｓ2 の経路で、負荷電流ＩZ が
供給される。
【００２９】時刻ｔ2 では、図３（ｂ）に示すようにス
イッチング素子Ｓ2 がオフとなることにより、上記負荷
への電圧の印加がなくなる。また、スイッチング素子Ｓ
2 のオフと同時に、スイッチング素子Ｓ1 を図３（ａ）
に示すようにオンとするように制御回路１から制御出力
Ｖ1 が印加される。この場合には、共振回路に蓄積され
たエネルギで、インダクタＬ1 、スイッチング素子Ｓ1
の寄生ダイオード、スイッチング素子Ｓ3 、コンデンサ
Ｃ2 及び負荷Ｚの経路で、それまでと同一方向に負荷電
流ＩZ が流される。
イッチング素子Ｓ2 がオフとなることにより、上記負荷
への電圧の印加がなくなる。また、スイッチング素子Ｓ
2 のオフと同時に、スイッチング素子Ｓ1 を図３（ａ）
に示すようにオンとするように制御回路１から制御出力
Ｖ1 が印加される。この場合には、共振回路に蓄積され
たエネルギで、インダクタＬ1 、スイッチング素子Ｓ1
の寄生ダイオード、スイッチング素子Ｓ3 、コンデンサ
Ｃ2 及び負荷Ｚの経路で、それまでと同一方向に負荷電
流ＩZ が流される。
【００３０】時刻ｔ3 では、図３（ｃ）に示すように、
スイッチング素子Ｓ3 がオフとなる。このときにはスイ
ッチング素子Ｓ4 を図３（ｄ）に示すようにオンとする
ように制御回路１から制御出力Ｖ4 が印加される。この
ため、共振回路のエネルギが残っている場合には、イン
ダクタＬ1 、スイッチング素子Ｓ1 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ4 の寄生ダイオード、コンデンサＣ2 及び負荷Ｚ
の経路で、電流が流れる。
スイッチング素子Ｓ3 がオフとなる。このときにはスイ
ッチング素子Ｓ4 を図３（ｄ）に示すようにオンとする
ように制御回路１から制御出力Ｖ4 が印加される。この
ため、共振回路のエネルギが残っている場合には、イン
ダクタＬ1 、スイッチング素子Ｓ1 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ4 の寄生ダイオード、コンデンサＣ2 及び負荷Ｚ
の経路で、電流が流れる。
【００３１】そして、共振回路の電流がゼロになった時
点から、スイッチング素子Ｓ1 ，Ｓ4 が共にオンとな
り、ダイオードブリッジＤＢから、スイッチング素子Ｓ
1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイ
ッチング素子Ｓ4 、ダイオードブリッジＤＢの経路で、
それまでとは逆方向の負荷電流ＩZ が流される。但し、
上記時刻ｔ3 の時点に共振回路の電流がゼロになった場
合には、制御回路１の制御出力Ｖ4 がハイレベルとなる
と同時に、スイッチング素子Ｓ4 がオンとなる。この場
合には、この時刻ｔ3 で既にスイッチング素子Ｓ1 がオ
ンであるので、時刻ｔ3 において、ダイオードブリッジ
ＤＢから、スイッチング素子Ｓ1、インダクタＬ1 、コ
ンデンサＣ2 及び負荷Ｚ、スイッチング素子Ｓ4 、ダイ
オードブリッジＤＢの経路で、負荷電流ＩZ が流れる。
点から、スイッチング素子Ｓ1 ，Ｓ4 が共にオンとな
り、ダイオードブリッジＤＢから、スイッチング素子Ｓ
1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイ
ッチング素子Ｓ4 、ダイオードブリッジＤＢの経路で、
それまでとは逆方向の負荷電流ＩZ が流される。但し、
上記時刻ｔ3 の時点に共振回路の電流がゼロになった場
合には、制御回路１の制御出力Ｖ4 がハイレベルとなる
と同時に、スイッチング素子Ｓ4 がオンとなる。この場
合には、この時刻ｔ3 で既にスイッチング素子Ｓ1 がオ
ンであるので、時刻ｔ3 において、ダイオードブリッジ
ＤＢから、スイッチング素子Ｓ1、インダクタＬ1 、コ
ンデンサＣ2 及び負荷Ｚ、スイッチング素子Ｓ4 、ダイ
オードブリッジＤＢの経路で、負荷電流ＩZ が流れる。
【００３２】時刻ｔ4 では、スイッチング素子Ｓ1 がオ
フとなり、上記経路での負荷電流ＩZ の供給が停止され
る。このとき、同時にスイッチング素子Ｓ2 に制御回路
１からオンとする制御信号Ｖ2 が印加され、共振回路に
蓄積されたエネルギによって、インダクタＬ1 、コンデ
ンサＣ2 及び負荷Ｚ、スイッチング素子Ｓ4 、スイッチ
ング素子Ｓ2 の寄生ダイオードの経路で電流が流れる。
フとなり、上記経路での負荷電流ＩZ の供給が停止され
る。このとき、同時にスイッチング素子Ｓ2 に制御回路
１からオンとする制御信号Ｖ2 が印加され、共振回路に
蓄積されたエネルギによって、インダクタＬ1 、コンデ
ンサＣ2 及び負荷Ｚ、スイッチング素子Ｓ4 、スイッチ
ング素子Ｓ2 の寄生ダイオードの経路で電流が流れる。
【００３３】時刻ｔ5 では、スイッチング素子Ｓ4 がオ
フとなると共に、図３（ｃ）に示すようにスイッチング
素子Ｓ3 をオンとする制御回路１のハイレベルの制御出
力Ｖ3 が与えられる。このとき、共振回路のエネルギが
残っている場合には、インダクタＬ1 、コンデンサＣ2
及び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ2 の寄生ダイオードの経路で、電流が流れる。そ
して、共振回路の電流がゼロになった後に、ダイオード
ブリッジＤＢから、スイッチング素子Ｓ3 、コンデンサ
Ｃ2 及び負荷Ｚ、インダクタＬ1 、スイッチング素子Ｓ
2 、ダイオードブリッジＤＢの経路で、負荷電流ＩZ が
流される。
フとなると共に、図３（ｃ）に示すようにスイッチング
素子Ｓ3 をオンとする制御回路１のハイレベルの制御出
力Ｖ3 が与えられる。このとき、共振回路のエネルギが
残っている場合には、インダクタＬ1 、コンデンサＣ2
及び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ2 の寄生ダイオードの経路で、電流が流れる。そ
して、共振回路の電流がゼロになった後に、ダイオード
ブリッジＤＢから、スイッチング素子Ｓ3 、コンデンサ
Ｃ2 及び負荷Ｚ、インダクタＬ1 、スイッチング素子Ｓ
2 、ダイオードブリッジＤＢの経路で、負荷電流ＩZ が
流される。
【００３４】この場合にも、時刻ｔ5 で、インダクタＬ
1 のエネルギが放出されていると、時刻ｔ5 の時点で、
ダイオードブリッジＤＢから、スイッチング素子Ｓ3 、
コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、スイッチ
ング素子Ｓ2 、ダイオードブリッジＤＢの経路で、負荷
電流ＩZ が流される。なお、定常動作時には、上記時刻
ｔ1 でも時刻ｔ5 で説明したと同様の動作状態となる。
そして、上記一連の動作を繰り返すことにより、ダイオ
ードブリッジＤＢの出力である直流電圧を交流電圧に変
換して、交流電圧が負荷回路に供給される。このインバ
ータ装置では、対角位置のスイッチング素子Ｓ1 ，Ｓ4
及びスイッチング素子Ｓ2 ，Ｓ3 の同時オン期間が、図
２に示すように一致している場合よりも短くなり、従っ
て負荷Ｚに供給される電力が低減される。なお、インバ
ータ装置のスイッチング周波数を共振回路の共振周波数
よりも高い範囲で最も低く設定しておく。
1 のエネルギが放出されていると、時刻ｔ5 の時点で、
ダイオードブリッジＤＢから、スイッチング素子Ｓ3 、
コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、スイッチ
ング素子Ｓ2 、ダイオードブリッジＤＢの経路で、負荷
電流ＩZ が流される。なお、定常動作時には、上記時刻
ｔ1 でも時刻ｔ5 で説明したと同様の動作状態となる。
そして、上記一連の動作を繰り返すことにより、ダイオ
ードブリッジＤＢの出力である直流電圧を交流電圧に変
換して、交流電圧が負荷回路に供給される。このインバ
ータ装置では、対角位置のスイッチング素子Ｓ1 ，Ｓ4
及びスイッチング素子Ｓ2 ，Ｓ3 の同時オン期間が、図
２に示すように一致している場合よりも短くなり、従っ
て負荷Ｚに供給される電力が低減される。なお、インバ
ータ装置のスイッチング周波数を共振回路の共振周波数
よりも高い範囲で最も低く設定しておく。
【００３５】つまり、このインバータ装置では、スイッ
チング素子Ｓ1 ，Ｓ2 のオン，オフのタイミングに対し
て、スイッチング素子Ｓ3 ，Ｓ4 のオン，オフの位相を
変化させることにより、スイッチング素子Ｓ1 ，Ｓ4 及
びスイッチング素子Ｓ2 ，Ｓ3 が同時にオンする時間を
変化させ、スイッチング素子Ｓ1 〜Ｓ4 のスイッチング
周波数を変化させずに、負荷回路に供給される電力を変
化させることができるのである。このため、交流電源Ａ
Ｃへの高周波出力の漏れを防止するフィルタ（図示せ
ず）の設計が容易となる。また、負荷Ｚが放電灯である
場合に、放電灯の発する光の周波数が変化し、赤外線リ
モコンなどの他の機器に悪影響を及ぼすということがな
い。さらに、放電灯がＨＩＤランプである場合、出力の
周波数変化によって音響的共鳴現象を起こす恐れも少な
くできる。
チング素子Ｓ1 ，Ｓ2 のオン，オフのタイミングに対し
て、スイッチング素子Ｓ3 ，Ｓ4 のオン，オフの位相を
変化させることにより、スイッチング素子Ｓ1 ，Ｓ4 及
びスイッチング素子Ｓ2 ，Ｓ3 が同時にオンする時間を
変化させ、スイッチング素子Ｓ1 〜Ｓ4 のスイッチング
周波数を変化させずに、負荷回路に供給される電力を変
化させることができるのである。このため、交流電源Ａ
Ｃへの高周波出力の漏れを防止するフィルタ（図示せ
ず）の設計が容易となる。また、負荷Ｚが放電灯である
場合に、放電灯の発する光の周波数が変化し、赤外線リ
モコンなどの他の機器に悪影響を及ぼすということがな
い。さらに、放電灯がＨＩＤランプである場合、出力の
周波数変化によって音響的共鳴現象を起こす恐れも少な
くできる。
【００３６】なお、上述の説明はスイッチング素子
Ｓ1 ，Ｓ2 のスイッチング位相に対してスイッチング素
子Ｓ3 ，Ｓ4 のスイッチング位相を遅らせた場合につい
て説明したが、逆に進ませても、同様に負荷回路に供給
される電力を変化させることができる。
Ｓ1 ，Ｓ2 のスイッチング位相に対してスイッチング素
子Ｓ3 ，Ｓ4 のスイッチング位相を遅らせた場合につい
て説明したが、逆に進ませても、同様に負荷回路に供給
される電力を変化させることができる。
【００３７】本実施例では、図４に示すように、ダイオ
ードブリッジＤＢの出力に対して直列に接続されたスイ
ッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ3 ，Ｓ
4 を同じスイッチング周期で交互にオン，オフさせ、且
つスイッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ
3 ，Ｓ4 の夫々のスイッチング周期を異ならせてある。
そして、さらにスイッチング素子Ｓ1 ，Ｓ2 のオン期間
をスイッチング素子Ｓ2 ，Ｓ3 のスイッチング周期以上
に長くしてある。
ードブリッジＤＢの出力に対して直列に接続されたスイ
ッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ3 ，Ｓ
4 を同じスイッチング周期で交互にオン，オフさせ、且
つスイッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ
3 ，Ｓ4 の夫々のスイッチング周期を異ならせてある。
そして、さらにスイッチング素子Ｓ1 ，Ｓ2 のオン期間
をスイッチング素子Ｓ2 ，Ｓ3 のスイッチング周期以上
に長くしてある。
【００３８】本実施例の場合にはスイッチング素子
Ｓ1 ，Ｓ2 のオン期間の長さをスイッチング素子Ｓ3 ，
Ｓ4 のオン期間の長さの６倍とし、スイッチング素子Ｓ
1 ，Ｓ2のスイッチング周期をスイッチング素子Ｓ3 ，
Ｓ4 のスイッチング周期の３倍に設定した場合を示す。
さらにこの動作を説明する。なお、本実施例の場合にも
スイッチング素子Ｓ1〜Ｓ2 のスイッチング周波数を共
振回路の共振周波数よりも高く設定してあるものとして
説明を行う。
Ｓ1 ，Ｓ2 のオン期間の長さをスイッチング素子Ｓ3 ，
Ｓ4 のオン期間の長さの６倍とし、スイッチング素子Ｓ
1 ，Ｓ2のスイッチング周期をスイッチング素子Ｓ3 ，
Ｓ4 のスイッチング周期の３倍に設定した場合を示す。
さらにこの動作を説明する。なお、本実施例の場合にも
スイッチング素子Ｓ1〜Ｓ2 のスイッチング周波数を共
振回路の共振周波数よりも高く設定してあるものとして
説明を行う。
【００３９】時刻ｔ0 〜ｔ1 では、図４（ａ），（ｄ）
に示すようにスイッチング素子Ｓ1，Ｓ4 をオンとする
制御信号Ｖ1 ，Ｖ4 が与えられ、それまでにインダクタ
Ｌ1に蓄積されていたエネルギを放出した後に、スイッ
チング素子Ｓ1 ，Ｓ4 がオンとなることにより、図１の
矢印方向の負荷電流ＩZ が流れる。時刻ｔ 1 〜ｔ 2 で
は、図４（ａ）に示すように、スイッチング素子Ｓ 1 の
みがオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタＬ 1 、負荷Ｚ及びコンデンサ
Ｃ 2 、スイッチング素子Ｓ 3 の寄生ダイオード、スイッ
チング素子Ｓ 1 の経路で電流が流れる。時刻ｔ2 〜ｔ3
では、図４（ｃ）に示すようにスイッチング素子Ｓ3 を
オンとする制御信号Ｖ3 が与えられ、このときスイッチ
ング素子Ｓ1 がオンであるので、時刻ｔ 1 〜ｔ 2 と同様
に、共振回路に蓄積されたエネルギによって、インダク
タＬ1 、負荷Ｚ及びコンデンサＣ2 、スイッチング素子
Ｓ3 の寄生ダイオード、スイッチング素子Ｓ1 の経路で
電流が流れる。 時刻ｔ 3 〜ｔ 4 では、図４（ａ）に示す
ように、時刻ｔ 1 〜ｔ 2 と同様に、スイッチング素子Ｓ
1 のみがオンとなることにより、共振回路に蓄積された
エネルギによって、インダクタＬ 1 、負荷Ｚ及びコンデ
ンサＣ 2 、スイッチング素子Ｓ 3 の規制ダイオード、ス
イッチング素子Ｓ 1 の経路で電流が流れる。
に示すようにスイッチング素子Ｓ1，Ｓ4 をオンとする
制御信号Ｖ1 ，Ｖ4 が与えられ、それまでにインダクタ
Ｌ1に蓄積されていたエネルギを放出した後に、スイッ
チング素子Ｓ1 ，Ｓ4 がオンとなることにより、図１の
矢印方向の負荷電流ＩZ が流れる。時刻ｔ 1 〜ｔ 2 で
は、図４（ａ）に示すように、スイッチング素子Ｓ 1 の
みがオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタＬ 1 、負荷Ｚ及びコンデンサ
Ｃ 2 、スイッチング素子Ｓ 3 の寄生ダイオード、スイッ
チング素子Ｓ 1 の経路で電流が流れる。時刻ｔ2 〜ｔ3
では、図４（ｃ）に示すようにスイッチング素子Ｓ3 を
オンとする制御信号Ｖ3 が与えられ、このときスイッチ
ング素子Ｓ1 がオンであるので、時刻ｔ 1 〜ｔ 2 と同様
に、共振回路に蓄積されたエネルギによって、インダク
タＬ1 、負荷Ｚ及びコンデンサＣ2 、スイッチング素子
Ｓ3 の寄生ダイオード、スイッチング素子Ｓ1 の経路で
電流が流れる。 時刻ｔ 3 〜ｔ 4 では、図４（ａ）に示す
ように、時刻ｔ 1 〜ｔ 2 と同様に、スイッチング素子Ｓ
1 のみがオンとなることにより、共振回路に蓄積された
エネルギによって、インダクタＬ 1 、負荷Ｚ及びコンデ
ンサＣ 2 、スイッチング素子Ｓ 3 の規制ダイオード、ス
イッチング素子Ｓ 1 の経路で電流が流れる。
【００４０】時刻ｔ4 〜ｔ5 では、さらにスイッチング
素子Ｓ4 をオンとする制御信号Ｖ4が与えられ、スイッ
チング素子Ｓ1 ，Ｓ4 が共にオンとなることにより、負
荷Ｚに図１の矢印方向の電流が流れる。なお、共振回路
にエネルギが残っている場合には、この共振回路のエネ
ルギを加算する形で、負荷Ｚに負荷電流ＩZ が流れる。
時刻ｔ 5 〜ｔ 6 では、図４（ａ）に示すように、時刻ｔ
1 〜ｔ 2 と同様に、スイッチング素子Ｓ 1 のみがオンと
なることにより、共振回路に蓄積されたエネルギによっ
て、インダクタＬ 1 、負荷Ｚ及びコンデンサＣ 2 、スイ
ッチング素子Ｓ 3 の寄生ダイオード、スイッチング素子
Ｓ 1 の経路で電流が流れる。
素子Ｓ4 をオンとする制御信号Ｖ4が与えられ、スイッ
チング素子Ｓ1 ，Ｓ4 が共にオンとなることにより、負
荷Ｚに図１の矢印方向の電流が流れる。なお、共振回路
にエネルギが残っている場合には、この共振回路のエネ
ルギを加算する形で、負荷Ｚに負荷電流ＩZ が流れる。
時刻ｔ 5 〜ｔ 6 では、図４（ａ）に示すように、時刻ｔ
1 〜ｔ 2 と同様に、スイッチング素子Ｓ 1 のみがオンと
なることにより、共振回路に蓄積されたエネルギによっ
て、インダクタＬ 1 、負荷Ｚ及びコンデンサＣ 2 、スイ
ッチング素子Ｓ 3 の寄生ダイオード、スイッチング素子
Ｓ 1 の経路で電流が流れる。
【００４１】時刻ｔ6 〜ｔ7 では、図４（ａ）に示すよ
うにスイッチング素子Ｓ1 をオンとする制御信号Ｖ1 が
与えられなくなり、スイッチング素子Ｓ1 ，Ｓ4 が共に
オフとなり、同時に同図（ｂ），（ｃ）に示すようにス
イッチング素子Ｓ2 ，Ｓ3 をオンとする制御信号Ｖ2 ，
Ｖ3 が与えられることにより、共振回路に蓄積されたエ
ネルギによって、インダクタＬ 1 、負荷Ｚ及びコンデン
サＣ 2 、スイッチング素子素子Ｓ 3 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ 2 の寄生ダイオードの経路で電流が流れ、その後
にスイッチング素子Ｓ2 ，Ｓ3 がオンとなり、図１中の
矢印と逆方向の負荷電流ＩZ が流れる。時刻ｔ 7 〜ｔ 8
では、図４（ｂ）に示すように、スイッチング素子Ｓ 2
のみオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタＬ 1 、スイッチング素子
Ｓ 2 、スイッチング素子Ｓ 4 の寄生ダイオード、負荷Ｚ
及びコンデンサＣ 2 の経路で電流が流れる。
うにスイッチング素子Ｓ1 をオンとする制御信号Ｖ1 が
与えられなくなり、スイッチング素子Ｓ1 ，Ｓ4 が共に
オフとなり、同時に同図（ｂ），（ｃ）に示すようにス
イッチング素子Ｓ2 ，Ｓ3 をオンとする制御信号Ｖ2 ，
Ｖ3 が与えられることにより、共振回路に蓄積されたエ
ネルギによって、インダクタＬ 1 、負荷Ｚ及びコンデン
サＣ 2 、スイッチング素子素子Ｓ 3 の寄生ダイオード、
ダイオードブリッジＤＢ、交流電源ＡＣ、スイッチング
素子Ｓ 2 の寄生ダイオードの経路で電流が流れ、その後
にスイッチング素子Ｓ2 ，Ｓ3 がオンとなり、図１中の
矢印と逆方向の負荷電流ＩZ が流れる。時刻ｔ 7 〜ｔ 8
では、図４（ｂ）に示すように、スイッチング素子Ｓ 2
のみオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタＬ 1 、スイッチング素子
Ｓ 2 、スイッチング素子Ｓ 4 の寄生ダイオード、負荷Ｚ
及びコンデンサＣ 2 の経路で電流が流れる。
【００４２】時刻ｔ8 〜ｔ9 では、スイッチング素子Ｓ
4 をオンとする制御信号Ｖ4 が与えられるので、共振回
路に蓄積されたエネルギによって、インダクタＬ1 、ス
イッチング素子Ｓ2 、スイッチング素子Ｓ4 の寄生ダイ
オード、負荷Ｚ及びコンデンサＣ2 の経路で電流が流れ
る。時刻ｔ 9 〜ｔ 10 では、時刻ｔ 7 〜ｔ 8 と同様に、図
４（ｂ）に示すように、スイッチング素子Ｓ 2 のみオン
となることにより、共振回路に蓄積されたエネルギによ
って、インダクタＬ 1 、スイッチング素子Ｓ 2 、スイッ
チング素子Ｓ 4 の寄生ダイオード、負荷Ｚ及びコンデン
サＣ 2 の経路で電流が流れる。時刻ｔ10〜ｔ11では、さ
らにスイッチング素子Ｓ3 をオンとする制御信号Ｖ3が
与えられ、スイッチング素子Ｓ2 ，Ｓ3 が共にオンとな
ることにより、負荷Ｚに図１の矢印と反対方向の電流が
流れる。なお、共振回路にエネルギが残っている場合に
は、この共振回路のエネルギを加算する形で、負荷Ｚに
負荷電流ＩZ が流れる。時刻ｔ 11 〜ｔ 12 では、時刻ｔ 7
〜ｔ 8 と同様に、図４（ｂ）に示すように、スイッチン
グ素子Ｓ 2 のみオンとなることにより、共振回路に蓄積
されたエネルギによって、インダクタＬ 1 、スイッチン
グ素子Ｓ 2 、スイッチング素子Ｓ 4 の寄生ダイオード、
負荷Ｚ及びコンデンサＣ 2 の経路で電流が流れる。
4 をオンとする制御信号Ｖ4 が与えられるので、共振回
路に蓄積されたエネルギによって、インダクタＬ1 、ス
イッチング素子Ｓ2 、スイッチング素子Ｓ4 の寄生ダイ
オード、負荷Ｚ及びコンデンサＣ2 の経路で電流が流れ
る。時刻ｔ 9 〜ｔ 10 では、時刻ｔ 7 〜ｔ 8 と同様に、図
４（ｂ）に示すように、スイッチング素子Ｓ 2 のみオン
となることにより、共振回路に蓄積されたエネルギによ
って、インダクタＬ 1 、スイッチング素子Ｓ 2 、スイッ
チング素子Ｓ 4 の寄生ダイオード、負荷Ｚ及びコンデン
サＣ 2 の経路で電流が流れる。時刻ｔ10〜ｔ11では、さ
らにスイッチング素子Ｓ3 をオンとする制御信号Ｖ3が
与えられ、スイッチング素子Ｓ2 ，Ｓ3 が共にオンとな
ることにより、負荷Ｚに図１の矢印と反対方向の電流が
流れる。なお、共振回路にエネルギが残っている場合に
は、この共振回路のエネルギを加算する形で、負荷Ｚに
負荷電流ＩZ が流れる。時刻ｔ 11 〜ｔ 12 では、時刻ｔ 7
〜ｔ 8 と同様に、図４（ｂ）に示すように、スイッチン
グ素子Ｓ 2 のみオンとなることにより、共振回路に蓄積
されたエネルギによって、インダクタＬ 1 、スイッチン
グ素子Ｓ 2 、スイッチング素子Ｓ 4 の寄生ダイオード、
負荷Ｚ及びコンデンサＣ 2 の経路で電流が流れる。
【００４３】そして、時刻ｔ12以降に上述した一連の動
作が繰り返される。ここで、インダクタＬ1 に蓄積され
るエネルギに着目すると、スイッチング素子Ｓ1 ，Ｓ2
の夫々のオン期間に応じて正負の直流成分が蓄えられる
ことになる。つまり、スイッチング素子Ｓ1 のオン期間
には正の直流成分が蓄えられ、逆にスイッチング素子Ｓ
2 のオン期間には負の直流成分が蓄えられる。そして、
スイッチング素子Ｓ1，Ｓ2 のいずれがオンであるかに
より、インダクタＬ1 に蓄積されたエネルギが正負の直
流成分として負荷Ｚに印加されることになる。なお、直
流成分は正負でバランスした状態で負荷Ｚに印加され
る。
作が繰り返される。ここで、インダクタＬ1 に蓄積され
るエネルギに着目すると、スイッチング素子Ｓ1 ，Ｓ2
の夫々のオン期間に応じて正負の直流成分が蓄えられる
ことになる。つまり、スイッチング素子Ｓ1 のオン期間
には正の直流成分が蓄えられ、逆にスイッチング素子Ｓ
2 のオン期間には負の直流成分が蓄えられる。そして、
スイッチング素子Ｓ1，Ｓ2 のいずれがオンであるかに
より、インダクタＬ1 に蓄積されたエネルギが正負の直
流成分として負荷Ｚに印加されることになる。なお、直
流成分は正負でバランスした状態で負荷Ｚに印加され
る。
【００４４】図５は、上述した図３のように、スイッチ
ング素子Ｓ1 ，Ｓ2 のオン，オフのタイミングとスイッ
チング素子Ｓ3 ，Ｓ4 のオン，オフのタイミングをずら
し、対角位置のスイッチング素子Ｓ1 ，Ｓ4 及びスイッ
チング素子Ｓ2 ，Ｓ3 の同時オンの期間を短くし、負荷
Ｚに供給される電力を低減した場合を示す。このように
すれば、図３で説明したと同様に、スイッチング周波数
を変化させずに、負荷Ｚに供給される電力を変化させる
ことができる。すなわち、スイッチング素子Ｓ 1 ，Ｓ 2
のスイッチング周期を相対的に長く（スイッチング周波
数を低く）、スイッチング素子Ｓ 3 ，Ｓ 4 のスイッチン
グ周期を相対的に短く（スイッチング周波数を高く）す
れば、負荷Ｚに供給する交流出力の周波数は低くなる
が、スイッチング素子Ｓ 3 ，Ｓ 4 の短いスイッチング周
期により高周波のパルス電圧がＬＣ共振回路（インダク
タＬ 1 及びコンデンサＣ 2 ）に印加され、高周波パルスに
対応するＬＣ共振回路のインダクタＬ 1 及びコンデンサ
Ｃ 2 は低周波のスイッチング周波数に対するＬＣ共振回
路のインダクタ及びコンデンサと比較して小さい部品で
設計することが可能となり、これらのＬＣ共振回路を使
用することでＬＣ共振回路の両端に印加されるパルス状
の高周波電圧を低周波の交流電圧に変換して、上述の図
３に示したような制御を行った場合に比較して、特に放
電灯を負荷Ｚとし、放電灯の出力を絞ったときの安定点
灯が可能となって、放電灯の立ち消えを防止することが
できる。
ング素子Ｓ1 ，Ｓ2 のオン，オフのタイミングとスイッ
チング素子Ｓ3 ，Ｓ4 のオン，オフのタイミングをずら
し、対角位置のスイッチング素子Ｓ1 ，Ｓ4 及びスイッ
チング素子Ｓ2 ，Ｓ3 の同時オンの期間を短くし、負荷
Ｚに供給される電力を低減した場合を示す。このように
すれば、図３で説明したと同様に、スイッチング周波数
を変化させずに、負荷Ｚに供給される電力を変化させる
ことができる。すなわち、スイッチング素子Ｓ 1 ，Ｓ 2
のスイッチング周期を相対的に長く（スイッチング周波
数を低く）、スイッチング素子Ｓ 3 ，Ｓ 4 のスイッチン
グ周期を相対的に短く（スイッチング周波数を高く）す
れば、負荷Ｚに供給する交流出力の周波数は低くなる
が、スイッチング素子Ｓ 3 ，Ｓ 4 の短いスイッチング周
期により高周波のパルス電圧がＬＣ共振回路（インダク
タＬ 1 及びコンデンサＣ 2 ）に印加され、高周波パルスに
対応するＬＣ共振回路のインダクタＬ 1 及びコンデンサ
Ｃ 2 は低周波のスイッチング周波数に対するＬＣ共振回
路のインダクタ及びコンデンサと比較して小さい部品で
設計することが可能となり、これらのＬＣ共振回路を使
用することでＬＣ共振回路の両端に印加されるパルス状
の高周波電圧を低周波の交流電圧に変換して、上述の図
３に示したような制御を行った場合に比較して、特に放
電灯を負荷Ｚとし、放電灯の出力を絞ったときの安定点
灯が可能となって、放電灯の立ち消えを防止することが
できる。
【００４５】
【００４６】図６に上記インバータ装置における制御回
路１の具体回路を示す。この制御回路１は、制御信号Ｖ
1 〜Ｖ4 の基になる矩形波信号を発生する発振回路２
と、この発振回路２の出力に応じてスイッチング素子Ｓ
1 ，Ｓ2 を駆動する駆動回路３，４と、発振回路２の出
力を一定時間遅延させた信号を作成する遅延回路５と、
この遅延回路５の出力に応じてスイッチング素子Ｓ3 ，
Ｓ4 を駆動する駆動回路６，７とで構成してある。
路１の具体回路を示す。この制御回路１は、制御信号Ｖ
1 〜Ｖ4 の基になる矩形波信号を発生する発振回路２
と、この発振回路２の出力に応じてスイッチング素子Ｓ
1 ，Ｓ2 を駆動する駆動回路３，４と、発振回路２の出
力を一定時間遅延させた信号を作成する遅延回路５と、
この遅延回路５の出力に応じてスイッチング素子Ｓ3 ，
Ｓ4 を駆動する駆動回路６，７とで構成してある。
【００４７】発振回路２は、基本周波の矩形波信号を発
生する基本周波発振部２１と、この基本周波発振部２１
の出力の２分周する分周部２２と、基本周波発振部２１
の出力の４分周する分周部２３とで構成してある。基本
周波発振部２１は、タイマＩＣ２ａと、このタイマＩＣ
２ａの外付け抵抗Ｒ11、可変抵抗ＶＲ11，ＶＲ12、ダイ
オードＤ11，Ｄ12及びコンデンサＣ11で構成され、図７
（ｔ）の矩形波信号ＶOUT を発生する。ここで、可変抵
抗ＶＲ11，ＶＲ12の調整により、矩形波信号ＶOUT のハ
イレベル期間とローレベル期間との比率を可変できるよ
うになっている。
生する基本周波発振部２１と、この基本周波発振部２１
の出力の２分周する分周部２２と、基本周波発振部２１
の出力の４分周する分周部２３とで構成してある。基本
周波発振部２１は、タイマＩＣ２ａと、このタイマＩＣ
２ａの外付け抵抗Ｒ11、可変抵抗ＶＲ11，ＶＲ12、ダイ
オードＤ11，Ｄ12及びコンデンサＣ11で構成され、図７
（ｔ）の矩形波信号ＶOUT を発生する。ここで、可変抵
抗ＶＲ11，ＶＲ12の調整により、矩形波信号ＶOUT のハ
イレベル期間とローレベル期間との比率を可変できるよ
うになっている。
【００４８】分周部２２は、基本周波発振部２１の出力
ＶOUT の立上りをクロックとして２分周した出力を生じ
る分周用ＩＣ（例えば、４５１６Ｂ）２２ａで構成して
あり、図７（ａ）に示す出力Ｖａを発生する。分周部２
３は、Ｄフリップフロップ（例えば、４０１８）２３ａ
と、アンドゲートＡＮＤ4 と、分周用ＩＣ（例えば、４
５１６Ｂ）２３ｂを用いて構成してあり、Ｄフリップフ
ロップ（例えば、４０１８）２３ａと、アンドゲートＡ
ＮＤ4とにより図７（ｂ）に示す出力Ｖｂを作成し、そ
の出力Ｖｂの立上りをクロックとして分周用ＩＣ２３ｂ
で同図（ｃ）に示す出力Ｖｎを作成する。なお、上述の
場合には図７におけるｔ0 −ｔ13の遅れ時間を付与する
ために上記構成としてある。スイッチング素子Ｓ1 を駆
動する駆動回路３は、スイッチング素子Ｓ2 と同時オン
してダイオードブリッジＤＢ間を短絡することを防止す
るデッドオフ期間を発振回路２の出力Ｖｎに設定するデ
ッドオフ回路３１と、このデッド回路３１の出力をレベ
ルシフトしてスイッチング素子Ｓ1 に与えるレベルシフ
ト回路３２とで構成してある。
ＶOUT の立上りをクロックとして２分周した出力を生じ
る分周用ＩＣ（例えば、４５１６Ｂ）２２ａで構成して
あり、図７（ａ）に示す出力Ｖａを発生する。分周部２
３は、Ｄフリップフロップ（例えば、４０１８）２３ａ
と、アンドゲートＡＮＤ4 と、分周用ＩＣ（例えば、４
５１６Ｂ）２３ｂを用いて構成してあり、Ｄフリップフ
ロップ（例えば、４０１８）２３ａと、アンドゲートＡ
ＮＤ4とにより図７（ｂ）に示す出力Ｖｂを作成し、そ
の出力Ｖｂの立上りをクロックとして分周用ＩＣ２３ｂ
で同図（ｃ）に示す出力Ｖｎを作成する。なお、上述の
場合には図７におけるｔ0 −ｔ13の遅れ時間を付与する
ために上記構成としてある。スイッチング素子Ｓ1 を駆
動する駆動回路３は、スイッチング素子Ｓ2 と同時オン
してダイオードブリッジＤＢ間を短絡することを防止す
るデッドオフ期間を発振回路２の出力Ｖｎに設定するデ
ッドオフ回路３１と、このデッド回路３１の出力をレベ
ルシフトしてスイッチング素子Ｓ1 に与えるレベルシフ
ト回路３２とで構成してある。
【００４９】ところで、上述の場合には説明しなかった
が、ダイオードブリッジＤＢに対して直列に接続された
スイッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子
Ｓ3 ，Ｓ 4 が同時にオンすると、電源短絡状態になるた
め、それを防止するためにスイッチング素子Ｓ1 ，Ｓ2
あるいはスイッチング素子Ｓ3 ，Ｓ4 がオン，オフに切
り換わる時点には、スイッチング素子Ｓ1 ，Ｓ2 あるい
はスイッチング素子Ｓ3 ，Ｓ4 が共にオフとなるいわゆ
るデットオフ期間が設けられる。
が、ダイオードブリッジＤＢに対して直列に接続された
スイッチング素子Ｓ1 ，Ｓ2 及びスイッチング素子
Ｓ3 ，Ｓ 4 が同時にオンすると、電源短絡状態になるた
め、それを防止するためにスイッチング素子Ｓ1 ，Ｓ2
あるいはスイッチング素子Ｓ3 ，Ｓ4 がオン，オフに切
り換わる時点には、スイッチング素子Ｓ1 ，Ｓ2 あるい
はスイッチング素子Ｓ3 ，Ｓ4 が共にオフとなるいわゆ
るデットオフ期間が設けられる。
【００５０】デッドオフ回路３１は、可変抵抗ＶＲ13〜
ＶＲ15、ダイオードＤ13，Ｄ14、コンデンサＣ12及びバ
ッファアンプＢ1 で構成してある。つまり、可変抵抗Ｖ
Ｒ13，ＶＲ14とコンデンサＣ12の時定数で決まる時間
（図７におけるｔ13−ｔ1 の期間）だけ、発振回路２の
出力Ｖｎの立上りを遅らせた図７（ｄ）に示す出力Ｖｏ
を発生する。
ＶＲ15、ダイオードＤ13，Ｄ14、コンデンサＣ12及びバ
ッファアンプＢ1 で構成してある。つまり、可変抵抗Ｖ
Ｒ13，ＶＲ14とコンデンサＣ12の時定数で決まる時間
（図７におけるｔ13−ｔ1 の期間）だけ、発振回路２の
出力Ｖｎの立上りを遅らせた図７（ｄ）に示す出力Ｖｏ
を発生する。
【００５１】レベルシフト回路３２は、トランジスタＱ
11〜Ｑ14からなるカレントミラー回路ＣＭ3 と、バッフ
ァアンプＢ2 と、ダイオードブリッジＤＢの出力電圧を
定電圧化するツェナダイオードＺＤ1 及びコンデンサＣ
18からなる定電圧回路３３とで構成してある。このレベ
ルシフト回路３２では、カレントミラー回路ＣＭ3 でデ
ッドオフ回路３１の出力を電流に代えて、異なる電位で
動作するバッファアンプＢ2 に信号を伝達し、バッファ
アンプＢ2 の出力を制御信号Ｖ1 （図７（ｒ）に示す）
としてスイッチング素子Ｓ1 に与える。
11〜Ｑ14からなるカレントミラー回路ＣＭ3 と、バッフ
ァアンプＢ2 と、ダイオードブリッジＤＢの出力電圧を
定電圧化するツェナダイオードＺＤ1 及びコンデンサＣ
18からなる定電圧回路３３とで構成してある。このレベ
ルシフト回路３２では、カレントミラー回路ＣＭ3 でデ
ッドオフ回路３１の出力を電流に代えて、異なる電位で
動作するバッファアンプＢ2 に信号を伝達し、バッファ
アンプＢ2 の出力を制御信号Ｖ1 （図７（ｒ）に示す）
としてスイッチング素子Ｓ1 に与える。
【００５２】スイッチング素子Ｓ2 の駆動回路４は、ス
イッチング素子Ｓ2 と同時オンしてダイオードブリッジ
ＤＢ間を短絡することを防止するデッドオフ期間を発振
回路２の出力Ｖａから設定するデッドオフ回路４１で構
成してある。なお、スイッチング素子Ｓ2 の動作基準電
位は制御回路１の基準電位と一致しているので、レベル
シフト回路は必要ない。
イッチング素子Ｓ2 と同時オンしてダイオードブリッジ
ＤＢ間を短絡することを防止するデッドオフ期間を発振
回路２の出力Ｖａから設定するデッドオフ回路４１で構
成してある。なお、スイッチング素子Ｓ2 の動作基準電
位は制御回路１の基準電位と一致しているので、レベル
シフト回路は必要ない。
【００５３】上記デッドオフ回路４１は、インバータゲ
ートＩ1 、可変抵抗ＶＲ16〜ＶＲ18、ダイオードＤ15，
Ｄ16、コンデンサＣ13及びバッファアンプＢ3 で構成し
てある。このデッドオフ回路４１では、インバータゲー
トＩ1 で発振回路２の出力Ｖｎを反転し、可変抵抗ＶＲ
16，ＶＲ17とコンデンサＣ13の時定数で決まる時間（図
７のｔ11−ｔ12で示す期間）だけ、発振回路２の出力Ｖ
ｎの立上りを遅らせた図７（ｓ）に示す制御信号Ｖ2 を
作成する。
ートＩ1 、可変抵抗ＶＲ16〜ＶＲ18、ダイオードＤ15，
Ｄ16、コンデンサＣ13及びバッファアンプＢ3 で構成し
てある。このデッドオフ回路４１では、インバータゲー
トＩ1 で発振回路２の出力Ｖｎを反転し、可変抵抗ＶＲ
16，ＶＲ17とコンデンサＣ13の時定数で決まる時間（図
７のｔ11−ｔ12で示す期間）だけ、発振回路２の出力Ｖ
ｎの立上りを遅らせた図７（ｓ）に示す制御信号Ｖ2 を
作成する。
【００５４】遅延回路５は、発振回路２の出力Ｖａを遅
延する時間を設定する遅延時間設定部５１と、この遅延
時間設定部５１の遅延時間に応じて発振回路２の出力Ｖ
ａを全体的に遅延させた信号を作成する遅延信号作成部
５２とで構成してある。遅延時間設定部５１は、可変抵
抗ＶＲ19，ＶＲ20、ダイオードＤ17、コンデンサＣ14、
インバータゲートＩ3 ，Ｉ4 とで構成し、可変抵抗ＶＲ
19とコンデンサＣ14の時定数で決まる時間（例えば、図
７のｔ0 −ｔ2 で示す期間）が、発振回路２の出力Ｖａ
を遅延する時間となる。さらに詳しくは、発振回路２の
出力Ｖａの立上りから図７（ｅ）に示すようにコンデン
サＣ14の充電が開始され、コンデンサＣ14の両端電圧が
インバータゲートＩ3 のスレッショルド電圧に達したと
き、図７（ｆ）に示すインバータゲートＩ3 の出力Ｖｄ
が得られる。
延する時間を設定する遅延時間設定部５１と、この遅延
時間設定部５１の遅延時間に応じて発振回路２の出力Ｖ
ａを全体的に遅延させた信号を作成する遅延信号作成部
５２とで構成してある。遅延時間設定部５１は、可変抵
抗ＶＲ19，ＶＲ20、ダイオードＤ17、コンデンサＣ14、
インバータゲートＩ3 ，Ｉ4 とで構成し、可変抵抗ＶＲ
19とコンデンサＣ14の時定数で決まる時間（例えば、図
７のｔ0 −ｔ2 で示す期間）が、発振回路２の出力Ｖａ
を遅延する時間となる。さらに詳しくは、発振回路２の
出力Ｖａの立上りから図７（ｅ）に示すようにコンデン
サＣ14の充電が開始され、コンデンサＣ14の両端電圧が
インバータゲートＩ3 のスレッショルド電圧に達したと
き、図７（ｆ）に示すインバータゲートＩ3 の出力Ｖｄ
が得られる。
【００５５】遅延信号作成部５２は、遅延時間設定部５
１のインバータゲートＩ3 の出力Ｖｄと発振回路２の出
力ＶａとのアンドをとるアンドゲートＡＮＤ1 と、遅延
時間を得るためのコンデンサＣ15と、アンドゲートＡＮ
Ｄ1 の出力ＶｇでコンデンサＣ15を充電するトランジス
タＱ21〜Ｑ24からなるカレントミラー回路ＣＭ1 と、コ
ンデンサＣ15の両端電圧を所定電圧と比較するコンパレ
ータＣＰ1 と、発振回路２の出力Ｖａを反転するインバ
ータゲートＩ2 と、インバータゲートＩ2 の出力Ｖｆと
コンパレータＣＰ1 の出力Ｖｉとのアンドをとるアンド
ゲートＡＮＤ2と、アンドゲートＡＮＤ2 の出力Ｖｊと
遅延時間設定部５１の出力Ｖｅとのオアをとるオアゲー
トＯＲ1 と、オアゲートＯＲ1 の出力Ｖｋとインバータ
ゲートＩ 2 の出力ＶｆとのアンドをとるアンドゲートＡ
ＮＤ3 と、アンドゲートＡＮＤ3の出力Ｖｌに応じてコ
ンデンサＣ15の放電を行うトランジスタＱ25，Ｑ26から
なるカレントミラー回路ＣＭ2 とで構成してある。
１のインバータゲートＩ3 の出力Ｖｄと発振回路２の出
力ＶａとのアンドをとるアンドゲートＡＮＤ1 と、遅延
時間を得るためのコンデンサＣ15と、アンドゲートＡＮ
Ｄ1 の出力ＶｇでコンデンサＣ15を充電するトランジス
タＱ21〜Ｑ24からなるカレントミラー回路ＣＭ1 と、コ
ンデンサＣ15の両端電圧を所定電圧と比較するコンパレ
ータＣＰ1 と、発振回路２の出力Ｖａを反転するインバ
ータゲートＩ2 と、インバータゲートＩ2 の出力Ｖｆと
コンパレータＣＰ1 の出力Ｖｉとのアンドをとるアンド
ゲートＡＮＤ2と、アンドゲートＡＮＤ2 の出力Ｖｊと
遅延時間設定部５１の出力Ｖｅとのオアをとるオアゲー
トＯＲ1 と、オアゲートＯＲ1 の出力Ｖｋとインバータ
ゲートＩ 2 の出力ＶｆとのアンドをとるアンドゲートＡ
ＮＤ3 と、アンドゲートＡＮＤ3の出力Ｖｌに応じてコ
ンデンサＣ15の放電を行うトランジスタＱ25，Ｑ26から
なるカレントミラー回路ＣＭ2 とで構成してある。
【００５６】以下、この遅延信号作成部５２の動作を説
明する。アンドゲートＡＮＤ1 で、図７（ｆ）に示す遅
延時間設定部５１のインバータゲートＩ3 の出力Ｖｄ
と、発振回路２の出力Ｖａとのアンドをとると、このア
ンドゲートＡＮＤ1 の出力Ｖｇは、図７（ｉ）に示すよ
うに、遅延時間設定部５１で設定した遅延時間に相当す
る期間ハイレベルとなる。このアンドゲートＡＮＤ1 の
出力Ｖｇがハイレベルである期間、図７（ｊ）に示すよ
うにコンデンサＣ15がカレントミラー回路ＣＭ1で充電
される。ここで、コンパレータＣＰ1 の基準電圧はほぼ
０Ｖに設定してあるので、その出力Ｖｉは図７（ｋ）に
示すようにハイレベルに保たれる。
明する。アンドゲートＡＮＤ1 で、図７（ｆ）に示す遅
延時間設定部５１のインバータゲートＩ3 の出力Ｖｄ
と、発振回路２の出力Ｖａとのアンドをとると、このア
ンドゲートＡＮＤ1 の出力Ｖｇは、図７（ｉ）に示すよ
うに、遅延時間設定部５１で設定した遅延時間に相当す
る期間ハイレベルとなる。このアンドゲートＡＮＤ1 の
出力Ｖｇがハイレベルである期間、図７（ｊ）に示すよ
うにコンデンサＣ15がカレントミラー回路ＣＭ1で充電
される。ここで、コンパレータＣＰ1 の基準電圧はほぼ
０Ｖに設定してあるので、その出力Ｖｉは図７（ｋ）に
示すようにハイレベルに保たれる。
【００５７】上述の動作時点では、図７（ｈ）に示すよ
うにインバータゲートＩ2 の出力Ｖｆはローレベルであ
るので、同図（ｌ）に示すようにアンドゲートＡＮＤ2
の出力Ｖｊはローレベルとなっている。そして、上記コ
ンパレータＣＰ1 の出力ＶｉはコンデンサＣ15が充電さ
れている期間ハイレベルに保たれる。いま、図７（ａ）
に示すように発振回路２の出力Ｖａがローレベルとなる
と、同図（ｈ）に示すようにインバータゲートＩ2 の出
力Ｖｆがハイレベルとなる。このため、同図（ｌ）に示
すようにアンドゲートＡＮＤ2 の出力Ｖｊがハイレベル
となる。これにより、遅延時間設定部５１のインバータ
ゲートＩ4 の出力Ｖｅがローレベルに立ち下がった後
も、オアゲートＯＲ1 の出力Ｖｋは図７（ｍ）に示すよ
うにハイレベルに保たれる。
うにインバータゲートＩ2 の出力Ｖｆはローレベルであ
るので、同図（ｌ）に示すようにアンドゲートＡＮＤ2
の出力Ｖｊはローレベルとなっている。そして、上記コ
ンパレータＣＰ1 の出力ＶｉはコンデンサＣ15が充電さ
れている期間ハイレベルに保たれる。いま、図７（ａ）
に示すように発振回路２の出力Ｖａがローレベルとなる
と、同図（ｈ）に示すようにインバータゲートＩ2 の出
力Ｖｆがハイレベルとなる。このため、同図（ｌ）に示
すようにアンドゲートＡＮＤ2 の出力Ｖｊがハイレベル
となる。これにより、遅延時間設定部５１のインバータ
ゲートＩ4 の出力Ｖｅがローレベルに立ち下がった後
も、オアゲートＯＲ1 の出力Ｖｋは図７（ｍ）に示すよ
うにハイレベルに保たれる。
【００５８】このとき、アンドゲートＡＮＤ3 の出力Ｖ
ｌが図７（ｎ）に示すようにハイレベルになることによ
り、カレントミラー回路ＣＭ2 が動作し、コンデンサＣ
15の放電が開始される。ここで、カレントミラー回路Ｃ
Ｍ2 と上記カレントミラー回路ＣＭ1 はミラー比が１：
１に設定してあるので、図７（ｊ）に示すように、遅延
時間設定部５１で設定した遅延時間と同じ時間後に、コ
ンデンサＣ15が完全に放電される。
ｌが図７（ｎ）に示すようにハイレベルになることによ
り、カレントミラー回路ＣＭ2 が動作し、コンデンサＣ
15の放電が開始される。ここで、カレントミラー回路Ｃ
Ｍ2 と上記カレントミラー回路ＣＭ1 はミラー比が１：
１に設定してあるので、図７（ｊ）に示すように、遅延
時間設定部５１で設定した遅延時間と同じ時間後に、コ
ンデンサＣ15が完全に放電される。
【００５９】そして、コンデンサＣ15が完全に放電され
ると、コンパレータＣＰ1 の出力Ｖｉは図７（ｋ）に示
すようにローレベルとなる。これにより、アンドゲート
ＡＮＤ2 の出力Ｖｊが図７（ｌ）に示すようにローレベ
ルとなり、オアゲートＯＲ1の出力Ｖｋも同図（ｍ）に
示すようにローレベルとなる。そして、そのオアゲート
ＯＲ1 の出力ＶｋによりアンドゲートＡＮＤ3 の出力Ｖ
ｌが図７（ｎ）に示すようにローレベルになり、カレン
トミラー回路ＣＭ2 の動作が停止される。
ると、コンパレータＣＰ1 の出力Ｖｉは図７（ｋ）に示
すようにローレベルとなる。これにより、アンドゲート
ＡＮＤ2 の出力Ｖｊが図７（ｌ）に示すようにローレベ
ルとなり、オアゲートＯＲ1の出力Ｖｋも同図（ｍ）に
示すようにローレベルとなる。そして、そのオアゲート
ＯＲ1 の出力ＶｋによりアンドゲートＡＮＤ3 の出力Ｖ
ｌが図７（ｎ）に示すようにローレベルになり、カレン
トミラー回路ＣＭ2 の動作が停止される。
【００６０】つまり、上記遅延信号作成部５２は、遅延
時間設定部５１で設定された時間と同じだけの時間、オ
アゲートＯＲ1 の出力Ｖｋの立下りを遅らせるために設
けてあり、遅延時間設定部５１の遅延時間に応じて発振
回路２の出力Ｖａを全体的に遅延させた信号を作成して
いる。そして、この信号Ｖｋを基にして駆動回路６，７
がスイッチング素子Ｓ3 ，Ｓ4 を駆動する。スイッチン
グ素子Ｓ3 の駆動回路６は、デッドオフ回路６１、及び
レベルシフト回路６２で構成し、スイッチング素子Ｓ4
の駆動回路７は、デッドオフ回路７１で構成してある。
時間設定部５１で設定された時間と同じだけの時間、オ
アゲートＯＲ1 の出力Ｖｋの立下りを遅らせるために設
けてあり、遅延時間設定部５１の遅延時間に応じて発振
回路２の出力Ｖａを全体的に遅延させた信号を作成して
いる。そして、この信号Ｖｋを基にして駆動回路６，７
がスイッチング素子Ｓ3 ，Ｓ4 を駆動する。スイッチン
グ素子Ｓ3 の駆動回路６は、デッドオフ回路６１、及び
レベルシフト回路６２で構成し、スイッチング素子Ｓ4
の駆動回路７は、デッドオフ回路７１で構成してある。
【００６１】デッドオフ回路６１は、インバータゲート
Ｉ5 、可変抵抗ＶＲ24〜ＶＲ26、ダイオードＤ20，
Ｄ21、コンデンサＣ17及びバッファアンプＢ5 で構成し
てあり、オアゲートＯＲ1 の出力ＶｋをインバータＩ5
で反転した出力Ｖｍ（図７（ｏ）に示す）の立上りを、
可変抵抗ＶＲ24，ＶＲ25及びコンデンサＣ17の時定数で
決まる時間（図７のｔ6 −ｔ7 で示す期間）遅延させて
デッドオフ期間を設定する。
Ｉ5 、可変抵抗ＶＲ24〜ＶＲ26、ダイオードＤ20，
Ｄ21、コンデンサＣ17及びバッファアンプＢ5 で構成し
てあり、オアゲートＯＲ1 の出力ＶｋをインバータＩ5
で反転した出力Ｖｍ（図７（ｏ）に示す）の立上りを、
可変抵抗ＶＲ24，ＶＲ25及びコンデンサＣ17の時定数で
決まる時間（図７のｔ6 −ｔ7 で示す期間）遅延させて
デッドオフ期間を設定する。
【００６２】また、レベルシフト回路６２は、トランジ
スタＱ15〜Ｑ18からなるカレントミラー回路ＣＭ4 と、
バッファアンプＢ6 と、ダイオードブリッジＤＢの出力
電圧を定電圧化するツェナダイオードＺＤ2 及びコンデ
ンサＣ19からなる定電圧回路６３とで構成してある。そ
の動作はレベルシフト回路３２と同じである。その出力
Ｖ3 は図７（ｐ）のようになる。
スタＱ15〜Ｑ18からなるカレントミラー回路ＣＭ4 と、
バッファアンプＢ6 と、ダイオードブリッジＤＢの出力
電圧を定電圧化するツェナダイオードＺＤ2 及びコンデ
ンサＣ19からなる定電圧回路６３とで構成してある。そ
の動作はレベルシフト回路３２と同じである。その出力
Ｖ3 は図７（ｐ）のようになる。
【００６３】デッドオフ回路７１は、可変抵抗ＶＲ21〜
ＶＲ23、ダイオードＤ18，Ｄ19、コンデンサＣ16及びバ
ッファアンプＢ4 で構成してあり、オアゲートＯＲ1 の
出力Ｖｋの立上りを、可変抵抗ＶＲ21，ＶＲ22及びコン
デンサＣ16の時定数で決まる時間（図７のｔ2 −ｔ3 で
示す期間）遅延させて、デッドオフ期間を設定する。そ
の出力Ｖ4 は図７（ｑ）のようになる。
ＶＲ23、ダイオードＤ18，Ｄ19、コンデンサＣ16及びバ
ッファアンプＢ4 で構成してあり、オアゲートＯＲ1 の
出力Ｖｋの立上りを、可変抵抗ＶＲ21，ＶＲ22及びコン
デンサＣ16の時定数で決まる時間（図７のｔ2 −ｔ3 で
示す期間）遅延させて、デッドオフ期間を設定する。そ
の出力Ｖ4 は図７（ｑ）のようになる。
【００６４】このようにすれば、スイッチング素子
Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ3 ，Ｓ4 のオン，オ
フタイミングの位相差θとしては、図７における時刻ｔ
1 −ｔ3として与えられる。 （実施例２）図８に本発明の他の実施例を示す。本実施
例は基本的には上記実施例の場合と同様にして動作する
もので、本実施例の特徴とするところは、負荷Ｚが放電
灯Ｌａであり、上記実施例の動作を適用して、この放電
灯Ｌａを良好に予熱して始動点灯させる点にある。
Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ3 ，Ｓ4 のオン，オ
フタイミングの位相差θとしては、図７における時刻ｔ
1 −ｔ3として与えられる。 （実施例２）図８に本発明の他の実施例を示す。本実施
例は基本的には上記実施例の場合と同様にして動作する
もので、本実施例の特徴とするところは、負荷Ｚが放電
灯Ｌａであり、上記実施例の動作を適用して、この放電
灯Ｌａを良好に予熱して始動点灯させる点にある。
【００６５】放電灯Ｌａは不点時には、そのインピーダ
ンスが非常高くなり、共振回路の共振に影響しなくな
り、共振周波数が最も高くなる。そこで、スイッチング
素子Ｓ 1 〜Ｓ4 の中で一番スイッチング周波数の低いも
の（上記実施例の場合にはスイッチング素子Ｓ1 ，
Ｓ2 ）のスイッチング周波数を、共振回路の共振周波数
よりも僅かに高く設定する。そして、スイッチング素子
Ｓ1 〜Ｓ4 の中で一番スイッチング周波数の高いもの
（上記実施例の場合にはスイッチング素子Ｓ2 ，Ｓ3 ）
の制御信号を基準として、スイッチング素子Ｓ1 ，Ｓ2
及びスイッチング素子Ｓ 3 ，Ｓ4 のスイッチング位相を
１８０度ずれた状態から同位相となるまで変化させる。
このようにすれば、スイッチング素子Ｓ1 ，Ｓ4 及びス
イッチング素子Ｓ 2 ，Ｓ3 の同時オンする期間が短い状
態から長い状態へと変化し、放電灯Ｌａを不点の状態と
してフィラメントを予熱し、その後に放電灯Ｌａに放電
開始電圧を印加して始動点灯させることができる。
ンスが非常高くなり、共振回路の共振に影響しなくな
り、共振周波数が最も高くなる。そこで、スイッチング
素子Ｓ 1 〜Ｓ4 の中で一番スイッチング周波数の低いも
の（上記実施例の場合にはスイッチング素子Ｓ1 ，
Ｓ2 ）のスイッチング周波数を、共振回路の共振周波数
よりも僅かに高く設定する。そして、スイッチング素子
Ｓ1 〜Ｓ4 の中で一番スイッチング周波数の高いもの
（上記実施例の場合にはスイッチング素子Ｓ2 ，Ｓ3 ）
の制御信号を基準として、スイッチング素子Ｓ1 ，Ｓ2
及びスイッチング素子Ｓ 3 ，Ｓ4 のスイッチング位相を
１８０度ずれた状態から同位相となるまで変化させる。
このようにすれば、スイッチング素子Ｓ1 ，Ｓ4 及びス
イッチング素子Ｓ 2 ，Ｓ3 の同時オンする期間が短い状
態から長い状態へと変化し、放電灯Ｌａを不点の状態と
してフィラメントを予熱し、その後に放電灯Ｌａに放電
開始電圧を印加して始動点灯させることができる。
【００６６】ところで、上記放電灯Ｌａの予熱後の始動
方法としては、通常のこの種のインバータ装置を用いた
放電灯点灯装置の場合と同様に、インバータ装置のスイ
ッチング周波数を共振回路の共振周波数に近づけること
により、始動点灯させる方法を採用してもよいことは言
うまでもない。但し、定常点灯時にはスイッチング素子
Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 の同時オン
期間を変化させて、調光制御を行うことは言うまでもな
い。
方法としては、通常のこの種のインバータ装置を用いた
放電灯点灯装置の場合と同様に、インバータ装置のスイ
ッチング周波数を共振回路の共振周波数に近づけること
により、始動点灯させる方法を採用してもよいことは言
うまでもない。但し、定常点灯時にはスイッチング素子
Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 の同時オン
期間を変化させて、調光制御を行うことは言うまでもな
い。
【００６７】（実施例３）図９に本発明の他の実施例を
示す。本実施例も基本的には上述した実施例１と同じも
ので、本実施例の場合には電源電圧変動に応じて負荷Ｚ
に供給される電力が変動することを防止する構成とした
点に特徴がある。本実施例の場合には、電源変動により
負荷Ｚに供給される電力が変動することを防止する電力
変動防止回路８を、ダイオードブリッジＤＢの出力変動
に応じて導通状態が変化するトランジスタＱ30と、この
トランジスタＱ30の導通状態に応じて入力電流が変化す
るフォトカプラＰＣ1 とで構成してある。
示す。本実施例も基本的には上述した実施例１と同じも
ので、本実施例の場合には電源電圧変動に応じて負荷Ｚ
に供給される電力が変動することを防止する構成とした
点に特徴がある。本実施例の場合には、電源変動により
負荷Ｚに供給される電力が変動することを防止する電力
変動防止回路８を、ダイオードブリッジＤＢの出力変動
に応じて導通状態が変化するトランジスタＱ30と、この
トランジスタＱ30の導通状態に応じて入力電流が変化す
るフォトカプラＰＣ1 とで構成してある。
【００６８】つまり、ダイオードブリッジＤＢの出力電
圧が変化すると、制御回路１のダイオードブリッジＤＢ
の出力に接続される端子ａ，ｂ間の電圧が変化し、トラ
ンジスタＱ30の導通状態が変化する。従って、フォトカ
プラＰＣ1 の出力トランジスタに流れる電流が変化して
コンデンサＣ14の充電電流が変化し、遅延時間設定部５
１の遅延時間の設定状態が変化する。
圧が変化すると、制御回路１のダイオードブリッジＤＢ
の出力に接続される端子ａ，ｂ間の電圧が変化し、トラ
ンジスタＱ30の導通状態が変化する。従って、フォトカ
プラＰＣ1 の出力トランジスタに流れる電流が変化して
コンデンサＣ14の充電電流が変化し、遅延時間設定部５
１の遅延時間の設定状態が変化する。
【００６９】いま、電源電圧が高くなると、トランジス
タＱ30でバイパスされる電流が増加し、フォトカプラＰ
Ｃ1 に入力される電流が減少する。このため、フォトカ
プラＰＣ1 の出力電流が減少し、コンデンサＣ14の充電
時間が長くなる。従って、スイッチング素子Ｓ1 ，Ｓ4
及びスイッチング素子Ｓ2 ，Ｓ3 の同時オンの期間が短
くなり、負荷Ｚに供給される電力が減少する。これによ
り、電源電圧変動に応じて負荷Ｚに流れる電流を抑制で
きる。
タＱ30でバイパスされる電流が増加し、フォトカプラＰ
Ｃ1 に入力される電流が減少する。このため、フォトカ
プラＰＣ1 の出力電流が減少し、コンデンサＣ14の充電
時間が長くなる。従って、スイッチング素子Ｓ1 ，Ｓ4
及びスイッチング素子Ｓ2 ，Ｓ3 の同時オンの期間が短
くなり、負荷Ｚに供給される電力が減少する。これによ
り、電源電圧変動に応じて負荷Ｚに流れる電流を抑制で
きる。
【００７０】なお、逆に電源電圧が低くなると、負荷Ｚ
に供給される電力を増加させるように機能する。このよ
うに、電力変動防止回路８はフィードフォワードをかけ
ることにより、負荷Ｚに供給される電力を安定させるこ
とができ、例えば負荷Ｚが放電灯の場合には安定点灯さ
せることができる。 （実施例４）図１０に本発明の他の実施例を示す。本実
施例では放電灯Ｌａに流れるランプ電流を検出して、そ
のランプ電流に応じて放電灯Ｌａに供給される電力を自
動調節するものである。
に供給される電力を増加させるように機能する。このよ
うに、電力変動防止回路８はフィードフォワードをかけ
ることにより、負荷Ｚに供給される電力を安定させるこ
とができ、例えば負荷Ｚが放電灯の場合には安定点灯さ
せることができる。 （実施例４）図１０に本発明の他の実施例を示す。本実
施例では放電灯Ｌａに流れるランプ電流を検出して、そ
のランプ電流に応じて放電灯Ｌａに供給される電力を自
動調節するものである。
【００７１】本実施例では、スイッチング素子Ｓ3 ，Ｓ
4 の直列回路と並列に、スイッチング素子Ｓ5 ，Ｓ6 を
接続し、インダクタＬ1 と放電灯Ｌａとの直列回路をス
イッチング素子Ｓ1 ，Ｓ2 の接続点とスイッチング素子
Ｓ3 ，Ｓ4 の接続点との間に接続し、インダクタＬ1 と
放電灯Ｌａとの接続点とスイッチング素子Ｓ5 ，Ｓ6の
接続点との間にコンデンサＣ2 を接続してある。そし
て、スイッチング素子Ｓ 4 のソース側にはランプ電流を
検出する電流検出抵抗Ｒ0 を接続してある。なお、スイ
ッチング素子Ｓ5 ，Ｓ6 はスイッチング素子Ｓ3 ，Ｓ4
の夫々と同期してオン，オフされ、インバータ装置の動
作は上述した実施例と何等変わりなく動作する。
4 の直列回路と並列に、スイッチング素子Ｓ5 ，Ｓ6 を
接続し、インダクタＬ1 と放電灯Ｌａとの直列回路をス
イッチング素子Ｓ1 ，Ｓ2 の接続点とスイッチング素子
Ｓ3 ，Ｓ4 の接続点との間に接続し、インダクタＬ1 と
放電灯Ｌａとの接続点とスイッチング素子Ｓ5 ，Ｓ6の
接続点との間にコンデンサＣ2 を接続してある。そし
て、スイッチング素子Ｓ 4 のソース側にはランプ電流を
検出する電流検出抵抗Ｒ0 を接続してある。なお、スイ
ッチング素子Ｓ5 ，Ｓ6 はスイッチング素子Ｓ3 ，Ｓ4
の夫々と同期してオン，オフされ、インバータ装置の動
作は上述した実施例と何等変わりなく動作する。
【００７２】つまり、上述のように構成してあるのは、
放電灯Ｌａの電流を確実に検出できるように、ランプ電
流の流路と、共振電流の流路とを分離したものである。
そして、検出抵抗Ｒ0 の検出出力に応じて、ランプ電流
が減少すれば、スイッチング素子Ｓ1 ，Ｓ4 及びスイッ
チング素子Ｓ2 ，Ｓ3 の同時オン期間を長くして、ラン
プ電流を増加させ、逆にランプ電流が増加すれば、スイ
ッチング素子Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ
3 の同時オン期間を短くして、ランプ電流を減少させる
ようにフィードバック制御をかけるようにすればよい。
放電灯Ｌａの電流を確実に検出できるように、ランプ電
流の流路と、共振電流の流路とを分離したものである。
そして、検出抵抗Ｒ0 の検出出力に応じて、ランプ電流
が減少すれば、スイッチング素子Ｓ1 ，Ｓ4 及びスイッ
チング素子Ｓ2 ，Ｓ3 の同時オン期間を長くして、ラン
プ電流を増加させ、逆にランプ電流が増加すれば、スイ
ッチング素子Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ
3 の同時オン期間を短くして、ランプ電流を減少させる
ようにフィードバック制御をかけるようにすればよい。
【００７３】（実施例５）図１１は複数の放電灯Ｌａを
点灯するインバータ装置を用いた放電灯点灯装置を示
す。つまり、スイッチング素子Ｓ1 ，Ｓ2 は夫々の放電
灯Ｌａの放電灯点灯装置として兼用し、スイッチング素
子Ｓ3 ，Ｓ4 側に新たにスイッチング素子Ｓ 5 ，Ｓ6 を
並列に接続し、スイッチング素子Ｓ1 ，Ｓ2 の接続点と
スイッチング素子Ｓ3 ，Ｓ4 の接続点との間に第１の負
荷回路を接続し、スイッチング素子Ｓ 1 ，Ｓ2 の接続点
とスイッチング素子Ｓ5 ，Ｓ6 の接続点との間に第２の
負荷回路を接続したものである。そして、スイッチング
素子Ｓ5 ，Ｓ6 はスイッチング素子Ｓ3 ，Ｓ4 の夫々と
同期してオン，オフさせている。ここで、本実施例の場
合には、図１２に示すようにスイッチング素子Ｓ1 ，Ｓ
2 のスイッチング周期を長くしてある。従って、本実施
例も実施例１の場合とほぼ同じように動作する。
点灯するインバータ装置を用いた放電灯点灯装置を示
す。つまり、スイッチング素子Ｓ1 ，Ｓ2 は夫々の放電
灯Ｌａの放電灯点灯装置として兼用し、スイッチング素
子Ｓ3 ，Ｓ4 側に新たにスイッチング素子Ｓ 5 ，Ｓ6 を
並列に接続し、スイッチング素子Ｓ1 ，Ｓ2 の接続点と
スイッチング素子Ｓ3 ，Ｓ4 の接続点との間に第１の負
荷回路を接続し、スイッチング素子Ｓ 1 ，Ｓ2 の接続点
とスイッチング素子Ｓ5 ，Ｓ6 の接続点との間に第２の
負荷回路を接続したものである。そして、スイッチング
素子Ｓ5 ，Ｓ6 はスイッチング素子Ｓ3 ，Ｓ4 の夫々と
同期してオン，オフさせている。ここで、本実施例の場
合には、図１２に示すようにスイッチング素子Ｓ1 ，Ｓ
2 のスイッチング周期を長くしてある。従って、本実施
例も実施例１の場合とほぼ同じように動作する。
【００７４】このような構成とすれば、１組のスイッチ
ング素子の直列回路を追加することにより、多灯の放電
灯点灯装置を構成することができる。しかも、いずれか
の放電灯Ｌａが不点状態になっても、他の放電灯Ｌａの
点灯状態に影響を与えないという利点がある。なお、上
述の場合には２灯の場合について説明したが、３灯以上
の場合にも適用できる。
ング素子の直列回路を追加することにより、多灯の放電
灯点灯装置を構成することができる。しかも、いずれか
の放電灯Ｌａが不点状態になっても、他の放電灯Ｌａの
点灯状態に影響を与えないという利点がある。なお、上
述の場合には２灯の場合について説明したが、３灯以上
の場合にも適用できる。
【００７５】（実施例６）実施例５と同様に複数の放電
灯Ｌａを点灯するインバータ装置を用いた放電灯点灯装
置において、図１３に示すように制御回路１でスイッチ
ング素子Ｓ3 〜Ｓ 6 を夫々個別に制御するようにしたも
のである。図１４がその動作状態を示すもので、スイッ
チング素子Ｓ3 〜Ｓ6 のオン時点を異ならせて同時オン
しないようにしてある。このようにしても、複数の放電
灯Ｌａを実施例１の場合と略同様の動作で点灯制御する
ことができる。
灯Ｌａを点灯するインバータ装置を用いた放電灯点灯装
置において、図１３に示すように制御回路１でスイッチ
ング素子Ｓ3 〜Ｓ 6 を夫々個別に制御するようにしたも
のである。図１４がその動作状態を示すもので、スイッ
チング素子Ｓ3 〜Ｓ6 のオン時点を異ならせて同時オン
しないようにしてある。このようにしても、複数の放電
灯Ｌａを実施例１の場合と略同様の動作で点灯制御する
ことができる。
【００７６】図１５は他の動作方法を示すもので、図１
４の場合とでは、スイッチング素子Ｓ1 に対応するスイ
ッチング素子Ｓ4 ，Ｓ6 及びスイッチング素子Ｓ2 に対
応するスイッチング素子Ｓ3 ，Ｓ5 を交互にオン，オフ
するようにした点が異なる。ところで、上述の説明で
は、スイッチング素子がＦＥＴである場合について説明
したが、バイポーラトランジスタやサイリスタにダイオ
ードを逆並列に接続したものを用いてもよい。また、直
流電源は、純粋な直流電源や、交流電源を整流平滑して
作成されるものなども含まれることは言うまでもない。
４の場合とでは、スイッチング素子Ｓ1 に対応するスイ
ッチング素子Ｓ4 ，Ｓ6 及びスイッチング素子Ｓ2 に対
応するスイッチング素子Ｓ3 ，Ｓ5 を交互にオン，オフ
するようにした点が異なる。ところで、上述の説明で
は、スイッチング素子がＦＥＴである場合について説明
したが、バイポーラトランジスタやサイリスタにダイオ
ードを逆並列に接続したものを用いてもよい。また、直
流電源は、純粋な直流電源や、交流電源を整流平滑して
作成されるものなども含まれることは言うまでもない。
【００７７】
【発明の効果】本発明は上述のように、直流電源に並列
接続され同時にオンすることなくオンオフ動作する第１
及び第２のスイッチング素子を直列接続した第１の直列
回路と、直流電源に並列接続され同時にオンすることな
くオンオフ動作する第３及び第４のスイッチング素子を
直列接続した第２の直列回路と、少なくともＬＣ直列共
振回路並びに負荷である放電灯からなり、第１及び第２
の直列回路のスイッチング素子の接続点間に接続される
負荷回路とを備え、第１のスイッチング素子の第１のス
イッチング周期と第２のスイッチング素子の第２のスイ
ッチング周期とを同一にし、第３のスイッチング素子の
第３のスイッチング周期と第４のスイッチング素子の第
４のスイッチング周期とを同一にするとともに、第１の
スイッチング素子の第１のスイッチング周期を第３のス
イッチング素子の第３のスイッチング周期に対して整数
倍として、第１のスイッチング周期と第３のスイッチン
グ周期とを異ならせ、第１の直列回路の第１及び第２の
スイッチング素子のオンオフのタイミングに対して、第
２の直列回路の第３及び第４のスイッチング素子のオン
オフのタイミングを可変制御する制御回路を設け、一方
の対角位置の第１及び第４のスイッチング素子と他方の
対角位置の第２及び第３のスイッチング素子との同時オ
ンする時間を変化させているので、例えば第１の直列回
路の第１及び第２のスイッチング周期を相対的に長く、
第２の直列回路の第３及び第４のスイッチング周期を相
対的に短くすれば、負荷に供給する交流出力の周波数は
低くなるが、第２の直列回路の短いスイッチング周期に
より高周波のパルス電圧が負荷回路のＬＣ直列共振回路
に印加され、高周波パルスに対応するＬＣ直列共振回路
のインダクタ及びコンデンサは第１の直列回路の長いス
イッチング周期に対するＬＣ直列共振回路のインダクタ
及びコンデンサと比較して小さい部品で設計することが
可能となり、これらのＬＣ直列共振回路を使用すること
でＬＣ直列共振回路の両端に印加されるパルス状の高周
波電圧を低周波の交流電圧に変換して、第１及び第２の
直列回路のスイッチング周期を同一とする制御を行った
場合に比較して、第１の直列回路のスイッチング素子の
オン期間にＬＣ直列共振回路に蓄積されるエネルギを負
荷である放電灯に供給することで、放電灯の出力を絞っ
たときの安定点灯が可能となって、放電灯の立ち消えを
防止することができる。
接続され同時にオンすることなくオンオフ動作する第１
及び第２のスイッチング素子を直列接続した第１の直列
回路と、直流電源に並列接続され同時にオンすることな
くオンオフ動作する第３及び第４のスイッチング素子を
直列接続した第２の直列回路と、少なくともＬＣ直列共
振回路並びに負荷である放電灯からなり、第１及び第２
の直列回路のスイッチング素子の接続点間に接続される
負荷回路とを備え、第１のスイッチング素子の第１のス
イッチング周期と第２のスイッチング素子の第２のスイ
ッチング周期とを同一にし、第３のスイッチング素子の
第３のスイッチング周期と第４のスイッチング素子の第
４のスイッチング周期とを同一にするとともに、第１の
スイッチング素子の第１のスイッチング周期を第３のス
イッチング素子の第３のスイッチング周期に対して整数
倍として、第１のスイッチング周期と第３のスイッチン
グ周期とを異ならせ、第１の直列回路の第１及び第２の
スイッチング素子のオンオフのタイミングに対して、第
２の直列回路の第３及び第４のスイッチング素子のオン
オフのタイミングを可変制御する制御回路を設け、一方
の対角位置の第１及び第４のスイッチング素子と他方の
対角位置の第２及び第３のスイッチング素子との同時オ
ンする時間を変化させているので、例えば第１の直列回
路の第１及び第２のスイッチング周期を相対的に長く、
第２の直列回路の第３及び第４のスイッチング周期を相
対的に短くすれば、負荷に供給する交流出力の周波数は
低くなるが、第２の直列回路の短いスイッチング周期に
より高周波のパルス電圧が負荷回路のＬＣ直列共振回路
に印加され、高周波パルスに対応するＬＣ直列共振回路
のインダクタ及びコンデンサは第１の直列回路の長いス
イッチング周期に対するＬＣ直列共振回路のインダクタ
及びコンデンサと比較して小さい部品で設計することが
可能となり、これらのＬＣ直列共振回路を使用すること
でＬＣ直列共振回路の両端に印加されるパルス状の高周
波電圧を低周波の交流電圧に変換して、第１及び第２の
直列回路のスイッチング周期を同一とする制御を行った
場合に比較して、第１の直列回路のスイッチング素子の
オン期間にＬＣ直列共振回路に蓄積されるエネルギを負
荷である放電灯に供給することで、放電灯の出力を絞っ
たときの安定点灯が可能となって、放電灯の立ち消えを
防止することができる。
【００７８】また、電源電圧変動を検出して、一方の直
列回路のスイッチング素子のオン，オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン，オ
フのタイミングを調整して、負荷に供給される電力を一
定に制御すると、電源電圧変動による負荷への供給電力
の変動を防止することができる。さらに負荷電流を検出
して、一方の直列回路のスイッチング素子のオン，オフ
のタイミングに対して、他方の直列回路のスイッチング
素子のオン，オフのタイミングを調整して、負荷電流を
一定に制御すると、負荷に一定の電力を供給できる。
列回路のスイッチング素子のオン，オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン，オ
フのタイミングを調整して、負荷に供給される電力を一
定に制御すると、電源電圧変動による負荷への供給電力
の変動を防止することができる。さらに負荷電流を検出
して、一方の直列回路のスイッチング素子のオン，オフ
のタイミングに対して、他方の直列回路のスイッチング
素子のオン，オフのタイミングを調整して、負荷電流を
一定に制御すると、負荷に一定の電力を供給できる。
【００７９】さらにまた、他方の２つのスイッチング素
子からなる直列回路を複数設け、一方の直列回路のスイ
ッチング素子の接続点と夫々の他の直列回路の接続点と
の間に、少なくともＬＣ直列共振回路と負荷である放電
灯からなる複数の負荷回路を夫々接続することにより、
複数の負荷を同時に駆動でき、しかも負荷に応じて他方
の２つのスイッチング素子からなる直列回路を追加する
だけで済むため、回路構成が簡単になる。
子からなる直列回路を複数設け、一方の直列回路のスイ
ッチング素子の接続点と夫々の他の直列回路の接続点と
の間に、少なくともＬＣ直列共振回路と負荷である放電
灯からなる複数の負荷回路を夫々接続することにより、
複数の負荷を同時に駆動でき、しかも負荷に応じて他方
の２つのスイッチング素子からなる直列回路を追加する
だけで済むため、回路構成が簡単になる。
【００８０】また、少なくとも放電灯の不点時にＬＣ直
列共振回路の共振周波数よりも、スイッチング素子のス
イッチング周波数を高く設定し、放電灯の始動時に一方
の直列回路のスイッチング素子のオン，オフのタイミン
グに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを１８０度ずれた位相から同位相
まで変化させて、放電灯を良好に予熱して始動点灯させ
ることができる。
列共振回路の共振周波数よりも、スイッチング素子のス
イッチング周波数を高く設定し、放電灯の始動時に一方
の直列回路のスイッチング素子のオン，オフのタイミン
グに対して、他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを１８０度ずれた位相から同位相
まで変化させて、放電灯を良好に予熱して始動点灯させ
ることができる。
【図１】本発明の一実施例の回路図である。
【図２】フルブリッジ構成のインバータ装置の基本動作
の説明図である。
の説明図である。
【図３】スイッチング周波数を変えることなく、負荷へ
の供給電力を可変する方法を示す動作説明図である。
の供給電力を可変する方法を示す動作説明図である。
【図４】同上の動作説明図である。
【図５】スイッチング周波数を変えることなく、負荷へ
の供給電力を変化させる場合の動作説明図である。
の供給電力を変化させる場合の動作説明図である。
【図６】同上の制御回路の具体構成を示す回路図であ
る。
る。
【図７】同上の制御回路の動作説明図である。
【図８】他の実施例の回路図である。
【図９】電力変動防止回路を設けた実施例の制御回路の
具体回路図である。
具体回路図である。
【図１０】負荷電流を一定制御する機能を備える実施例
の回路図である。
の回路図である。
【図１１】複数の負荷を駆動する実施例の回路図であ
る。
る。
【図１２】同上の動作説明図である。
【図１３】複数の負荷を駆動する他の実施例の回路図で
ある。
ある。
【図１４】同上の動作説明図である。
【図１５】同上を異なる状態で動作させた場合の動作説
明図である。
明図である。
【図１６】従来のハーフブリッジ構成のインバータ装置
の回路図である。
の回路図である。
【図１７】同上の動作説明図である。
ＡＣ 交流電源 ＤＢ ダイオードブリッジ Ｓ1 〜Ｓ4 スイッチング素子 Ｌ1 インダクタ Ｃ2 コンデンサ Ｚ 負荷 １ 制御回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05B 41/24 H05B 41/392
Claims (7)
- 【請求項１】 直流電源に並列接続され同時にオンする
ことなくオンオフ動作する第１及び第２のスイッチング
素子を直列接続した第１の直列回路と、直流電源に並列
接続され同時にオンすることなくオンオフ動作する第３
及び第４のスイッチング素子を直列接続した第２の直列
回路と、少なくともＬＣ直列共振回路並びに負荷である
放電灯からなり、第１及び第２の直列回路のスイッチン
グ素子の接続点間に接続される負荷回路とを備え、第１
のスイッチング素子の第１のスイッチング周期と第２の
スイッチング素子の第２のスイッチング周期とを同一に
し、第３のスイッチング素子の第３のスイッチング周期
と第４のスイッチング素子の第４のスイッチング周期と
を同一にするとともに、第１のスイッチング素子の第１
のスイッチング周期を第３のスイッチング素子の第３の
スイッチング周期に対して整数倍として、第１のスイッ
チング周期と第３のスイッチング周期とを異ならせ、第
１の直列回路の第１及び第２のスイッチング素子のオン
オフのタイミングに対して、第２の直列回路の第３及び
第４のスイッチング素子のオンオフのタイミングを可変
制御する制御回路を設け、一方の対角位置の第１及び第
４のスイッチング素子と他方の対角位置の第２及び第３
のスイッチング素子との同時オンする時間を変化させて
なることを特徴とするインバータ装置。 - 【請求項２】 電源電圧変動を検出して、一方の直列回
路のスイッチング素子のオン，オフのタイミングに対し
て、他方の直列回路のスイッチング素子のオン，オフの
タイミングを調整して、負荷に供給される電力を一定に
制御して成ることを特徴とする請求項１記載のインバー
タ装置。 - 【請求項３】 負荷電流を検出して、一方の直列回路の
スイッチング素子のオン，オフのタイミングに対して、
他方の直列回路のスイッチング素子のオン，オフのタイ
ミングを調整して、負荷電流を一定に制御して成ること
を特徴とする請求項１記載のインバータ装置。 - 【請求項４】 他方の２つのスイッチング素子からなる
直列回路を複数設け、一方の直列回路のスイッチング素
子の接続点と夫々の他の直列回路の接続点との間に、少
なくともＬＣ直列共振回路と負荷である放電灯からなる
複数の負荷回路を夫々接続して成ることを特徴とする請
求項１記載のインバータ装置。 - 【請求項５】 他方の直列回路の夫々のスイッチング素
子がすべて同時オンしないことを特徴とする請求項４記
載のインバータ装置。 - 【請求項６】 少なくとも放電灯の不点時にＬＣ直列共
振回路の共振周波数よりも、スイッチング素子のスイッ
チング周波数を高く設定し、放電灯の始動時にスイッチ
ング素子のスイッチング周波数をＬＣ直列共振回路の共
振周波数に近づけて成ることを特徴とする請求項１記載
のインバータ装置。 - 【請求項７】 少なくとも放電灯の不点時にＬＣ直列共
振回路の共振周波数よりも、スイッチング素子のスイッ
チング周波数を高く設定し、放電灯の始動時に一方の直
列回路のスイッチング素子のオン，オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン，オ
フのタイミングを１８０度ずれた位相から同位相まで変
化させて成ることを特徴とする請求項１記載のインバー
タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25525992A JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25525992A JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06111984A JPH06111984A (ja) | 1994-04-22 |
| JP3285230B2 true JP3285230B2 (ja) | 2002-05-27 |
Family
ID=17276266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25525992A Expired - Fee Related JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285230B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5053395B2 (ja) * | 2010-01-29 | 2012-10-17 | Ｔｄｋラムダ株式会社 | 放電灯点灯装置 |
-
1992
- 1992-09-25 JP JP25525992A patent/JP3285230B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06111984A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486993A (en) | Controlling apparatus for high frequency high voltage power source for corona discharge processing | |
| US5434479A (en) | Full-bridge inverter for discharge lamp lighting device with varied transistor zero voltage period | |
| JPS6013472A (ja) | 共振負荷を有する制御スイツチ電源回路 | |
| JP3139534B2 (ja) | 共振型スイッチング電源装置 | |
| CA2213600A1 (en) | Ballast circuit for gas discharge lamp | |
| JP2707465B2 (ja) | インバータ装置 | |
| JPS63136969A (ja) | 共振形電力インバータ／コンバータを制御する回路 | |
| JP3285230B2 (ja) | インバータ装置 | |
| JP3285231B2 (ja) | 放電灯点灯装置 | |
| JP4013846B2 (ja) | 位相制御装置 | |
| JP3234301B2 (ja) | インバータ装置 | |
| JPH06153515A (ja) | インバータ装置 | |
| JP2742461B2 (ja) | インバータ装置 | |
| JPH06151082A (ja) | 放電灯点灯装置 | |
| JPH06111986A (ja) | インバータ装置 | |
| JPH06153516A (ja) | インバータ装置 | |
| JP3269460B2 (ja) | 圧電トランス駆動回路及び駆動方法 | |
| JPH06165509A (ja) | インバータ装置 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JPH06104092A (ja) | インバータ装置 | |
| JPH06153514A (ja) | インバータ装置 | |
| JP2878350B2 (ja) | 放電灯点灯装置 | |
| JPH06153513A (ja) | インバータ装置 | |
| JP2697857B2 (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| LAPS | Cancellation because of no payment of annual fees |