JP4013846B2 - 位相制御装置 - Google Patents
位相制御装置 Download PDFInfo
- Publication number
- JP4013846B2 JP4013846B2 JP2003185744A JP2003185744A JP4013846B2 JP 4013846 B2 JP4013846 B2 JP 4013846B2 JP 2003185744 A JP2003185744 A JP 2003185744A JP 2003185744 A JP2003185744 A JP 2003185744A JP 4013846 B2 JP4013846 B2 JP 4013846B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- load
- phase control
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y02B20/14—
Landscapes
- Power Conversion In General (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、白熱灯からなる照明負荷への供給電力を位相制御して調光を行う位相制御装置に関するものである。
【０００２】
【従来の技術】
従来、照明点灯装置としては、演出効果を得るため、或いは省エネルギを目的として、白熱灯の点灯電力を位相制御するものがあった。
【０００３】
このような照明点灯装置には図８（ａ）に示すような一般的な位相制御装置が用いられている。
【０００４】
この従来の位相制御装置は、商用の交流電源ＡＣと、白熱灯からなる照明負荷ＬＡとの直列回路を接続する２端子構造となっており、前記直列回路にインダクタＬを介して並列接続される双方向性３端子サイリスタ（以下、トライアックと言う）Ｑ１と、抵抗Ｒ１、可変抵抗Ｒ２、コンデンサＣ１の直列回路から構成されトライアックＱ１の両端間に接続された時定数回路及び、コンデンサＣ１と可変抵抗Ｒ２の接続点とトライアックＱ１のゲート端子との間に接続されるダイアックＱ２、可変抵抗Ｒ２とコンデンサＣ１の直列回路の両端間に接続され、両端電圧を一定に規制する定電圧ダイオードＺＤ１、ＺＤ２の逆直列回路から成るトリガ回路Ｔとで構成される。
【０００５】
尚、図８（ｂ）に示すように、ダイアックＱ２の代わりにＳＢＳＱ２’を使用したトリガ回路Ｔを用いる従来例もある。
【０００６】
図８（ａ）又は（ｂ）の回路では、抵抗Ｒ１、可変抵抗Ｒ２を通じて充電されるコンデンサＣ１の電圧がダイアックＱ２のブレークオーバー電圧に達したとき、或いはＳＢＳＱ２’のゲートに接続されている定電圧ダイオードＺＤ３のカソードに印加されている電圧がツェナー電圧を超えてＳＢＳＱ２’にゲート電流が流れたときに、ダイアックＱ２或いはＳＢＳＱ２’が導通してコンデンサＣ１の電荷をトライアックＱ１のゲート電流ｉとして放出し、トライアックＱ１を点弧するようになっている。
【０００７】
また、図８（ｃ）に示すように交流電源ＡＣの電圧変動や部品のばらつき、並びに周波数変動による位相制御特性のばらつきを低減させるために、トリガ回路Ｔの電源を負荷回路から独立する形で得る位相制御装置がある。この位相制御装置のトリガ回路Ｔは、ダイアックやＳＢＳを用いずにトランジスタＱ３によりダイオードブリッジＤＢを介して所定の位相角からゼロクロスまでトライアックＱ１のゲート電流を連続して流すようになっている。
【０００８】
ところで、これらの位相制御装置では、設定された位相角でトラアックＱ１を点弧導通させて照明負荷ＬＡの負荷電流をトライアックＱ１に流すため、前記位相角が９０度付近では、負荷電流が非常に急峻な立ち上がりを示し、特に点弧時のｄｉ／ｄｔが大きいので、高周波ノイズ（１５０ＫＨｚ〜３０ＭＨｚ）が発生する虞があり、また、白熱灯からなる照明負荷ＬＡでは急峻な負荷電流の影響によりフィラメントが振動して音響ノイズを発生させる虞がある。
【０００９】
その対策として、一般的な位相制御装置では、図示するように照明負荷ＬＡと交流電源ＡＣの直列回路間にコンデンサＣ０（又はＣ０、Ｃ０’の直列回路）を、また照明負荷ＬＡと交流電源ＡＣの直列回路にリアクタンス素子（インダクタＬ）を介してトライアックＱ１を接続することで、負荷電流の立ち上がりをＬ成分により緩やかにして、上述のノイズ発生を低減させている。
【００１０】
ところで、従来例の回路において、前記のノイズのレベルをＩＥＣ基準等の規格値を満足するレベルまで低減させるには、非常に大きなリアクタンス素子が必要となり、そのため位相制御装置本体が非常に大型化する課題や、またそのリアクタンス素子自体から音響ノイズが発生したり、或いは発熱が発生するという課題が生じる。特に負荷容量の大きな位相制御装置においては、顕著である。
【００１１】
そのため最近では、前記の課題を解決するために、位相制御素子としてトライアックやサイリスタに代わってＭＯＳＦＥＴ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、パワートランジスタ等のスイッチ素子を用いた回路構成が提案されている（例えば特許文献１、特許文献２）。
【００１２】
特許文献１に記載の回路構成では、所定の位相制御角でスイッチ素子のゲート信号を制御して緩やかにスイッチングさせることにより、ノイズ発生を低減させるようになっている。
【００１３】
また、特許文献２に記載の回路構成では、ＲＰＣ（逆位相制御方式）が採用されており、交流電源電圧のゼロクロスでスイッチ素子を導通させ、設定された位相角で緩やかに遮断させることでノイズ発生を低減するようになっている。
【００１４】
しかし、両者に共通する問題として、ＭＯＳＦＥＴ等のスイッチ素子のオン抵抗がトラアックと比較して大きいため放熱構造を大型にする必要があり、結果的に位相制御装置の大型化が避けられなかった。また同等のオン抵抗にする為には、素子自身を大型にする必要があり、そのため更に素子の大型化に伴い非常にコスト高になってしまうという欠点があった。
【００１５】
そこで、前記のような問題を解決するために、本発明者らは、前記のＩＧＢＴ或いはＭＯＳＦＥＴ等の自己消弧型スイッチ素子をトラアック或いはサイリスタにダイオードブリッジを介して並列接続した回路を用い、ノイズ低減と発熱低減とを配慮した位相制御が行える位相制御装置を提案している。
【００１６】
図９は本発明者らが提案している上記位相制御装置の回路構成を示している。この位相制御装置は、交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、トラアックＱ１と、トライアックＱ１の両端間にダイオードブリッジＤＢを介して接続される自己消弧型のスイッチ素子であるＩＧＢＴＱ４と、トライアックＱ１並びにＩＧＢＴＱ４の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。尚、図９におけるＣ３はＩＧＢＴＱ４の制御端たるゲート内の容量を、Ｒ３はゲートに接続される抵抗を示す。
【００１７】
制御部１は、ダイオードブリッジＤＢの脈流出力電圧を所定の直流電圧に変換して電源として各部に供給するとともに、交流電源電圧のゼロクロスを検出する機能を備えた電源回路１１と、この電源回路１１から電源供給を受けて動作し、トライアックＱ１並びにＩＧＢＴＱ４を駆動制御して照明負荷ＬＡの照度比が設定値となるように位相制御角を演算し、それに対応した信号を電源回路１１からのゼロクロス検出信号ＺＳに基づいて生成するＣＰＵ回路１２と、このＣＰＵ回路１２からＩＧＢＴＱ４の駆動用として出力されるデジタルの制御信号電圧をアナログ電圧の制御信号電圧に変換するＤ／Ａ変換回路１３と、ＣＰＵ回路１２から出力される制御信号をトライアックＱ１のゲートに単発のトリガ信号として供給するドライブ回路１４とで構成される。但し、電源回路１１にはトライアックＱ１やＩＧＢＴＱ４の導通時にも電源供給が行えるようよう蓄電用の平滑コンデンサ等を備えている。
【００１８】
次に、上記位相制御装置の動作を説明する。
【００１９】
まず、位相制御動作がオフ状態にある待機中の場合には、交流電源ＡＣから照明負荷ＬＡ及びダイオードブリッジＤＢを通じて、全位相中或いは限定された位相期間で電源回路１１に電流が流れ、電源回路１１では、ＣＰＵ回路１２に電源を供給するとともにゼロクロス検出を行い、このゼロクロス検出信号ＺＳをＣＰＵ回路１２に与えることで、ＣＰＵ回路１２はゼロクロス位置を演算している。
【００２０】
そして、外部入力部２からオン動作信号、並びに設定照度比に対応する設定信号の入力があると、ＣＰＵ回路１２は外部入力部２で設定されている照明負荷ＬＡの照度比が得られる位相制御角を演算により求め、ゼロクロス検出信号ＺＳに基づいて上記位相制御角に対応する交流電源電圧の所定位相角で、ＩＧＢＴＱ４を駆動する制御信号電圧をＤ／Ａ変換回路１３を通じて出力する。この駆動ではＩＧＢＴＱ４及びダイオードブリッジＤＢを通じて印加される照明負荷ＬＡの両端電圧（負荷電圧）を図１０（ａ）の（イ）で示すように緩やかに立ち上げる制御が行われる。
【００２１】
この立ち上げ期間を含めたＩＧＢＴＱ４の駆動期間はトライアックＱ１を点弧導通させる前に設定するもので、最終的にＩＧＢＴＱ４を完全にオン状態（飽和状態）とした後、ドライブ回路１４を通じてトライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させた後に終了させるようになっている。
【００２２】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００２３】
ここでＣＰＵ回路１２は、前記駆動期間において、照明負荷ＬＡに印加される電圧（負荷電圧）を所定のパターンで滑らかに変化させるためにＩＧＢＴＱ４を駆動するための制御信号を生成するようになっている。
【００２４】
例えば、ＩＧＢＴＱ４のゲートに加える制御信号電圧に応じて、ＩＧＢＴＱ４の両端電圧を制御する方法により、照明負荷ＬＡに印加される電圧を制御する場合には、ＣＰＵ回路１２は前記駆動期間を複数の区間に分割し、夫々の区間においてＩＧＢＴＱ４のゲートに印加する制御信号電圧に対応するデジタル信号を生成し、この時分割的（時系列的）に生成されたデジタル信号をＤ／Ａ変換回路１３でアナログの制御信号電圧に変換した後、ＩＧＢＴＱ４のゲートに印加してＩＧＢＴＱ４を駆動し、前記駆動期間の立ち上がりにおける負荷電圧を、図１０（ａ）の（ロ）に示すように直線状に上昇させたり、或いは同図の（イ）に示すように非線形で上昇させるのである。
【００２５】
尚、図１１（ａ）は直線状に負荷電圧を上昇させるためにＩＧＢＴＱ４のゲートに加えられる制御信号電圧の変化パターンを示し、同図（ｂ）は非線形状に負荷電圧を上昇させるためにＩＧＢＴＱ４のゲートに加えられる制御信号電圧の変化パターンを示す。
【００２６】
ここで、負荷電圧を図１０（ａ）の（ロ）に示すように直線状に上昇させる場合に比べて同図の（イ）に示すように非線形で上昇させる場合のほうが前者の期間Ｔ１に比べて、後者の期間Ｔ１’が短く、そのため駆動期間中のスイッチング損失も図１０（ｂ）に示すように前者の場合（ハ）に比べて後者（ニ）の方が少なく、発熱量を低減できる。
【００２７】
このように上記位相制御装置は、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧型スイッチ素子（ＩＧＢＴＱ４）を制御駆動して自己消弧型スイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる期間（傾斜上昇期間）Ｔ１を設定し（図１０、図１１参照）、この期間を経た後、トライアックＱ１を点弧導通させるものであって、自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるという特徴がある。
【００２８】
【特許文献１】
特許第２５０７８４８号公報（第２−３頁、第１図）
【特許文献２】
特許第２９２０７７１号公報（第３−５頁、第２図）
【００２９】
【発明が解決しようとする課題】
ところで本発明者らが提案した上記位相制御装置では、上記傾斜上昇期間Ｔ１を経た後にトライアックＱ１を点呼導通させるときに電位差ΔＶ１が生じる（図２（ａ）参照）。すなわち、ＩＧＢＴＱ４の導通時に電流が流れる経路中に交流電源電圧の各半周期毎にダイオードブリッジＤＢを構成する４つのダイオードの内の２つが含まれており、上記期間においては、ＩＧＢＴＱ４における電圧降下に加えてこれら２つのダイオードにおける電圧降下を足し合わせた分の電圧降下が生じるが、トライアックＱ１の導通時に電流が流れる経路中にはダイオードブリッジＤＢが介在しないからトライアックＱ１における電圧降下のみしか生じず、双方の電圧降下の差が電位差ΔＶ１となって現れるものである。そして、照明負荷ＬＡの容量が大きい場合には回路に流れる電流が増えて上記電圧降下も大きくなるから、電位差ΔＶ１が大きくなって高周波ノイズが発生してしまう虞がある。特に自己消弧型スイッチ素子としてＭＯＳＦＥＴを用いた場合には、ＩＧＢＴに比べてＭＯＳＦＥＴのオン抵抗が大きいことから電位差ΔＶ１も大きくなって高周波ノイズのレベルが大きくなってしまうことになる。
【００３０】
本発明は上記事情に鑑みて為されたものであり、その目的は、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる位相制御装置を提供することにある。
【００３１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、逆阻止若しくは双方向性の３端子サイリスタからなり、白熱灯からなる照明負荷と交流電源との間に挿入される第１のスイッチ素子と、自己消弧型スイッチ素子からなり、互いの導通方向が逆向きとなるように前記第１のスイッチ素子の両端に直列接続される第２及び第３のスイッチ素子と、自己消弧型スイッチ素子からなり、前記第２及び第３のスイッチ素子の直列回路と並列に接続された第４のスイッチ素子と、前記第１のスイッチ素子の点弧導通と第２乃至第４のスイッチ素子の駆動を制御する制御部と、前記第２のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第２のスイッチ素子を経て照明負荷に至る閉回路を形成する第１のダイオードと、前記第３のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第３のスイッチ素子を経て照明負荷に至る閉回路を形成する第２のダイオードとを備え、前記制御部は位相制御動作時に、設定された所定の位相角から、前記第４のスイッチ素子を制御駆動し該第４のスイッチ素子を通じて照明負荷に印加される負荷電圧を傾斜上昇させる傾斜上昇期間を設定し、この傾斜上昇期間を経た後、さらに前記第２又は第３のスイッチ素子を前記傾斜上昇期間に比して極めて短い時間だけ制御駆動した後に、前記第１のスイッチ素子を点弧導通させる位相制御装置であって、前記第２及び第３のスイッチ素子の直列回路と前記第４のスイッチ素子との間にダイオードブリッジを接続し、該ダイオードブリッジを構成するダイオードを前記第１及び第２のダイオードとすることを特徴とする。
【００３４】
この発明によれば、第２及び第３のスイッチ素子は傾斜上昇期間に比して極めて短い時間だけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れる。しかも、傾斜上昇期間を経た後、第２又は第３のスイッチ素子を極めて短い時間だけ制御駆動する際に電流が流れる経路（閉回路）には第１又は第２のダイオードの何れか一方のダイオードしか存在しないため、ダイオードブリッジを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差も小さくなり、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる。しかも、第１及び第２のダイオードをダイオードブリッジを構成するダイオードで兼用することによって部品点数の削減による回路構成の簡素化及びコストの低減が図れる。
【００３７】
請求項２の発明は、請求項１の発明において、前記第２及び第３のスイッチ素子が絶縁ゲート型バイポーラトランジスタからなることを特徴とする。
【００３８】
この発明によれば、ＭＯＳＦＥＴに比べてオン抵抗の小さい絶縁ゲート型バイポーラトランジスタを第２及び第３のスイッチ素子に用いることにより、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差がさらに小さくなり、高周波ノイズの発生をさらに抑えることができる。
【００３９】
請求項３の発明は、請求項１又は２の発明において、前記交流電源から第１のスイッチ素子に至る経路にノイズ低減用のリアクタンス素子が接続されたことを特徴とする。
【００４０】
この発明によれば、リアクタンス成分の小さいリアクタンス素子を用いて小型化を図りながらも高周波ノイズの発生をさらに抑えることができる。
【００４１】
請求項４の発明は、請求項１又は２又は３の発明において、前記第２及び第３のスイッチ素子若しくは第４のスイッチ素子のオン時に当該スイッチ素子を介して流れる負荷電流を検出する負荷電流検出手段を設け、前記制御部は、該負荷電流検出手段で検出される負荷電流が前記第１のスイッチ素子の保持電流を下回る場合に前記傾斜上昇期間を経た後、第２のスイッチ素子又は第３のスイッチ素子又は第４のスイッチ素子の何れかを制御駆動して照明負荷に給電することを特徴とする。
【００４２】
この発明によれば、種々の容量の照明負荷に対応することが可能となる。
【００４３】
【発明の実施の形態】
本発明の実施形態を説明する前に、本発明の実施形態と基本構成が共通である参考例について説明する。
図１は本参考例の位相制御装置の回路構成を示している。但し、図９に示した従来の位相制御装置と共通の構成要素には同一の符号を付している。
【００４４】
本参考例の位相制御装置は、図１に示すように交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、第１のスイッチ素子であるトラアックＱ１と、自己消弧型スイッチ素子である絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）からなり、互いの導通方向が逆向きとなるようにトライアックＱ１の両端間に直列接続される第２及び第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３と、第２のスイッチ素子であるＩＧＢＴＱ２と逆並列に接続された第２のダイオードＤ２と、第３のスイッチ素子であるＩＧＢＴＱ３と逆並列に接続された第１のダイオードＤ１と、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。ここで、「逆並列」とは第１及び第２のダイオードＤ１，Ｄ２の導通方向がそれぞれ並列に接続されているＩＧＢＴＱ３，Ｑ２の導通方向と逆向きになっていることを意味する。
【００４５】
第２のスイッチ素子であるＩＧＢＴＱ２のコレクタがトライアックＱ１の一端に接続され、エミッタが第３のスイッチ素子であるＩＧＢＴＱ３のエミッタとともにグランドに接地され、ＩＧＢＴＱ３のコレクタがトライアックＱ１の他端に接続されている。また、ＩＧＢＴＱ２のコレクタに第２のダイオードＤ２のカソードが接続され、第２のダイオードＤ２のアノードがＩＧＢＴＱ２のエミッタに接続されている。同様に、ＩＧＢＴＱ３のコレクタに第１のダイオードＤ１のカソードが接続され、第１のダイオードＤ１のアノードがＩＧＢＴＱ３のエミッタに接続されている。そして、２つのＩＧＢＴＱ２，Ｑ３のゲートが制御部１のＤ／Ａ変換回路１３に接続されている。尚、第２及び第３のスイッチ素子としてＭＯＳＦＥＴを用いる場合、第１及び第２のダイオードＤ１，Ｄ２はそれぞれＭＯＳＦＥＴの寄生ダイオードを利用すればよい。
【００４６】
一方、制御部１は、図９に示した従来の位相制御装置とほぼ共通の構成を有するものであって、交流電源ＡＣの交流電源電圧を所定の直流電圧に変換して電源として各部に供給するとともに、交流電源電圧のゼロクロスを検出する機能を備えた電源回路１１’と、この電源回路１１’から電源供給を受けて動作し、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３を駆動制御して照明負荷ＬＡの照度比が設定値となるように位相制御角を演算し、それに対応した信号を電源回路１１’からのゼロクロス検出信号ＺＳに基づいて生成するＣＰＵ回路１２と、このＣＰＵ回路１２からＩＧＢＴＱ２，Ｑ３の駆動用として出力されるデジタルの制御信号電圧をアナログ電圧の制御信号電圧に変換するＤ／Ａ変換回路１３と、ＣＰＵ回路１２から出力される制御信号をトライアックＱ１のゲートに単発のトリガ信号として供給するドライブ回路１４とで構成される。
【００４７】
次に、本参考例の位相制御装置の動作を説明する。
【００４８】
まず、位相制御動作がオフ状態にある待機中の場合には、交流電源ＡＣから照明負荷ＬＡを通じて電源回路１１’に電流が流れ、電源回路１１’では、ＣＰＵ回路１２に電源を供給するとともにゼロクロス検出を行い、このゼロクロス検出信号ＺＳをＣＰＵ回路１２に与えることで、ＣＰＵ回路１２はゼロクロス位置を演算している。
【００４９】
そして、外部入力部２からオン動作信号、並びに設定照度比に対応する設定信号の入力があると、ＣＰＵ回路１２は外部入力部２で設定されている照明負荷ＬＡの照度比が得られる位相制御角を演算により求め、ゼロクロス検出信号ＺＳに基づいて上記位相制御角に対応する交流電源電圧の所定位相角で、交流電源電圧の極性に応じてＩＧＢＴＱ２又はＱ３を駆動する制御信号電圧をＤ／Ａ変換回路１３を通じて出力する。この駆動ではＩＧＢＴＱ２又はＱ３と第１又は第２のダイオードＤ１，Ｄ２を通じて印加される照明負荷ＬＡの両端電圧（負荷電圧）を図１０（ａ）の（イ）で示すように緩やかに立ち上げる制御が行われる。すなわち、交流電源ＡＣの照明負荷ＬＡと接続されている側が負極となる半周期（以下、「正の半周期」と呼ぶ）では、第２のスイッチ素子であるＩＧＢＴＱ２を駆動制御して交流電源ＡＣ−ＩＧＢＴＱ２−第１のダイオードＤ１−照明負荷ＬＡの経路（閉回路）で電流を流し、交流電源ＡＣの照明負荷ＬＡと接続されている側が正極となる半周期（以下、「負の半周期」と呼ぶ）では、第３のスイッチ素子であるＩＧＢＴＱ３を駆動制御して交流電源ＡＣ−照明負荷ＬＡ−ＩＧＢＴＱ３−第２のダイオードＤ２の経路（閉回路）で電流を流し、上記閉回路に流れる電流を徐々に増やすことで照明負荷ＬＡの両端電圧（負荷電圧）を緩やかに立ち上げるものである。
【００５０】
この立ち上げ期間を含めたＩＧＢＴＱ２又はＱ３の駆動期間はトライアックＱ１を点弧導通させる前に設定するもので、最終的にＩＧＢＴＱ２又はＱ３を完全にオン状態（飽和状態）とした後、ドライブ回路１４を通じてトライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させた後に終了させるようになっている。
【００５１】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００５２】
ここでＣＰＵ回路１２は、前記駆動期間において、照明負荷ＬＡに印加される電圧（負荷電圧）が所定のパターンで滑らかに変化させるためにＩＧＢＴＱ２，Ｑ３を駆動するための制御信号を生成するようになっている。
【００５３】
例えば、ＩＧＢＴＱ２，Ｑ３のゲートに加える制御信号電圧に応じて、ＩＧＢＴＱ２，Ｑ３の両端電圧を制御する方法により、照明負荷ＬＡに印加される電圧を制御する場合には、ＣＰＵ回路１２は前記駆動期間を複数の区間に分割し、夫々の区間においてＩＧＢＴＱ２，Ｑ３のゲートに印加する制御信号電圧に対応するデジタル信号を生成し、この時分割的（時系列的）に生成されたデジタル信号をＤ／Ａ変換回路１３でアナログの制御信号電圧に変換した後、ＩＧＢＴＱ２，Ｑ３のゲートに印加してＩＧＢＴＱ２，Ｑ３を駆動し、前記駆動期間の立ち上がりにおける負荷電圧を、図１０（ａ）の（ロ）に示すように直線状に上昇させたり、或いは同図の（イ）に示すように非線形で上昇させるのである。
【００５４】
尚、直線状に負荷電圧を上昇させるには、ＩＧＢＴＱ２又はＱ３のゲートに図１１（ａ）で示すような変化パターンの制御信号電圧を加えればよい。また、非線形状に負荷電圧を上昇させるには、ＩＧＢＴＱ２又はＱ３のゲートに同図（ｂ）で示すような変化パターンの制御信号電圧を加えればよい。
【００５５】
ここで、負荷電圧を図１０（ａ）の（ロ）に示すように直線状に上昇させる場合に比べて同図の（イ）に示すように非線形で上昇させる場合のほうが前者の期間Ｔ１に比べて、後者の期間Ｔ１’が短く、そのため駆動期間中のスイッチング損失も図１０（ｂ）に示すように前者の場合（ハ）に比べて後者（ニ）の方が少なく、発熱量を低減できる。
【００５６】
このように本参考例の位相制御装置は、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧方スイッチ素子からなる第２又は第３のスイッチ素子（ＩＧＢＴＱ２又はＱ３）を制御駆動して第２又は第３のスイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる傾斜上昇期間Ｔ１を設定し（図１０、図１１参照）、この傾斜上昇期間Ｔ１を経た後、トライアックＱ１を点弧導通させており、図９に示した従来例と同様に、自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるものである。
【００５７】
ここで本参考例においては、第２のスイッチ素子であるＩＧＢＴＱ２をオン駆動して形成される閉回路中には第１のダイオードＤ１のみが含まれ、同じく第３のスイッチ素子であるＩＧＢＴＱ３をオン駆動して形成される閉回路中には第２のダイオードＤ２のみが含まれることになる。これに対して、図９に示した従来の位相制御装置ではＩＧＢＴＱ４をオン駆動して形成される閉回路中にはダイオードブリッジＤＢの２つのダイオードが含まれることになる。すなわち、この従来装置では、トライアックＱ１のオン電圧（１．３〜１．４Ｖ）と、ＩＧＢＴＱ４のオン電圧（２〜３Ｖ）及び２つのダイオードのオン電圧（０．７Ｖ×２＝１．４Ｖ）の和との電位差ΔＶ１が約２〜３Ｖとなるが（図２（ａ）参照）、本参考例では、閉回路中に同時に存在するダイオードが第１又は第２のダイオードＤ１，Ｄ２の何れか一方のみであるから、その電位差ΔＶ２は約１．３〜２．３Ｖとなって１つのダイオードのオン電圧（電圧降下）分の０．７Ｖだけ電位差ΔＶ２を小さくすることができる（図２（ｂ）参照）。
【００５８】
而して、本参考例では、傾斜上昇期間Ｔ１に電流が流れる経路（閉回路）には第１又は第２のダイオードＤ１，Ｄ２の何れか一方のダイオードしか存在しないため、ダイオードブリッジＤＢを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間Ｔ１を経て第１のスイッチ素子であるトライアックＱ１を点呼導通させる際に生じる電位差ΔＶも小さくなり、負荷容量の大きな照明負荷ＬＡが接続された場合でも高周波ノイズの発生を抑えることができる。
【００５９】
尚、Ｄ／Ａ変換回路１３の代わりに制御部１を構成するＣＰＵ部１２からＰＷＭ信号を生成してＩＧＢＴＱ２，Ｑ３のゲートに加えることにより、ゲート内部のコンデンサＣ３を充電し、その充電カーブの変化の仕方で制御信号電圧の変化パターンを設定するようにしても構わない。また、ゲート内部のコンデンサＣ３以外に制御信号電圧をゲートに印加するためのＣＲ回路を付設しても良い。
【００６０】
あるいは、制御部１によって出力が制御される電流源を用い、その電流源の出力電流を、駆動期間を分割した複数の区間のそれぞれにおいて制御することで抵抗Ｒ３を介したコンデンサＣ３の充電量を制御するようにしても構わない。つまり、ＩＧＢＴＱ２，Ｑ３はゲート内部のコンデンサＣ３の充電量で駆動制御されるから、コンデンサＣ３の充電量を制御する方が高精度の波形整形が可能になる。
【００６１】
（実施形態１）
図３は本実施形態の位相制御装置の回路構成を示している。但し、図９に示した従来の位相制御装置並びに参考例と共通の構成要素には同一の符号を付している。
【００６２】
本実施形態の移動制御装置は、交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、トラアックＱ１と、トライアックＱ１の両端間にダイオードブリッジＤＢを介して接続される自己消弧型スイッチ素子からなり第４のスイッチ素子であるＩＧＢＴＱ４と、互いの導通方向が逆向きとなるようにトライアックＱ１の両端間に直列接続される第２及び第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３と、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３，Ｑ４の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。尚、ＩＧＢＴＱ２，Ｑ３のゲートが抵抗Ｒ４を介して制御部１のドライブ回路１４に接続されている。
【００６３】
次に、本実施形態の位相制御装置の動作を説明する。但し、位相制御動作がオフ状態にある待機中の動作、並びに傾斜上昇期間Ｔ１の動作は図９に示した従来の位相制御装置と共通であるから説明を省略する。
【００６４】
図４に示すように制御部１のＣＰＵ回路１２では、傾斜上昇期間Ｔ１が経過したら、最終的にＩＧＢＴＱ４を完全にオン状態（飽和状態）とした後、交流電源電圧の正の半周期には第２のスイッチ素子であるＩＧＢＴＱ２のゲートに、交流電源電圧の負の半周期には第３のスイッチ素子であるＩＧＢＴＱ３のゲートにそれぞれドライブ回路１４を通じてトリガ用パルス信号を与えることで極めて短い時間Ｔｘだけオン駆動し、その後に、トライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させるようになっている。
【００６５】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００６６】
ここで、第２のスイッチ素子であるＩＧＢＴＱ２のオン駆動時には、交流電源ＡＣ−ＩＧＢＴＱ２−グランド−電源回路１１−ダイオードブリッジＤＢを構成する１つのダイオード−照明負荷ＬＡの経路（閉回路）で電流が流れ、第３のスイッチ素子であるＩＧＢＴＱ３のオン駆動時には、交流電源ＡＣ−照明負荷ＬＡ−ＩＧＢＴＱ３−グランド−電源回路１１−ダイオードブリッジＤＢを構成する１つのダイオードの経路（閉回路）で電流が流れるから、何れの閉回路においてもダイオードブリッジＤＢを構成するダイオードは一つしか介在しないことになる。
【００６７】
而して、本実施形態の位相制御装置も図９に示した従来の位相制御装置と同様に、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧型スイッチ素子（ＩＧＢＴＱ４）を制御駆動して自己消弧型スイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる傾斜上昇期間Ｔ１を設定することで自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるとともに、傾斜上昇期間Ｔ１の経過後、トライアックＱ１を点呼導通する前に自己消弧型スイッチ素子からなる第２又は第３のスイッチ素子（ＩＧＢＴＱ２，Ｑ３）を短時間Ｔｘだけオン駆動することで電流が流れる経路（閉回路）中のダイオードの個数を２つから１つに減らしてトライアックＱ１の両端電圧との電位差ΔＶ３を小さくし（図５参照）、負荷容量の大きな照明負荷ＬＡが接続された場合でも高周波ノイズの発生を抑えることができる。しかも、ＩＧＢＴＱ２，Ｑ３は傾斜上昇期間Ｔ１に比して極めて短い時間Ｔｘだけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れるという利点もある。さらに、本実施形態では参考例における第１及び第２のダイオードＤ１，Ｄ２をダイオードブリッジＤＢを構成するダイオードで兼用しているため、部品点数の削減による回路構成の簡素化及びコストの低減が図れるという利点もある。尚、本実施形態では自己消弧型スイッチ素子からなる第４のスイッチ素子としてＩＧＢＴＱ４を用いたが、ＩＧＢＴの代わりにＭＯＳＦＥＴを用いても構わない。
【００６８】
また、図６に示すように交流電源ＡＣとトライアックＱ１の間にリアクタンス素子であるインダクタＬを挿入すれば高周波ノイズがさらに抑制でき、しかも、電流が流れる閉回路中に介在するダイオードの個数を減らして電位差ΔＶを小さくしていることから、インダクタＬとしてインダクタンス値の小さいものを使用することが可能であり、装置の大型化を回避することができる。
【００６９】
（実施形態２）
図７は本実施形態の位相制御装置の回路構成を示している。但し、基本的な構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００７０】
本実施形態の位相制御装置では、第４のスイッチ素子としてＭＯＳＦＥＴＱ４が用いられるとともに、このＭＯＳＦＥＴＱ４と直列に電流検出用のシャント抵抗Ｒ６が接続されている。そして、ＣＰＵ回路１２は上記ＭＯＳＦＥＴＱ４のオン期間においてダイオードブリッジＤＢとＭＯＳＦＥＴＱ４を介してシャント抵抗Ｒ６に流れる負荷電流の大きさでシャント抵抗Ｒ６に発生する降下電圧を電流値に対応した検出信号として取り込み、取り込んだ検出信号の電圧値を、予め設定されるしきい値と比較し、しきい値との大小関係に応じて傾斜上昇期間Ｔ１後の制御内容を変えている。ここで、しきい値として非常に大きな負荷電流に対応した第１のしきい値と、トライアックＱ１の保持電流以下となる非常に小さな負荷電流に対応した第２のしきい値とがＣＰＵ回路１２に設定されている。
【００７１】
而して、ＣＰＵ回路１２はシャント抵抗Ｒ６によって検出した検出信号の電圧値を第１及び第２のしきい値と比較し、第１のしきい値を超えている場合には実施形態１と同様に傾斜上昇期間Ｔ１の経過後に第２又は第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３を短時間Ｔｘだけオンした後、トライアックＱ１を点呼導通させる制御を行い、第１のしきい値以下であり且つ第２のしきい値以上の場合には従来の位相制御装置と同様に傾斜上昇期間Ｔ１の経過後にトライアックＱ１を点呼導通させる制御を行い、第２のしきい値を下回っている場合には傾斜上昇期間Ｔ１の経過後もトライアックＱ１の代わりにＭＯＳＦＥＴＱ４によって負荷電流を流す制御を行う。
【００７２】
つまり、大きな負荷電流が流れる照明負荷ＬＡが接続されている場合には実施形態１と同様の制御を行うことで高周波ノイズを低減することができ、比較的小さな負荷電流が流れる照明負荷ＬＡが接続されている場合には第２又は第３のスイッチ素子（ＩＧＢＴＱ２，Ｑ３）の駆動制御を省略することで余分な発熱を抑えることができ、さらにトライアックＱ１の保持電流を下回るような非常に小さい負荷電流が流れる照明負荷ＬＡが接続されている場合にはトライアックＱ１によって負荷電流を流すことができないから、トライアックＱ１の代わりにＭＯＳＦＥＴＱ４により負荷電流を流すことができ、種々の容量の照明負荷ＬＡに対応可能な位相制御装置が提供できるものである。
【００７３】
【発明の効果】
請求項１の発明によれば、第２及び第３のスイッチ素子は傾斜上昇期間に比して極めて短い時間だけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れる。しかも、傾斜上昇期間を経た後、第２又は第３のスイッチ素子を極めて短い時間だけ制御駆動する際に電流が流れる経路（閉回路）には第１又は第２のダイオードの何れか一方のダイオードしか存在しないため、ダイオードブリッジを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差も小さくなり、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる。しかも、第１及び第２のダイオードをダイオードブリッジを構成するダイオードで兼用することによって部品点数の削減による回路構成の簡素化及びコストの低減が図れる。
【００７６】
請求項２の発明によれば、ＭＯＳＦＥＴに比べてオン抵抗の小さい絶縁ゲート型バイポーラトランジスタを第２及び第３のスイッチ素子に用いることにより、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差がさらに小さくなり、高周波ノイズの発生をさらに抑えることができる。
【００７７】
請求項３の発明によれば、リアクタンス成分の小さいリアクタンス素子を用いて小型化を図りながらも高周波ノイズの発生をさらに抑えることができる。
【００７８】
請求項４の発明によれば、種々の容量の照明負荷に対応することが可能となる。
【図面の簡単な説明】
【図１】 本発明の参考例の回路構成図である。
【図２】 同上の動作説明図である。
【図３】 本発明の実施形態１の回路構成図である。
【図４】 同上の動作説明用波形図であって、（ａ）は負荷電流の波形図、（ｂ）は傾斜上昇期間において第４のスイッチ素子に流れる電流の波形図、（ｃ）は第２又は第３のスイッチ素子に流れる電流の波形図である。
【図５】 同上の位相制御時の負荷電圧の説明図である。
【図６】 同上にリアクタンス素子を追加した場合の回路構成図である。
【図７】 本発明の実施形態２の回路構成図である。
【図８】 （ａ）は従来例の回路構成図、（ｂ）は別の従来例の回路構成図、（ｃ）は他の従来例の回路構成図である。
【図９】 本発明者らが既に提案した従来の位相制御装置の回路構成図である。
【図１０】 （ａ）は同上の位相制御時の負荷電圧の説明図、（ｂ）は同上の位相制御時のＩＧＢＴの損失の説明図である。
【図１１】 （ａ）は同上のＩＧＢＴに与える制御信号電圧の一例の説明図、（ｂ）は同上のＩＧＢＴに与える制御信号電圧の他例の説明図である。
【符号の説明】
１ 制御部
２ 外部入力部
１１’ 電源回路
１２ ＣＰＵ回路
１３ Ｄ／Ａ変換回路
１４ ドライブ回路
Ｑ１ トライアック（第１のスイッチ素子）
Ｑ２ ＩＧＢＴ（第２のスイッチ素子）
Ｑ３ ＩＧＢＴ（第３のスイッチ素子）
Ｄ１ 第１のダイオード
Ｄ２ 第２のダイオード
ＡＣ 交流電源
ＬＡ 照明負荷
【発明の属する技術分野】
本発明は、白熱灯からなる照明負荷への供給電力を位相制御して調光を行う位相制御装置に関するものである。
【０００２】
【従来の技術】
従来、照明点灯装置としては、演出効果を得るため、或いは省エネルギを目的として、白熱灯の点灯電力を位相制御するものがあった。
【０００３】
このような照明点灯装置には図８（ａ）に示すような一般的な位相制御装置が用いられている。
【０００４】
この従来の位相制御装置は、商用の交流電源ＡＣと、白熱灯からなる照明負荷ＬＡとの直列回路を接続する２端子構造となっており、前記直列回路にインダクタＬを介して並列接続される双方向性３端子サイリスタ（以下、トライアックと言う）Ｑ１と、抵抗Ｒ１、可変抵抗Ｒ２、コンデンサＣ１の直列回路から構成されトライアックＱ１の両端間に接続された時定数回路及び、コンデンサＣ１と可変抵抗Ｒ２の接続点とトライアックＱ１のゲート端子との間に接続されるダイアックＱ２、可変抵抗Ｒ２とコンデンサＣ１の直列回路の両端間に接続され、両端電圧を一定に規制する定電圧ダイオードＺＤ１、ＺＤ２の逆直列回路から成るトリガ回路Ｔとで構成される。
【０００５】
尚、図８（ｂ）に示すように、ダイアックＱ２の代わりにＳＢＳＱ２’を使用したトリガ回路Ｔを用いる従来例もある。
【０００６】
図８（ａ）又は（ｂ）の回路では、抵抗Ｒ１、可変抵抗Ｒ２を通じて充電されるコンデンサＣ１の電圧がダイアックＱ２のブレークオーバー電圧に達したとき、或いはＳＢＳＱ２’のゲートに接続されている定電圧ダイオードＺＤ３のカソードに印加されている電圧がツェナー電圧を超えてＳＢＳＱ２’にゲート電流が流れたときに、ダイアックＱ２或いはＳＢＳＱ２’が導通してコンデンサＣ１の電荷をトライアックＱ１のゲート電流ｉとして放出し、トライアックＱ１を点弧するようになっている。
【０００７】
また、図８（ｃ）に示すように交流電源ＡＣの電圧変動や部品のばらつき、並びに周波数変動による位相制御特性のばらつきを低減させるために、トリガ回路Ｔの電源を負荷回路から独立する形で得る位相制御装置がある。この位相制御装置のトリガ回路Ｔは、ダイアックやＳＢＳを用いずにトランジスタＱ３によりダイオードブリッジＤＢを介して所定の位相角からゼロクロスまでトライアックＱ１のゲート電流を連続して流すようになっている。
【０００８】
ところで、これらの位相制御装置では、設定された位相角でトラアックＱ１を点弧導通させて照明負荷ＬＡの負荷電流をトライアックＱ１に流すため、前記位相角が９０度付近では、負荷電流が非常に急峻な立ち上がりを示し、特に点弧時のｄｉ／ｄｔが大きいので、高周波ノイズ（１５０ＫＨｚ〜３０ＭＨｚ）が発生する虞があり、また、白熱灯からなる照明負荷ＬＡでは急峻な負荷電流の影響によりフィラメントが振動して音響ノイズを発生させる虞がある。
【０００９】
その対策として、一般的な位相制御装置では、図示するように照明負荷ＬＡと交流電源ＡＣの直列回路間にコンデンサＣ０（又はＣ０、Ｃ０’の直列回路）を、また照明負荷ＬＡと交流電源ＡＣの直列回路にリアクタンス素子（インダクタＬ）を介してトライアックＱ１を接続することで、負荷電流の立ち上がりをＬ成分により緩やかにして、上述のノイズ発生を低減させている。
【００１０】
ところで、従来例の回路において、前記のノイズのレベルをＩＥＣ基準等の規格値を満足するレベルまで低減させるには、非常に大きなリアクタンス素子が必要となり、そのため位相制御装置本体が非常に大型化する課題や、またそのリアクタンス素子自体から音響ノイズが発生したり、或いは発熱が発生するという課題が生じる。特に負荷容量の大きな位相制御装置においては、顕著である。
【００１１】
そのため最近では、前記の課題を解決するために、位相制御素子としてトライアックやサイリスタに代わってＭＯＳＦＥＴ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、パワートランジスタ等のスイッチ素子を用いた回路構成が提案されている（例えば特許文献１、特許文献２）。
【００１２】
特許文献１に記載の回路構成では、所定の位相制御角でスイッチ素子のゲート信号を制御して緩やかにスイッチングさせることにより、ノイズ発生を低減させるようになっている。
【００１３】
また、特許文献２に記載の回路構成では、ＲＰＣ（逆位相制御方式）が採用されており、交流電源電圧のゼロクロスでスイッチ素子を導通させ、設定された位相角で緩やかに遮断させることでノイズ発生を低減するようになっている。
【００１４】
しかし、両者に共通する問題として、ＭＯＳＦＥＴ等のスイッチ素子のオン抵抗がトラアックと比較して大きいため放熱構造を大型にする必要があり、結果的に位相制御装置の大型化が避けられなかった。また同等のオン抵抗にする為には、素子自身を大型にする必要があり、そのため更に素子の大型化に伴い非常にコスト高になってしまうという欠点があった。
【００１５】
そこで、前記のような問題を解決するために、本発明者らは、前記のＩＧＢＴ或いはＭＯＳＦＥＴ等の自己消弧型スイッチ素子をトラアック或いはサイリスタにダイオードブリッジを介して並列接続した回路を用い、ノイズ低減と発熱低減とを配慮した位相制御が行える位相制御装置を提案している。
【００１６】
図９は本発明者らが提案している上記位相制御装置の回路構成を示している。この位相制御装置は、交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、トラアックＱ１と、トライアックＱ１の両端間にダイオードブリッジＤＢを介して接続される自己消弧型のスイッチ素子であるＩＧＢＴＱ４と、トライアックＱ１並びにＩＧＢＴＱ４の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。尚、図９におけるＣ３はＩＧＢＴＱ４の制御端たるゲート内の容量を、Ｒ３はゲートに接続される抵抗を示す。
【００１７】
制御部１は、ダイオードブリッジＤＢの脈流出力電圧を所定の直流電圧に変換して電源として各部に供給するとともに、交流電源電圧のゼロクロスを検出する機能を備えた電源回路１１と、この電源回路１１から電源供給を受けて動作し、トライアックＱ１並びにＩＧＢＴＱ４を駆動制御して照明負荷ＬＡの照度比が設定値となるように位相制御角を演算し、それに対応した信号を電源回路１１からのゼロクロス検出信号ＺＳに基づいて生成するＣＰＵ回路１２と、このＣＰＵ回路１２からＩＧＢＴＱ４の駆動用として出力されるデジタルの制御信号電圧をアナログ電圧の制御信号電圧に変換するＤ／Ａ変換回路１３と、ＣＰＵ回路１２から出力される制御信号をトライアックＱ１のゲートに単発のトリガ信号として供給するドライブ回路１４とで構成される。但し、電源回路１１にはトライアックＱ１やＩＧＢＴＱ４の導通時にも電源供給が行えるようよう蓄電用の平滑コンデンサ等を備えている。
【００１８】
次に、上記位相制御装置の動作を説明する。
【００１９】
まず、位相制御動作がオフ状態にある待機中の場合には、交流電源ＡＣから照明負荷ＬＡ及びダイオードブリッジＤＢを通じて、全位相中或いは限定された位相期間で電源回路１１に電流が流れ、電源回路１１では、ＣＰＵ回路１２に電源を供給するとともにゼロクロス検出を行い、このゼロクロス検出信号ＺＳをＣＰＵ回路１２に与えることで、ＣＰＵ回路１２はゼロクロス位置を演算している。
【００２０】
そして、外部入力部２からオン動作信号、並びに設定照度比に対応する設定信号の入力があると、ＣＰＵ回路１２は外部入力部２で設定されている照明負荷ＬＡの照度比が得られる位相制御角を演算により求め、ゼロクロス検出信号ＺＳに基づいて上記位相制御角に対応する交流電源電圧の所定位相角で、ＩＧＢＴＱ４を駆動する制御信号電圧をＤ／Ａ変換回路１３を通じて出力する。この駆動ではＩＧＢＴＱ４及びダイオードブリッジＤＢを通じて印加される照明負荷ＬＡの両端電圧（負荷電圧）を図１０（ａ）の（イ）で示すように緩やかに立ち上げる制御が行われる。
【００２１】
この立ち上げ期間を含めたＩＧＢＴＱ４の駆動期間はトライアックＱ１を点弧導通させる前に設定するもので、最終的にＩＧＢＴＱ４を完全にオン状態（飽和状態）とした後、ドライブ回路１４を通じてトライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させた後に終了させるようになっている。
【００２２】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００２３】
ここでＣＰＵ回路１２は、前記駆動期間において、照明負荷ＬＡに印加される電圧（負荷電圧）を所定のパターンで滑らかに変化させるためにＩＧＢＴＱ４を駆動するための制御信号を生成するようになっている。
【００２４】
例えば、ＩＧＢＴＱ４のゲートに加える制御信号電圧に応じて、ＩＧＢＴＱ４の両端電圧を制御する方法により、照明負荷ＬＡに印加される電圧を制御する場合には、ＣＰＵ回路１２は前記駆動期間を複数の区間に分割し、夫々の区間においてＩＧＢＴＱ４のゲートに印加する制御信号電圧に対応するデジタル信号を生成し、この時分割的（時系列的）に生成されたデジタル信号をＤ／Ａ変換回路１３でアナログの制御信号電圧に変換した後、ＩＧＢＴＱ４のゲートに印加してＩＧＢＴＱ４を駆動し、前記駆動期間の立ち上がりにおける負荷電圧を、図１０（ａ）の（ロ）に示すように直線状に上昇させたり、或いは同図の（イ）に示すように非線形で上昇させるのである。
【００２５】
尚、図１１（ａ）は直線状に負荷電圧を上昇させるためにＩＧＢＴＱ４のゲートに加えられる制御信号電圧の変化パターンを示し、同図（ｂ）は非線形状に負荷電圧を上昇させるためにＩＧＢＴＱ４のゲートに加えられる制御信号電圧の変化パターンを示す。
【００２６】
ここで、負荷電圧を図１０（ａ）の（ロ）に示すように直線状に上昇させる場合に比べて同図の（イ）に示すように非線形で上昇させる場合のほうが前者の期間Ｔ１に比べて、後者の期間Ｔ１’が短く、そのため駆動期間中のスイッチング損失も図１０（ｂ）に示すように前者の場合（ハ）に比べて後者（ニ）の方が少なく、発熱量を低減できる。
【００２７】
このように上記位相制御装置は、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧型スイッチ素子（ＩＧＢＴＱ４）を制御駆動して自己消弧型スイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる期間（傾斜上昇期間）Ｔ１を設定し（図１０、図１１参照）、この期間を経た後、トライアックＱ１を点弧導通させるものであって、自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるという特徴がある。
【００２８】
【特許文献１】
特許第２５０７８４８号公報（第２−３頁、第１図）
【特許文献２】
特許第２９２０７７１号公報（第３−５頁、第２図）
【００２９】
【発明が解決しようとする課題】
ところで本発明者らが提案した上記位相制御装置では、上記傾斜上昇期間Ｔ１を経た後にトライアックＱ１を点呼導通させるときに電位差ΔＶ１が生じる（図２（ａ）参照）。すなわち、ＩＧＢＴＱ４の導通時に電流が流れる経路中に交流電源電圧の各半周期毎にダイオードブリッジＤＢを構成する４つのダイオードの内の２つが含まれており、上記期間においては、ＩＧＢＴＱ４における電圧降下に加えてこれら２つのダイオードにおける電圧降下を足し合わせた分の電圧降下が生じるが、トライアックＱ１の導通時に電流が流れる経路中にはダイオードブリッジＤＢが介在しないからトライアックＱ１における電圧降下のみしか生じず、双方の電圧降下の差が電位差ΔＶ１となって現れるものである。そして、照明負荷ＬＡの容量が大きい場合には回路に流れる電流が増えて上記電圧降下も大きくなるから、電位差ΔＶ１が大きくなって高周波ノイズが発生してしまう虞がある。特に自己消弧型スイッチ素子としてＭＯＳＦＥＴを用いた場合には、ＩＧＢＴに比べてＭＯＳＦＥＴのオン抵抗が大きいことから電位差ΔＶ１も大きくなって高周波ノイズのレベルが大きくなってしまうことになる。
【００３０】
本発明は上記事情に鑑みて為されたものであり、その目的は、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる位相制御装置を提供することにある。
【００３１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、逆阻止若しくは双方向性の３端子サイリスタからなり、白熱灯からなる照明負荷と交流電源との間に挿入される第１のスイッチ素子と、自己消弧型スイッチ素子からなり、互いの導通方向が逆向きとなるように前記第１のスイッチ素子の両端に直列接続される第２及び第３のスイッチ素子と、自己消弧型スイッチ素子からなり、前記第２及び第３のスイッチ素子の直列回路と並列に接続された第４のスイッチ素子と、前記第１のスイッチ素子の点弧導通と第２乃至第４のスイッチ素子の駆動を制御する制御部と、前記第２のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第２のスイッチ素子を経て照明負荷に至る閉回路を形成する第１のダイオードと、前記第３のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第３のスイッチ素子を経て照明負荷に至る閉回路を形成する第２のダイオードとを備え、前記制御部は位相制御動作時に、設定された所定の位相角から、前記第４のスイッチ素子を制御駆動し該第４のスイッチ素子を通じて照明負荷に印加される負荷電圧を傾斜上昇させる傾斜上昇期間を設定し、この傾斜上昇期間を経た後、さらに前記第２又は第３のスイッチ素子を前記傾斜上昇期間に比して極めて短い時間だけ制御駆動した後に、前記第１のスイッチ素子を点弧導通させる位相制御装置であって、前記第２及び第３のスイッチ素子の直列回路と前記第４のスイッチ素子との間にダイオードブリッジを接続し、該ダイオードブリッジを構成するダイオードを前記第１及び第２のダイオードとすることを特徴とする。
【００３４】
この発明によれば、第２及び第３のスイッチ素子は傾斜上昇期間に比して極めて短い時間だけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れる。しかも、傾斜上昇期間を経た後、第２又は第３のスイッチ素子を極めて短い時間だけ制御駆動する際に電流が流れる経路（閉回路）には第１又は第２のダイオードの何れか一方のダイオードしか存在しないため、ダイオードブリッジを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差も小さくなり、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる。しかも、第１及び第２のダイオードをダイオードブリッジを構成するダイオードで兼用することによって部品点数の削減による回路構成の簡素化及びコストの低減が図れる。
【００３７】
請求項２の発明は、請求項１の発明において、前記第２及び第３のスイッチ素子が絶縁ゲート型バイポーラトランジスタからなることを特徴とする。
【００３８】
この発明によれば、ＭＯＳＦＥＴに比べてオン抵抗の小さい絶縁ゲート型バイポーラトランジスタを第２及び第３のスイッチ素子に用いることにより、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差がさらに小さくなり、高周波ノイズの発生をさらに抑えることができる。
【００３９】
請求項３の発明は、請求項１又は２の発明において、前記交流電源から第１のスイッチ素子に至る経路にノイズ低減用のリアクタンス素子が接続されたことを特徴とする。
【００４０】
この発明によれば、リアクタンス成分の小さいリアクタンス素子を用いて小型化を図りながらも高周波ノイズの発生をさらに抑えることができる。
【００４１】
請求項４の発明は、請求項１又は２又は３の発明において、前記第２及び第３のスイッチ素子若しくは第４のスイッチ素子のオン時に当該スイッチ素子を介して流れる負荷電流を検出する負荷電流検出手段を設け、前記制御部は、該負荷電流検出手段で検出される負荷電流が前記第１のスイッチ素子の保持電流を下回る場合に前記傾斜上昇期間を経た後、第２のスイッチ素子又は第３のスイッチ素子又は第４のスイッチ素子の何れかを制御駆動して照明負荷に給電することを特徴とする。
【００４２】
この発明によれば、種々の容量の照明負荷に対応することが可能となる。
【００４３】
【発明の実施の形態】
本発明の実施形態を説明する前に、本発明の実施形態と基本構成が共通である参考例について説明する。
図１は本参考例の位相制御装置の回路構成を示している。但し、図９に示した従来の位相制御装置と共通の構成要素には同一の符号を付している。
【００４４】
本参考例の位相制御装置は、図１に示すように交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、第１のスイッチ素子であるトラアックＱ１と、自己消弧型スイッチ素子である絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）からなり、互いの導通方向が逆向きとなるようにトライアックＱ１の両端間に直列接続される第２及び第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３と、第２のスイッチ素子であるＩＧＢＴＱ２と逆並列に接続された第２のダイオードＤ２と、第３のスイッチ素子であるＩＧＢＴＱ３と逆並列に接続された第１のダイオードＤ１と、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。ここで、「逆並列」とは第１及び第２のダイオードＤ１，Ｄ２の導通方向がそれぞれ並列に接続されているＩＧＢＴＱ３，Ｑ２の導通方向と逆向きになっていることを意味する。
【００４５】
第２のスイッチ素子であるＩＧＢＴＱ２のコレクタがトライアックＱ１の一端に接続され、エミッタが第３のスイッチ素子であるＩＧＢＴＱ３のエミッタとともにグランドに接地され、ＩＧＢＴＱ３のコレクタがトライアックＱ１の他端に接続されている。また、ＩＧＢＴＱ２のコレクタに第２のダイオードＤ２のカソードが接続され、第２のダイオードＤ２のアノードがＩＧＢＴＱ２のエミッタに接続されている。同様に、ＩＧＢＴＱ３のコレクタに第１のダイオードＤ１のカソードが接続され、第１のダイオードＤ１のアノードがＩＧＢＴＱ３のエミッタに接続されている。そして、２つのＩＧＢＴＱ２，Ｑ３のゲートが制御部１のＤ／Ａ変換回路１３に接続されている。尚、第２及び第３のスイッチ素子としてＭＯＳＦＥＴを用いる場合、第１及び第２のダイオードＤ１，Ｄ２はそれぞれＭＯＳＦＥＴの寄生ダイオードを利用すればよい。
【００４６】
一方、制御部１は、図９に示した従来の位相制御装置とほぼ共通の構成を有するものであって、交流電源ＡＣの交流電源電圧を所定の直流電圧に変換して電源として各部に供給するとともに、交流電源電圧のゼロクロスを検出する機能を備えた電源回路１１’と、この電源回路１１’から電源供給を受けて動作し、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３を駆動制御して照明負荷ＬＡの照度比が設定値となるように位相制御角を演算し、それに対応した信号を電源回路１１’からのゼロクロス検出信号ＺＳに基づいて生成するＣＰＵ回路１２と、このＣＰＵ回路１２からＩＧＢＴＱ２，Ｑ３の駆動用として出力されるデジタルの制御信号電圧をアナログ電圧の制御信号電圧に変換するＤ／Ａ変換回路１３と、ＣＰＵ回路１２から出力される制御信号をトライアックＱ１のゲートに単発のトリガ信号として供給するドライブ回路１４とで構成される。
【００４７】
次に、本参考例の位相制御装置の動作を説明する。
【００４８】
まず、位相制御動作がオフ状態にある待機中の場合には、交流電源ＡＣから照明負荷ＬＡを通じて電源回路１１’に電流が流れ、電源回路１１’では、ＣＰＵ回路１２に電源を供給するとともにゼロクロス検出を行い、このゼロクロス検出信号ＺＳをＣＰＵ回路１２に与えることで、ＣＰＵ回路１２はゼロクロス位置を演算している。
【００４９】
そして、外部入力部２からオン動作信号、並びに設定照度比に対応する設定信号の入力があると、ＣＰＵ回路１２は外部入力部２で設定されている照明負荷ＬＡの照度比が得られる位相制御角を演算により求め、ゼロクロス検出信号ＺＳに基づいて上記位相制御角に対応する交流電源電圧の所定位相角で、交流電源電圧の極性に応じてＩＧＢＴＱ２又はＱ３を駆動する制御信号電圧をＤ／Ａ変換回路１３を通じて出力する。この駆動ではＩＧＢＴＱ２又はＱ３と第１又は第２のダイオードＤ１，Ｄ２を通じて印加される照明負荷ＬＡの両端電圧（負荷電圧）を図１０（ａ）の（イ）で示すように緩やかに立ち上げる制御が行われる。すなわち、交流電源ＡＣの照明負荷ＬＡと接続されている側が負極となる半周期（以下、「正の半周期」と呼ぶ）では、第２のスイッチ素子であるＩＧＢＴＱ２を駆動制御して交流電源ＡＣ−ＩＧＢＴＱ２−第１のダイオードＤ１−照明負荷ＬＡの経路（閉回路）で電流を流し、交流電源ＡＣの照明負荷ＬＡと接続されている側が正極となる半周期（以下、「負の半周期」と呼ぶ）では、第３のスイッチ素子であるＩＧＢＴＱ３を駆動制御して交流電源ＡＣ−照明負荷ＬＡ−ＩＧＢＴＱ３−第２のダイオードＤ２の経路（閉回路）で電流を流し、上記閉回路に流れる電流を徐々に増やすことで照明負荷ＬＡの両端電圧（負荷電圧）を緩やかに立ち上げるものである。
【００５０】
この立ち上げ期間を含めたＩＧＢＴＱ２又はＱ３の駆動期間はトライアックＱ１を点弧導通させる前に設定するもので、最終的にＩＧＢＴＱ２又はＱ３を完全にオン状態（飽和状態）とした後、ドライブ回路１４を通じてトライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させた後に終了させるようになっている。
【００５１】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００５２】
ここでＣＰＵ回路１２は、前記駆動期間において、照明負荷ＬＡに印加される電圧（負荷電圧）が所定のパターンで滑らかに変化させるためにＩＧＢＴＱ２，Ｑ３を駆動するための制御信号を生成するようになっている。
【００５３】
例えば、ＩＧＢＴＱ２，Ｑ３のゲートに加える制御信号電圧に応じて、ＩＧＢＴＱ２，Ｑ３の両端電圧を制御する方法により、照明負荷ＬＡに印加される電圧を制御する場合には、ＣＰＵ回路１２は前記駆動期間を複数の区間に分割し、夫々の区間においてＩＧＢＴＱ２，Ｑ３のゲートに印加する制御信号電圧に対応するデジタル信号を生成し、この時分割的（時系列的）に生成されたデジタル信号をＤ／Ａ変換回路１３でアナログの制御信号電圧に変換した後、ＩＧＢＴＱ２，Ｑ３のゲートに印加してＩＧＢＴＱ２，Ｑ３を駆動し、前記駆動期間の立ち上がりにおける負荷電圧を、図１０（ａ）の（ロ）に示すように直線状に上昇させたり、或いは同図の（イ）に示すように非線形で上昇させるのである。
【００５４】
尚、直線状に負荷電圧を上昇させるには、ＩＧＢＴＱ２又はＱ３のゲートに図１１（ａ）で示すような変化パターンの制御信号電圧を加えればよい。また、非線形状に負荷電圧を上昇させるには、ＩＧＢＴＱ２又はＱ３のゲートに同図（ｂ）で示すような変化パターンの制御信号電圧を加えればよい。
【００５５】
ここで、負荷電圧を図１０（ａ）の（ロ）に示すように直線状に上昇させる場合に比べて同図の（イ）に示すように非線形で上昇させる場合のほうが前者の期間Ｔ１に比べて、後者の期間Ｔ１’が短く、そのため駆動期間中のスイッチング損失も図１０（ｂ）に示すように前者の場合（ハ）に比べて後者（ニ）の方が少なく、発熱量を低減できる。
【００５６】
このように本参考例の位相制御装置は、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧方スイッチ素子からなる第２又は第３のスイッチ素子（ＩＧＢＴＱ２又はＱ３）を制御駆動して第２又は第３のスイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる傾斜上昇期間Ｔ１を設定し（図１０、図１１参照）、この傾斜上昇期間Ｔ１を経た後、トライアックＱ１を点弧導通させており、図９に示した従来例と同様に、自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるものである。
【００５７】
ここで本参考例においては、第２のスイッチ素子であるＩＧＢＴＱ２をオン駆動して形成される閉回路中には第１のダイオードＤ１のみが含まれ、同じく第３のスイッチ素子であるＩＧＢＴＱ３をオン駆動して形成される閉回路中には第２のダイオードＤ２のみが含まれることになる。これに対して、図９に示した従来の位相制御装置ではＩＧＢＴＱ４をオン駆動して形成される閉回路中にはダイオードブリッジＤＢの２つのダイオードが含まれることになる。すなわち、この従来装置では、トライアックＱ１のオン電圧（１．３〜１．４Ｖ）と、ＩＧＢＴＱ４のオン電圧（２〜３Ｖ）及び２つのダイオードのオン電圧（０．７Ｖ×２＝１．４Ｖ）の和との電位差ΔＶ１が約２〜３Ｖとなるが（図２（ａ）参照）、本参考例では、閉回路中に同時に存在するダイオードが第１又は第２のダイオードＤ１，Ｄ２の何れか一方のみであるから、その電位差ΔＶ２は約１．３〜２．３Ｖとなって１つのダイオードのオン電圧（電圧降下）分の０．７Ｖだけ電位差ΔＶ２を小さくすることができる（図２（ｂ）参照）。
【００５８】
而して、本参考例では、傾斜上昇期間Ｔ１に電流が流れる経路（閉回路）には第１又は第２のダイオードＤ１，Ｄ２の何れか一方のダイオードしか存在しないため、ダイオードブリッジＤＢを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間Ｔ１を経て第１のスイッチ素子であるトライアックＱ１を点呼導通させる際に生じる電位差ΔＶも小さくなり、負荷容量の大きな照明負荷ＬＡが接続された場合でも高周波ノイズの発生を抑えることができる。
【００５９】
尚、Ｄ／Ａ変換回路１３の代わりに制御部１を構成するＣＰＵ部１２からＰＷＭ信号を生成してＩＧＢＴＱ２，Ｑ３のゲートに加えることにより、ゲート内部のコンデンサＣ３を充電し、その充電カーブの変化の仕方で制御信号電圧の変化パターンを設定するようにしても構わない。また、ゲート内部のコンデンサＣ３以外に制御信号電圧をゲートに印加するためのＣＲ回路を付設しても良い。
【００６０】
あるいは、制御部１によって出力が制御される電流源を用い、その電流源の出力電流を、駆動期間を分割した複数の区間のそれぞれにおいて制御することで抵抗Ｒ３を介したコンデンサＣ３の充電量を制御するようにしても構わない。つまり、ＩＧＢＴＱ２，Ｑ３はゲート内部のコンデンサＣ３の充電量で駆動制御されるから、コンデンサＣ３の充電量を制御する方が高精度の波形整形が可能になる。
【００６１】
（実施形態１）
図３は本実施形態の位相制御装置の回路構成を示している。但し、図９に示した従来の位相制御装置並びに参考例と共通の構成要素には同一の符号を付している。
【００６２】
本実施形態の移動制御装置は、交流電源ＡＣと白熱灯からなる照明負荷ＬＡの直列回路に対して、トラアックＱ１と、トライアックＱ１の両端間にダイオードブリッジＤＢを介して接続される自己消弧型スイッチ素子からなり第４のスイッチ素子であるＩＧＢＴＱ４と、互いの導通方向が逆向きとなるようにトライアックＱ１の両端間に直列接続される第２及び第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３と、トライアックＱ１並びにＩＧＢＴＱ２，Ｑ３，Ｑ４の駆動を制御する制御部１と、照明負荷ＬＡの照度比（調光レベル）を設定する外部入力部２とから構成される。尚、ＩＧＢＴＱ２，Ｑ３のゲートが抵抗Ｒ４を介して制御部１のドライブ回路１４に接続されている。
【００６３】
次に、本実施形態の位相制御装置の動作を説明する。但し、位相制御動作がオフ状態にある待機中の動作、並びに傾斜上昇期間Ｔ１の動作は図９に示した従来の位相制御装置と共通であるから説明を省略する。
【００６４】
図４に示すように制御部１のＣＰＵ回路１２では、傾斜上昇期間Ｔ１が経過したら、最終的にＩＧＢＴＱ４を完全にオン状態（飽和状態）とした後、交流電源電圧の正の半周期には第２のスイッチ素子であるＩＧＢＴＱ２のゲートに、交流電源電圧の負の半周期には第３のスイッチ素子であるＩＧＢＴＱ３のゲートにそれぞれドライブ回路１４を通じてトリガ用パルス信号を与えることで極めて短い時間Ｔｘだけオン駆動し、その後に、トライアックＱ１のゲートにトリガ用パルス信号を与えてトライアックＱ１を点弧導通させるようになっている。
【００６５】
そして、トライアックＱ１の導通期間は保持電流以下となる交流電源ＡＣの電圧のゼロクロス付近まで継続する。この一連動作を交流電源電圧の各半周期毎に繰り返すことで、照明負荷ＬＡは位相制御された電力が供給され、外部入力部２で設定された照度比に調光される。
【００６６】
ここで、第２のスイッチ素子であるＩＧＢＴＱ２のオン駆動時には、交流電源ＡＣ−ＩＧＢＴＱ２−グランド−電源回路１１−ダイオードブリッジＤＢを構成する１つのダイオード−照明負荷ＬＡの経路（閉回路）で電流が流れ、第３のスイッチ素子であるＩＧＢＴＱ３のオン駆動時には、交流電源ＡＣ−照明負荷ＬＡ−ＩＧＢＴＱ３−グランド−電源回路１１−ダイオードブリッジＤＢを構成する１つのダイオードの経路（閉回路）で電流が流れるから、何れの閉回路においてもダイオードブリッジＤＢを構成するダイオードは一つしか介在しないことになる。
【００６７】
而して、本実施形態の位相制御装置も図９に示した従来の位相制御装置と同様に、設定された所定の位相から、時間的に分割した区間単位でトライアックＱ１を点弧させる前に自己消弧型スイッチ素子（ＩＧＢＴＱ４）を制御駆動して自己消弧型スイッチ素子を通じて照明負荷（白熱灯）ＬＡに印加される負荷電圧を傾斜上昇させる傾斜上昇期間Ｔ１を設定することで自己消弧型スイッチ素子の発熱を防止することができ、そのため装置の小型化が図れるとともに、傾斜上昇期間Ｔ１の経過後、トライアックＱ１を点呼導通する前に自己消弧型スイッチ素子からなる第２又は第３のスイッチ素子（ＩＧＢＴＱ２，Ｑ３）を短時間Ｔｘだけオン駆動することで電流が流れる経路（閉回路）中のダイオードの個数を２つから１つに減らしてトライアックＱ１の両端電圧との電位差ΔＶ３を小さくし（図５参照）、負荷容量の大きな照明負荷ＬＡが接続された場合でも高周波ノイズの発生を抑えることができる。しかも、ＩＧＢＴＱ２，Ｑ３は傾斜上昇期間Ｔ１に比して極めて短い時間Ｔｘだけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れるという利点もある。さらに、本実施形態では参考例における第１及び第２のダイオードＤ１，Ｄ２をダイオードブリッジＤＢを構成するダイオードで兼用しているため、部品点数の削減による回路構成の簡素化及びコストの低減が図れるという利点もある。尚、本実施形態では自己消弧型スイッチ素子からなる第４のスイッチ素子としてＩＧＢＴＱ４を用いたが、ＩＧＢＴの代わりにＭＯＳＦＥＴを用いても構わない。
【００６８】
また、図６に示すように交流電源ＡＣとトライアックＱ１の間にリアクタンス素子であるインダクタＬを挿入すれば高周波ノイズがさらに抑制でき、しかも、電流が流れる閉回路中に介在するダイオードの個数を減らして電位差ΔＶを小さくしていることから、インダクタＬとしてインダクタンス値の小さいものを使用することが可能であり、装置の大型化を回避することができる。
【００６９】
（実施形態２）
図７は本実施形態の位相制御装置の回路構成を示している。但し、基本的な構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００７０】
本実施形態の位相制御装置では、第４のスイッチ素子としてＭＯＳＦＥＴＱ４が用いられるとともに、このＭＯＳＦＥＴＱ４と直列に電流検出用のシャント抵抗Ｒ６が接続されている。そして、ＣＰＵ回路１２は上記ＭＯＳＦＥＴＱ４のオン期間においてダイオードブリッジＤＢとＭＯＳＦＥＴＱ４を介してシャント抵抗Ｒ６に流れる負荷電流の大きさでシャント抵抗Ｒ６に発生する降下電圧を電流値に対応した検出信号として取り込み、取り込んだ検出信号の電圧値を、予め設定されるしきい値と比較し、しきい値との大小関係に応じて傾斜上昇期間Ｔ１後の制御内容を変えている。ここで、しきい値として非常に大きな負荷電流に対応した第１のしきい値と、トライアックＱ１の保持電流以下となる非常に小さな負荷電流に対応した第２のしきい値とがＣＰＵ回路１２に設定されている。
【００７１】
而して、ＣＰＵ回路１２はシャント抵抗Ｒ６によって検出した検出信号の電圧値を第１及び第２のしきい値と比較し、第１のしきい値を超えている場合には実施形態１と同様に傾斜上昇期間Ｔ１の経過後に第２又は第３のスイッチ素子であるＩＧＢＴＱ２，Ｑ３を短時間Ｔｘだけオンした後、トライアックＱ１を点呼導通させる制御を行い、第１のしきい値以下であり且つ第２のしきい値以上の場合には従来の位相制御装置と同様に傾斜上昇期間Ｔ１の経過後にトライアックＱ１を点呼導通させる制御を行い、第２のしきい値を下回っている場合には傾斜上昇期間Ｔ１の経過後もトライアックＱ１の代わりにＭＯＳＦＥＴＱ４によって負荷電流を流す制御を行う。
【００７２】
つまり、大きな負荷電流が流れる照明負荷ＬＡが接続されている場合には実施形態１と同様の制御を行うことで高周波ノイズを低減することができ、比較的小さな負荷電流が流れる照明負荷ＬＡが接続されている場合には第２又は第３のスイッチ素子（ＩＧＢＴＱ２，Ｑ３）の駆動制御を省略することで余分な発熱を抑えることができ、さらにトライアックＱ１の保持電流を下回るような非常に小さい負荷電流が流れる照明負荷ＬＡが接続されている場合にはトライアックＱ１によって負荷電流を流すことができないから、トライアックＱ１の代わりにＭＯＳＦＥＴＱ４により負荷電流を流すことができ、種々の容量の照明負荷ＬＡに対応可能な位相制御装置が提供できるものである。
【００７３】
【発明の効果】
請求項１の発明によれば、第２及び第３のスイッチ素子は傾斜上昇期間に比して極めて短い時間だけ制御駆動されるものであるから、素子容量が非常に小さいものを用いることができて小型化及びコストの低減が図れる。しかも、傾斜上昇期間を経た後、第２又は第３のスイッチ素子を極めて短い時間だけ制御駆動する際に電流が流れる経路（閉回路）には第１又は第２のダイオードの何れか一方のダイオードしか存在しないため、ダイオードブリッジを構成する４つのダイオードの内の２つのダイオードが介在する場合に比較して電圧降下が小さくなるから、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差も小さくなり、負荷容量の大きな照明負荷が接続された場合でも高周波ノイズの発生を抑えることができる。しかも、第１及び第２のダイオードをダイオードブリッジを構成するダイオードで兼用することによって部品点数の削減による回路構成の簡素化及びコストの低減が図れる。
【００７６】
請求項２の発明によれば、ＭＯＳＦＥＴに比べてオン抵抗の小さい絶縁ゲート型バイポーラトランジスタを第２及び第３のスイッチ素子に用いることにより、傾斜上昇期間を経て第１のスイッチ素子を点呼導通させる際に生じる電位差がさらに小さくなり、高周波ノイズの発生をさらに抑えることができる。
【００７７】
請求項３の発明によれば、リアクタンス成分の小さいリアクタンス素子を用いて小型化を図りながらも高周波ノイズの発生をさらに抑えることができる。
【００７８】
請求項４の発明によれば、種々の容量の照明負荷に対応することが可能となる。
【図面の簡単な説明】
【図１】 本発明の参考例の回路構成図である。
【図２】 同上の動作説明図である。
【図３】 本発明の実施形態１の回路構成図である。
【図４】 同上の動作説明用波形図であって、（ａ）は負荷電流の波形図、（ｂ）は傾斜上昇期間において第４のスイッチ素子に流れる電流の波形図、（ｃ）は第２又は第３のスイッチ素子に流れる電流の波形図である。
【図５】 同上の位相制御時の負荷電圧の説明図である。
【図６】 同上にリアクタンス素子を追加した場合の回路構成図である。
【図７】 本発明の実施形態２の回路構成図である。
【図８】 （ａ）は従来例の回路構成図、（ｂ）は別の従来例の回路構成図、（ｃ）は他の従来例の回路構成図である。
【図９】 本発明者らが既に提案した従来の位相制御装置の回路構成図である。
【図１０】 （ａ）は同上の位相制御時の負荷電圧の説明図、（ｂ）は同上の位相制御時のＩＧＢＴの損失の説明図である。
【図１１】 （ａ）は同上のＩＧＢＴに与える制御信号電圧の一例の説明図、（ｂ）は同上のＩＧＢＴに与える制御信号電圧の他例の説明図である。
【符号の説明】
１ 制御部
２ 外部入力部
１１’ 電源回路
１２ ＣＰＵ回路
１３ Ｄ／Ａ変換回路
１４ ドライブ回路
Ｑ１ トライアック（第１のスイッチ素子）
Ｑ２ ＩＧＢＴ（第２のスイッチ素子）
Ｑ３ ＩＧＢＴ（第３のスイッチ素子）
Ｄ１ 第１のダイオード
Ｄ２ 第２のダイオード
ＡＣ 交流電源
ＬＡ 照明負荷
Claims (4)
- 逆阻止若しくは双方向性の３端子サイリスタからなり、白熱灯からなる照明負荷と交流電源との間に挿入される第１のスイッチ素子と、自己消弧型スイッチ素子からなり、互いの導通方向が逆向きとなるように前記第１のスイッチ素子の両端に直列接続される第２及び第３のスイッチ素子と、自己消弧型スイッチ素子からなり、前記第２及び第３のスイッチ素子の直列回路と並列に接続された第４のスイッチ素子と、前記第１のスイッチ素子の点弧導通と第２乃至第４のスイッチ素子の駆動を制御する制御部と、前記第２のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第２のスイッチ素子を経て照明負荷に至る閉回路を形成する第１のダイオードと、前記第３のスイッチ素子のみがオン駆動されているときに導通し前記交流電源から第３のスイッチ素子を経て照明負荷に至る閉回路を形成する第２のダイオードとを備え、前記制御部は位相制御動作時に、設定された所定の位相角から、前記第４のスイッチ素子を制御駆動し該第４のスイッチ素子を通じて照明負荷に印加される負荷電圧を傾斜上昇させる傾斜上昇期間を設定し、この傾斜上昇期間を経た後、さらに前記第２又は第３のスイッチ素子を前記傾斜上昇期間に比して極めて短い時間だけ制御駆動した後に、前記第１のスイッチ素子を点弧導通させる位相制御装置であって、前記第２及び第３のスイッチ素子の直列回路と前記第４のスイッチ素子との間にダイオードブリッジを接続し、該ダイオードブリッジを構成するダイオードを前記第１及び第２のダイオードとすることを特徴とする位相制御装置。
- 前記第２及び第３のスイッチ素子が絶縁ゲート型バイポーラトランジスタからなることを特徴とする請求項１記載の位相制御装置。
- 前記交流電源から第１のスイッチ素子に至る経路にノイズ低減用のリアクタンス素子が接続されたことを特徴とする請求項１又は２記載の位相制御装置。
- 前記第２及び第３のスイッチ素子若しくは第４のスイッチ素子のオン時に当該スイッチ素子を介して流れる負荷電流を検出する負荷電流検出手段を設け、前記制御部は、該負荷電流検出手段で検出される負荷電流が前記第１のスイッチ素子の保持電流を下回る場合に前記傾斜上昇期間を経た後、第２のスイッチ素子又は第３のスイッチ素子又は第４のスイッチ素子の何れかを制御駆動して照明負荷に給電することを特徴とする請求項１又は２又は３記載の位相制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185744A JP4013846B2 (ja) | 2003-06-27 | 2003-06-27 | 位相制御装置 |
| TW093118612A TWI252060B (en) | 2003-06-27 | 2004-06-25 | Phase controller |
| CNB2004100618392A CN100505972C (zh) | 2003-06-27 | 2004-06-25 | 相位控制装置 |
| US10/875,205 US6995522B2 (en) | 2003-06-27 | 2004-06-25 | Phase controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003185744A JP4013846B2 (ja) | 2003-06-27 | 2003-06-27 | 位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019333A JP2005019333A (ja) | 2005-01-20 |
| JP4013846B2 true JP4013846B2 (ja) | 2007-11-28 |
Family
ID=34185101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003185744A Expired - Fee Related JP4013846B2 (ja) | 2003-06-27 | 2003-06-27 | 位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013846B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748024B2 (ja) * | 2006-10-16 | 2011-08-17 | パナソニック電工株式会社 | ２線式スイッチ装置 |
| KR101166316B1 (ko) | 2008-08-21 | 2012-07-18 | 파나소닉 주식회사 | 부하 제어 장치 및 그것을 이용하는 부하 제어 시스템 |
| JP5294903B2 (ja) * | 2008-08-21 | 2013-09-18 | パナソニック株式会社 | 負荷制御装置及びそれを備えた負荷制御システム |
| JP5066131B2 (ja) * | 2009-04-30 | 2012-11-07 | 富士通テレコムネットワークス株式会社 | Ｌｅｄ点灯制御装置 |
| JP5895170B2 (ja) * | 2010-02-23 | 2016-03-30 | パナソニックＩｐマネジメント株式会社 | ２線式交流スイッチ |
| JP6453039B2 (ja) * | 2014-10-31 | 2019-01-16 | 株式会社沖データ | 電力制御装置及び画像形成装置 |
| CN108398971A (zh) * | 2018-03-02 | 2018-08-14 | 常州汇邦电子有限公司 | 温控一体机及其工作方法 |
-
2003
- 2003-06-27 JP JP2003185744A patent/JP4013846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019333A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122571B2 (ja) | 電力半導体装置のための制御方法及び回路 | |
| US5510974A (en) | High frequency push-pull converter with input power factor correction | |
| US10638562B2 (en) | Power converter, LED driver and control method | |
| JP4253341B2 (ja) | 放電ランプ点灯制御装置 | |
| US8274239B2 (en) | Open circuit voltage clamp for electronic HID ballast | |
| US5164892A (en) | Pulse electric power unit | |
| CN106793352A (zh) | 具有可控硅调光器的led驱动电路、电路模块及控制方法 | |
| US20100259955A1 (en) | Soft switching power converter | |
| JPH09504160A (ja) | パルス幅変調ｄｃ／ｄｃブーストコンバータ | |
| CN1338813A (zh) | 包含保护电路的发光放电管的高压电源和故障保护电路 | |
| US6995522B2 (en) | Phase controller | |
| CN101960924A (zh) | 可调光瞬时启动镇流器 | |
| Gonthier et al. | EN55015 compliant 500 W dimmer with low-losses symmetrical switches | |
| JP4013846B2 (ja) | 位相制御装置 | |
| JP4874822B2 (ja) | 位相制御装置 | |
| US7329996B2 (en) | Sine wave light-adjusting apparatus | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| Li et al. | Optimal algorithm design based on a digitalized active voltage gate driver for IGBT turn-on transition | |
| JP4893120B2 (ja) | 誘導加熱装置 | |
| JP4148073B2 (ja) | 誘導加熱装置 | |
| JP2000324851A (ja) | 部分共振ｐｗｍコンバータ | |
| KR19980086336A (ko) | 강압형 컨버터의 소프트 스위칭과 고역률을 위한 스위칭 회로 | |
| JP6912136B1 (ja) | 調光装置 | |
| US20240032175A1 (en) | Method and system for reducing flickering-of lamps powered by an electricity distribution network | |
| JP3285231B2 (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4013846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |