JP3139534B2 - 共振型スイッチング電源装置 - Google Patents
共振型スイッチング電源装置Info
- Publication number
- JP3139534B2 JP3139534B2 JP08148177A JP14817796A JP3139534B2 JP 3139534 B2 JP3139534 B2 JP 3139534B2 JP 08148177 A JP08148177 A JP 08148177A JP 14817796 A JP14817796 A JP 14817796A JP 3139534 B2 JP3139534 B2 JP 3139534B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- output
- resonance
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インダクタンスとこれ
に直列接続されたコンデンサとの直列共振を使用した共
振型スイッチング電源装置に関する。
に直列接続されたコンデンサとの直列共振を使用した共
振型スイッチング電源装置に関する。
【０００２】
【従来の技術】図１は従来の電流共振型スイッチング電
源装置即ちＤＣ−ＤＣコンバータを示す。このスイッチ
ング電源装置においては、直流電源１の一端と他端との
間に第１及び第２のスイッチＱ1 、Ｑ2 の直列回路が接
続されている。第１及び第２のスイッチＱ1 、Ｑ2 はソ
ースがサブストレートに接続された絶縁ゲート型（ＭＯ
Ｓ型）電界効果トランジスタ（ＦＥＴ）から成り、本来
のＦＥＴ部分である制御スイッチＳ1 、Ｓ2 とこれに逆
並列接続されたダイオードＤ1 、Ｄ2 とを含む。勿論こ
のスイッチＱ1 、Ｑ2 をバイポーラトランジスタとこれ
に逆並列接続されたダイオードで構成することもでき
る。また、ダイオードＤ1 、Ｄ2 を内蔵させないで個別
ダイオードとすることができる。第２のスイッチＱ2 に
並列に、トランスＴの１次巻線Ｎ1 とコイルから成る共
振用インダクタンス素子Ｌr と共振用コンデンサＣr と
のＬＣ直列共振回路が接続されている。もし、要求され
る直列共振用インダクタンスの全部を１次巻線Ｎ1 で得
ることができる場合には、個別のインダクタンス素子Ｌ
r を省くことができる。１次巻線Ｎ1 は点線で示すよう
にこれに等価的に並列接続された励磁インダクタンスＬ
p を有する。この励磁インダクタンスＬp は等価的に１
次巻線Ｎ1 の抵抗分に対して並列接続されている。直列
共振回路の出力回路を構成するために、磁性体コア２に
よって１次巻線Ｎ1 に電磁結合されたトランスＴの２次
巻線Ｎ2 及び出力整流平滑回路が設けられている。２次
巻線Ｎ2 はセンタタップによって第１及び第２の巻線Ｎ
2a、Ｎ2bに分けられ、これ等の一端は第１及び第２の出
力整流ダイオードＤO1、ＤO2を介して出力平滑用コンデ
ンサＣ0 の一端に接続され、センタタップはコンデンサ
Ｃ0の他端に接続されている。出力平滑用コンデンサＣ0
に接続された出力端子３、４の間に負荷５が接続され
ている。制御回路６は、第１及び第２のスイッチＱ1 、
Ｑ2 をＬr 、Ｃr の共振周波数ｆ0 よりも高いオン・オ
フ繰返し周波数で駆動する回路であり、出力端子３、４
にライン７、８で接続されていると共に、ライン９、１
０によって第１及び第２のスイッチＱ1 、Ｑ2 の制御端
子（ゲート）に接続されている。なお、第１及び第２の
スイッチＱ1 、Ｑ2 の制御は、周知のようにゲート・ソ
ース間電圧ＶGS1、ＶGS2 を印加することによって達成
されるので、第１及び第２のスイッチＱ1、Ｑ2 のソー
スに対しても制御回路６は図示が省かれているラインに
よって接続されている。第１及び第２のスイッチＱ1 、
Ｑ2 のターンオフ時のスイッチング損失を低減させるた
めの部分共振回路を形成するために第１及び第２のスイ
ッチＱ1 、Ｑ2 に並列にコンデンサＣ1 、Ｃ2 が接続さ
れている。なお、このコンデンサＣ1 、Ｃ2 を第１及び
第２のスイッチＱ1 、Ｑ2 の浮遊容量（ストレーキャパ
シタンス）とすることができる。また、第１のコンデン
サＣ1 を省くことができる。
源装置即ちＤＣ−ＤＣコンバータを示す。このスイッチ
ング電源装置においては、直流電源１の一端と他端との
間に第１及び第２のスイッチＱ1 、Ｑ2 の直列回路が接
続されている。第１及び第２のスイッチＱ1 、Ｑ2 はソ
ースがサブストレートに接続された絶縁ゲート型（ＭＯ
Ｓ型）電界効果トランジスタ（ＦＥＴ）から成り、本来
のＦＥＴ部分である制御スイッチＳ1 、Ｓ2 とこれに逆
並列接続されたダイオードＤ1 、Ｄ2 とを含む。勿論こ
のスイッチＱ1 、Ｑ2 をバイポーラトランジスタとこれ
に逆並列接続されたダイオードで構成することもでき
る。また、ダイオードＤ1 、Ｄ2 を内蔵させないで個別
ダイオードとすることができる。第２のスイッチＱ2 に
並列に、トランスＴの１次巻線Ｎ1 とコイルから成る共
振用インダクタンス素子Ｌr と共振用コンデンサＣr と
のＬＣ直列共振回路が接続されている。もし、要求され
る直列共振用インダクタンスの全部を１次巻線Ｎ1 で得
ることができる場合には、個別のインダクタンス素子Ｌ
r を省くことができる。１次巻線Ｎ1 は点線で示すよう
にこれに等価的に並列接続された励磁インダクタンスＬ
p を有する。この励磁インダクタンスＬp は等価的に１
次巻線Ｎ1 の抵抗分に対して並列接続されている。直列
共振回路の出力回路を構成するために、磁性体コア２に
よって１次巻線Ｎ1 に電磁結合されたトランスＴの２次
巻線Ｎ2 及び出力整流平滑回路が設けられている。２次
巻線Ｎ2 はセンタタップによって第１及び第２の巻線Ｎ
2a、Ｎ2bに分けられ、これ等の一端は第１及び第２の出
力整流ダイオードＤO1、ＤO2を介して出力平滑用コンデ
ンサＣ0 の一端に接続され、センタタップはコンデンサ
Ｃ0の他端に接続されている。出力平滑用コンデンサＣ0
に接続された出力端子３、４の間に負荷５が接続され
ている。制御回路６は、第１及び第２のスイッチＱ1 、
Ｑ2 をＬr 、Ｃr の共振周波数ｆ0 よりも高いオン・オ
フ繰返し周波数で駆動する回路であり、出力端子３、４
にライン７、８で接続されていると共に、ライン９、１
０によって第１及び第２のスイッチＱ1 、Ｑ2 の制御端
子（ゲート）に接続されている。なお、第１及び第２の
スイッチＱ1 、Ｑ2 の制御は、周知のようにゲート・ソ
ース間電圧ＶGS1、ＶGS2 を印加することによって達成
されるので、第１及び第２のスイッチＱ1、Ｑ2 のソー
スに対しても制御回路６は図示が省かれているラインに
よって接続されている。第１及び第２のスイッチＱ1 、
Ｑ2 のターンオフ時のスイッチング損失を低減させるた
めの部分共振回路を形成するために第１及び第２のスイ
ッチＱ1 、Ｑ2 に並列にコンデンサＣ1 、Ｃ2 が接続さ
れている。なお、このコンデンサＣ1 、Ｃ2 を第１及び
第２のスイッチＱ1 、Ｑ2 の浮遊容量（ストレーキャパ
シタンス）とすることができる。また、第１のコンデン
サＣ1 を省くことができる。
【０００３】図１の回路において、インダクタンス素子
Ｌr のインダクタンス値ＬとコンデンサＣr の容量Ｃと
で決まる固有の直列共振周波数ｆ0 に近いオン・オフ繰
返し周波数（以下、オン・オフ周波数と言う）で第１及
び第２のスイッチＱ1 、Ｑ2を交互にオン・オフする
と、Ｌr 、Ｃr の直列共振回路に共振電流が流れ、トラ
ンスＴを介して負荷５に電力を供給することができる。
図２は第１及び第２のスイッチＱ1 、Ｑ2 のオン・オフ
周波数ｆとトランスＴを介して負荷５に供給できる電力
Ｐとの関係の特性曲線を示す。この特性曲線から明らか
なようにコンデンサＣr とインダクタンス素子Ｌr とに
よる固有のＬＣ共振周波数ｆ0 と第１及び第２のスイッ
チＱ1 、Ｑ2 のオン・オフ周波数ｆとが一致した時にト
ランスＴの２次側への電力Ｐの供給が最大になり、共振
周波数ｆ0 の両側においてオン・オフ周波数ｆに対して
依存性を有して電力Ｐの供給量が変化する。そこで、図
１のスイッチング電源装置においては、ＬＣ共振周波数
ｆ0 よりも高い周波数領域のｆa からｆb までが第１及
び第２のスイッチＱ1 、Ｑ2 のオン・オフ周波数ｆの正
常制御範囲とされており、出力電圧を一定にする時に、
ｆa 〜ｆb の範囲で第１及び第２のスイッチＱ1 、Ｑ2
のオン・オフ周波数が変えられる。図３は第１及び第２
のスイッチＱ1 、Ｑ2 のオン・オフ周波数ｆがｆa の時
とｆb の時との１次巻線Ｎ1 の電圧Ｖn1の振幅変化を説
明的に示すものである。これから明らかなようにオン・
オフ周波数ｆが低い時には１次巻線Ｎ1 の電圧Ｖn1が高
くなり、オン・オフ周波数ｆが高い時には１次巻線Ｎ1
の電圧Ｖn1の振幅が低くなり、２次側への電力Ｐの供給
量がオン・オフ周波数ｆによって変化する。
Ｌr のインダクタンス値ＬとコンデンサＣr の容量Ｃと
で決まる固有の直列共振周波数ｆ0 に近いオン・オフ繰
返し周波数（以下、オン・オフ周波数と言う）で第１及
び第２のスイッチＱ1 、Ｑ2を交互にオン・オフする
と、Ｌr 、Ｃr の直列共振回路に共振電流が流れ、トラ
ンスＴを介して負荷５に電力を供給することができる。
図２は第１及び第２のスイッチＱ1 、Ｑ2 のオン・オフ
周波数ｆとトランスＴを介して負荷５に供給できる電力
Ｐとの関係の特性曲線を示す。この特性曲線から明らか
なようにコンデンサＣr とインダクタンス素子Ｌr とに
よる固有のＬＣ共振周波数ｆ0 と第１及び第２のスイッ
チＱ1 、Ｑ2 のオン・オフ周波数ｆとが一致した時にト
ランスＴの２次側への電力Ｐの供給が最大になり、共振
周波数ｆ0 の両側においてオン・オフ周波数ｆに対して
依存性を有して電力Ｐの供給量が変化する。そこで、図
１のスイッチング電源装置においては、ＬＣ共振周波数
ｆ0 よりも高い周波数領域のｆa からｆb までが第１及
び第２のスイッチＱ1 、Ｑ2 のオン・オフ周波数ｆの正
常制御範囲とされており、出力電圧を一定にする時に、
ｆa 〜ｆb の範囲で第１及び第２のスイッチＱ1 、Ｑ2
のオン・オフ周波数が変えられる。図３は第１及び第２
のスイッチＱ1 、Ｑ2 のオン・オフ周波数ｆがｆa の時
とｆb の時との１次巻線Ｎ1 の電圧Ｖn1の振幅変化を説
明的に示すものである。これから明らかなようにオン・
オフ周波数ｆが低い時には１次巻線Ｎ1 の電圧Ｖn1が高
くなり、オン・オフ周波数ｆが高い時には１次巻線Ｎ1
の電圧Ｖn1の振幅が低くなり、２次側への電力Ｐの供給
量がオン・オフ周波数ｆによって変化する。
【０００４】
【発明が解決しようとする課題】ところで、出力電圧の
制御範囲を出来るだけ広くするためにオン・オフ周波数
の制御範囲の下限周波数ｆa をＬＣ共振周波数ｆ0 に接
近させたいことがある。１次巻線Ｎ1 のインダクタンス
値とインダクタンス素子Ｌr のインダクタンス値との合
計の値Ｌ及びコンデンサＣr の容量値Ｃのバラツキ及び
第１及び第２のスイッチＱ1 、Ｑ2 のオン・オフ制御信
号を形成する回路の定数のバラツキがあると、図２のｆ
0 とｆa との関係を所望値に設定することが不可能にな
る。このような設定状態において、第１及び第２のスイ
ッチＱ1 、Ｑ2 のオン・オフ周波数を下限周波数ｆa 又
はこの近くまで下げるための制御が生じると、オン・オ
フ周波数ｆが共振周波数ｆ0 よりも低くなる状態が生
じ、定電圧制御が不可能になるおそれがある。即ち、図
２において共振周波数ｆ0 よりも高い周波数領域で第１
及び第２のスイッチＱ1 、Ｑ2 をオン・オフしている場
合にはＬＣ直列共振回路は誘導性リアクタンスとして作
用し、オン・オフ周波数ｆを上げるに従って電力Ｐの供
給量は低下するのに対し、共振周波数ｆ0 よりも低い周
波数領域で第１及び第２のスイッチＱ1 、Ｑ2 をオン・
オフしている場合にはＬＣ直列共振回路は容量性リアク
タンスとして作用し、オン・オフ周波数ｆを上げるに従
って電力Ｐの供給量も高くなる。従って、図２のｆa 〜
ｆb を正常制御範囲とした回路をｆ0 よりも低い領域で
動作させると定電圧制御が不可能になる。このため、従
来の共振型スイッチング電源装置では、バラツキを考慮
して図２のｆ0 とｆa との差ｆa −ｆ0 が比較的大きく
設定されており、結果として第１及び第２のスイッチＱ
1 、Ｑ2 のオン・オフ周波数の制御範囲及び出力電圧の
制御範囲が狭くなった。
制御範囲を出来るだけ広くするためにオン・オフ周波数
の制御範囲の下限周波数ｆa をＬＣ共振周波数ｆ0 に接
近させたいことがある。１次巻線Ｎ1 のインダクタンス
値とインダクタンス素子Ｌr のインダクタンス値との合
計の値Ｌ及びコンデンサＣr の容量値Ｃのバラツキ及び
第１及び第２のスイッチＱ1 、Ｑ2 のオン・オフ制御信
号を形成する回路の定数のバラツキがあると、図２のｆ
0 とｆa との関係を所望値に設定することが不可能にな
る。このような設定状態において、第１及び第２のスイ
ッチＱ1 、Ｑ2 のオン・オフ周波数を下限周波数ｆa 又
はこの近くまで下げるための制御が生じると、オン・オ
フ周波数ｆが共振周波数ｆ0 よりも低くなる状態が生
じ、定電圧制御が不可能になるおそれがある。即ち、図
２において共振周波数ｆ0 よりも高い周波数領域で第１
及び第２のスイッチＱ1 、Ｑ2 をオン・オフしている場
合にはＬＣ直列共振回路は誘導性リアクタンスとして作
用し、オン・オフ周波数ｆを上げるに従って電力Ｐの供
給量は低下するのに対し、共振周波数ｆ0 よりも低い周
波数領域で第１及び第２のスイッチＱ1 、Ｑ2 をオン・
オフしている場合にはＬＣ直列共振回路は容量性リアク
タンスとして作用し、オン・オフ周波数ｆを上げるに従
って電力Ｐの供給量も高くなる。従って、図２のｆa 〜
ｆb を正常制御範囲とした回路をｆ0 よりも低い領域で
動作させると定電圧制御が不可能になる。このため、従
来の共振型スイッチング電源装置では、バラツキを考慮
して図２のｆ0 とｆa との差ｆa −ｆ0 が比較的大きく
設定されており、結果として第１及び第２のスイッチＱ
1 、Ｑ2 のオン・オフ周波数の制御範囲及び出力電圧の
制御範囲が狭くなった。
【０００５】そこで、本発明の目的は、オン・オフ繰返
し周波数の制御範囲を広げることができる共振型スイッ
チング電源装置を提供することにある。
し周波数の制御範囲を広げることができる共振型スイッ
チング電源装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源の一端と他端との間に接続され且
つ制御端子をそれぞれ有している第１及び第２のスイッ
チの直列回路と、インダクタンスを有するトランスの１
次巻線と共振用コンデンサとの直列回路又は１次巻線と
インダクタンス素子と共振用コンデンサとの直列回路で
あって、前記第２のスイッチに対して並列に接続された
ＬＣ直列共振回路と、前記トランスの２次巻線に接続さ
れた出力回路と、前記第２のスイッチに並列に接続され
た部分共振用コンデンサ又は浮遊容量、又は前記第１及
び第２のスイッチにそれぞれ並列に接続された第１及び
第２の部分共振用コンデンサ又は浮遊容量と、前記第１
及び第２のスイッチをデッド・タイムを有して交互にオ
ン状態にするための第１及び第２の制御信号を前記第１
及び第２のスイッチの制御端子に供給するものであっ
て、前記第１及び第２のスイッチのオン・オフ繰返し周
波数と前記トランスを介して前記出力回路に供給する電
力との関係を示す特性曲線において前記電力がピークと
なる共振周波数よりも高い側の周波数領域と低い側の周
波数領域とのいずれか一方を正常制御範囲として前記第
１及び第２のスイッチのオン・オフ繰返し周波数を制御
して前記出力回路の出力電圧を調整する制御回路とを有
する共振型スイッチング電源装置において、前記ＬＣ直
列共振回路又は前記第１のスイッチ又は前記第２のスイ
ッチの電流を検出する電流検出手段と、前記第１及び第
２の制御信号の少なくとも一方と前記電流検出手段の出
力とに基づいて、前記第１及び第２のスイッチのオン・
オフ繰返し周波数が前記正常制御範囲から外れているこ
とを検出する制御範囲外れ検出手段と、前記制御範囲外
れ検出手段から前記オン・オフ繰返し周波数が前記正常
制御範囲から外れていることを示す信号が得られた時
に、前記オン・オフ繰返し周波数を前記正常制御範囲に
戻すための周波数制御手段とが設けられていることを特
徴とする共振型スイッチング電源装置に係わるものであ
る。なお、請求項２に示すように、制御回路を、図５、
図１１、図１４に示すような電圧制御信号形成回路１８
と、制御パルス形成回路１９、１９ａとで構成すること
が望ましい。また制御パルス形成回路は、例えば図６に
示すような三角波発生用コンデンサ２７と、例えば図６
のトランジスタ２３、２４と抵抗２２、２５、２６、２
８から成るような充電回路と、例えば図６の抵抗２６と
トランジスタ３３とから成る放電回路と、例えば図６の
比較器３０、抵抗３４、３５、３６、インバ−タ３７、
フリップフロップ３８、ＡＮＤゲ−ト３９、４０から成
るような波形整形及びパルス分配回路とによって構成す
ることが望ましい。また、出力電圧を制御するために、
例えば図６のホトトランジスタ２０のような充電電流制
御回路を設けることが望ましい。また、請求項３に示す
ように、制御範囲外れ検出手段として、例えば図５に示
すように第１及び第２のコンパレ−タＣＰ1 、ＣＰ2 と
第１及び第２の基準電圧源Ｅ1 、Ｅ2 と第１及び第２の
フリップフロップＦＦ1 、ＦＦ2 と第１及び第２の論理
ゲ−トＧ1 、Ｇ2 とから成る回路を設けること、及び周
波数制御手段として例えば図６に示すトランジスタ４
１、４２のような強制放電用スイッチを設け、これ等を
論理ゲ−トＧ1 、Ｇ2 の出力で制御することが望まし
い。また、請求項４に示すように、波形整形及びパルス
分配回路を、例えば図１５に示す比較器３０、３１とフ
リップフロップ３２とから成る方形波パルス形成回路
と、駆動回路６１、６２のような第１及び第２の駆動パ
ルス形成手段と、立上り遅延回路６３、６４のような第
１及び第２の遅延手段とで構成することができる。ま
た、請求項５に示すように、制御範囲外れ検出回路を共
振電流の半波に基づいて検出するように構成し、周波数
制御手段として図１２に示すように積分器５１のような
積分回路と、充電電流制御のトランジスタ５０のような
制御素子を設けることができる。
の本発明は、直流電源の一端と他端との間に接続され且
つ制御端子をそれぞれ有している第１及び第２のスイッ
チの直列回路と、インダクタンスを有するトランスの１
次巻線と共振用コンデンサとの直列回路又は１次巻線と
インダクタンス素子と共振用コンデンサとの直列回路で
あって、前記第２のスイッチに対して並列に接続された
ＬＣ直列共振回路と、前記トランスの２次巻線に接続さ
れた出力回路と、前記第２のスイッチに並列に接続され
た部分共振用コンデンサ又は浮遊容量、又は前記第１及
び第２のスイッチにそれぞれ並列に接続された第１及び
第２の部分共振用コンデンサ又は浮遊容量と、前記第１
及び第２のスイッチをデッド・タイムを有して交互にオ
ン状態にするための第１及び第２の制御信号を前記第１
及び第２のスイッチの制御端子に供給するものであっ
て、前記第１及び第２のスイッチのオン・オフ繰返し周
波数と前記トランスを介して前記出力回路に供給する電
力との関係を示す特性曲線において前記電力がピークと
なる共振周波数よりも高い側の周波数領域と低い側の周
波数領域とのいずれか一方を正常制御範囲として前記第
１及び第２のスイッチのオン・オフ繰返し周波数を制御
して前記出力回路の出力電圧を調整する制御回路とを有
する共振型スイッチング電源装置において、前記ＬＣ直
列共振回路又は前記第１のスイッチ又は前記第２のスイ
ッチの電流を検出する電流検出手段と、前記第１及び第
２の制御信号の少なくとも一方と前記電流検出手段の出
力とに基づいて、前記第１及び第２のスイッチのオン・
オフ繰返し周波数が前記正常制御範囲から外れているこ
とを検出する制御範囲外れ検出手段と、前記制御範囲外
れ検出手段から前記オン・オフ繰返し周波数が前記正常
制御範囲から外れていることを示す信号が得られた時
に、前記オン・オフ繰返し周波数を前記正常制御範囲に
戻すための周波数制御手段とが設けられていることを特
徴とする共振型スイッチング電源装置に係わるものであ
る。なお、請求項２に示すように、制御回路を、図５、
図１１、図１４に示すような電圧制御信号形成回路１８
と、制御パルス形成回路１９、１９ａとで構成すること
が望ましい。また制御パルス形成回路は、例えば図６に
示すような三角波発生用コンデンサ２７と、例えば図６
のトランジスタ２３、２４と抵抗２２、２５、２６、２
８から成るような充電回路と、例えば図６の抵抗２６と
トランジスタ３３とから成る放電回路と、例えば図６の
比較器３０、抵抗３４、３５、３６、インバ−タ３７、
フリップフロップ３８、ＡＮＤゲ−ト３９、４０から成
るような波形整形及びパルス分配回路とによって構成す
ることが望ましい。また、出力電圧を制御するために、
例えば図６のホトトランジスタ２０のような充電電流制
御回路を設けることが望ましい。また、請求項３に示す
ように、制御範囲外れ検出手段として、例えば図５に示
すように第１及び第２のコンパレ−タＣＰ1 、ＣＰ2 と
第１及び第２の基準電圧源Ｅ1 、Ｅ2 と第１及び第２の
フリップフロップＦＦ1 、ＦＦ2 と第１及び第２の論理
ゲ−トＧ1 、Ｇ2 とから成る回路を設けること、及び周
波数制御手段として例えば図６に示すトランジスタ４
１、４２のような強制放電用スイッチを設け、これ等を
論理ゲ−トＧ1 、Ｇ2 の出力で制御することが望まし
い。また、請求項４に示すように、波形整形及びパルス
分配回路を、例えば図１５に示す比較器３０、３１とフ
リップフロップ３２とから成る方形波パルス形成回路
と、駆動回路６１、６２のような第１及び第２の駆動パ
ルス形成手段と、立上り遅延回路６３、６４のような第
１及び第２の遅延手段とで構成することができる。ま
た、請求項５に示すように、制御範囲外れ検出回路を共
振電流の半波に基づいて検出するように構成し、周波数
制御手段として図１２に示すように積分器５１のような
積分回路と、充電電流制御のトランジスタ５０のような
制御素子を設けることができる。
【０００７】
【発明の作用及び効果】各請求項の発明によれば、第１
及び第２のスイッチのオン・オフ繰返し周波数が正常制
御範囲から外れると、正常制御範囲に戻される。従っ
て、正常制御範囲を回路素子の定数のバラツキを考慮し
て狭く設定することが不要になり、正常制御範囲を広く
設定することが可能になる。また、請求項２〜５の発明
によれば、比較的簡単な回路構成によって制御範囲外れ
を正確に検出し、制御範囲に容易に戻すことがきる。
及び第２のスイッチのオン・オフ繰返し周波数が正常制
御範囲から外れると、正常制御範囲に戻される。従っ
て、正常制御範囲を回路素子の定数のバラツキを考慮し
て狭く設定することが不要になり、正常制御範囲を広く
設定することが可能になる。また、請求項２〜５の発明
によれば、比較的簡単な回路構成によって制御範囲外れ
を正確に検出し、制御範囲に容易に戻すことがきる。
【０００８】
【第１の実施例】次に、図４〜図１０を参照して本発明
の第１の実施例の共振型スイッチング電源装置を説明す
る。但し、図４において、図１と共通する部分には同一
の符号を付してその説明を省略する。図４の共振型スイ
ッチング電源装置即ちＤＣ−ＤＣコンバータは、制御回
路６ａ、電流検出器１１、及び制御範囲外れ検出回路１
２の他は図１と同一に構成されている。
の第１の実施例の共振型スイッチング電源装置を説明す
る。但し、図４において、図１と共通する部分には同一
の符号を付してその説明を省略する。図４の共振型スイ
ッチング電源装置即ちＤＣ−ＤＣコンバータは、制御回
路６ａ、電流検出器１１、及び制御範囲外れ検出回路１
２の他は図１と同一に構成されている。
【０００９】電流検出器１１は電流検出トランス即ちＣ
Ｔ１１ａと電流電圧（Ｉ／Ｖ）変換器１１ｂとから成
り、１次巻線Ｎ1 とインダクタンス素子Ｌｒと共振用コ
ンデンサＣr の直列共振回路に流れる共振電流を検出
し、この電流に対応した検出電圧を送出する。
Ｔ１１ａと電流電圧（Ｉ／Ｖ）変換器１１ｂとから成
り、１次巻線Ｎ1 とインダクタンス素子Ｌｒと共振用コ
ンデンサＣr の直列共振回路に流れる共振電流を検出
し、この電流に対応した検出電圧を送出する。
【００１０】制御範囲外れ検出回路１２は、ライン１３
によって電流検出器１１に接続されていると共に、ライ
ン１４、１５によって制御回路６ａの一対の出力ライン
９、１０に接続され、且つこの出力ライン１６、１７は
制御回路６ａに接続されている。この制御範囲外れ検出
回路１２は、第１及び第２のスイッチＱ1 、Ｑ2 のオン
・オフ周波数ｆが図２の共振周波数ｆ0 よりも低い領域
になったか否かを検出するものである。即ち、この検出
回路１２は本実施例では図２のｆ0 〜ｆb を正常制御範
囲としているので、この正常制御範囲よりも低い異常制
御範囲にオン・オフ周波数ｆがあるか否かを検出する。
によって電流検出器１１に接続されていると共に、ライ
ン１４、１５によって制御回路６ａの一対の出力ライン
９、１０に接続され、且つこの出力ライン１６、１７は
制御回路６ａに接続されている。この制御範囲外れ検出
回路１２は、第１及び第２のスイッチＱ1 、Ｑ2 のオン
・オフ周波数ｆが図２の共振周波数ｆ0 よりも低い領域
になったか否かを検出するものである。即ち、この検出
回路１２は本実施例では図２のｆ0 〜ｆb を正常制御範
囲としているので、この正常制御範囲よりも低い異常制
御範囲にオン・オフ周波数ｆがあるか否かを検出する。
【００１１】図５は図４の正常制御範囲外れ検出回路１
２及び制御回路６ａの一部を詳しく示す回路図である。
正常制御範囲外れ検出回路１２は、第１及び第２のコン
パレータＣＰ1 、ＣＰ2 と、第１及び第２の基準電圧源
Ｅ1 、Ｅ2 と、第１及び第２のフリップフロップＦＦ1
、ＦＦ2 と、第１及び第２のインバータ（ＮＯＴ回
路）ＩＮＶ1 、ＩＮＶ2 と、第１及び第２の論理ゲート
Ｇ1 、Ｇ2 とから成る。第１のコンパレータＣＰ1 の正
入力端子及び第２のコンパレータＣＰ2 の負入力端子は
図４の電流検出器１１の出力ライン１３に接続されてい
る。第１のコンパレータＣＰ1 の負入力端子は第１の基
準電圧源Ｅ1 に接続されている。第２のコンパレータＣ
Ｐ2 の正入力端子は第２の基準電圧源Ｅ2 に接続されて
いる。第１の基準電圧源Ｅ1 は図８（Ａ）及び図９
（Ａ）に示すように共振電流Ｉr に対応する電流Ｖirの
中心レベル即ちゼロレベルよりも高い＋ｅの電圧を発生
し、第２の基準電圧源Ｅ2 はゼロレベルよりも低い−ｅ
の電圧を発生する。ＲＳタイプの第１のフリップフロッ
プＦＦ1 のセット端子Ｓは第１のコンパレータＣＰ1 に
接続され、リセット端子Ｒは第１のインバータＩＮＶ1
を介して第１の制御信号ライン９に接続されている。Ｒ
Ｓタイプの第２のフリップフロップＦＦ2 のセット端子
Ｓは第２のコンパレータＣＰ2 に接続され、リセット端
子Ｒは第２のインバータＩＮＶ2 を介して第２の制御信
号ライン１０に接続されている。インヒビットＡＮＤゲ
ートから成る第１の論理ゲートＧ1 の一方の入力端子は
反転入力端子であって、第１のコンパレータＣＰ1 に接
続され、他方の入力端子は第１のフリップフロップＦＦ
1 の出力端子Ｑに接続されている。インヒビットＡＮＤ
ゲートから成る第２の論理ゲートＧ2 の一方の入力端子
は反転入力端子であって、第２のコンパレータＣＰ2 に
接続され、他方の入力端子は第２のフリップフロップＦ
Ｆ2 の出力端子Ｑに接続されている。
２及び制御回路６ａの一部を詳しく示す回路図である。
正常制御範囲外れ検出回路１２は、第１及び第２のコン
パレータＣＰ1 、ＣＰ2 と、第１及び第２の基準電圧源
Ｅ1 、Ｅ2 と、第１及び第２のフリップフロップＦＦ1
、ＦＦ2 と、第１及び第２のインバータ（ＮＯＴ回
路）ＩＮＶ1 、ＩＮＶ2 と、第１及び第２の論理ゲート
Ｇ1 、Ｇ2 とから成る。第１のコンパレータＣＰ1 の正
入力端子及び第２のコンパレータＣＰ2 の負入力端子は
図４の電流検出器１１の出力ライン１３に接続されてい
る。第１のコンパレータＣＰ1 の負入力端子は第１の基
準電圧源Ｅ1 に接続されている。第２のコンパレータＣ
Ｐ2 の正入力端子は第２の基準電圧源Ｅ2 に接続されて
いる。第１の基準電圧源Ｅ1 は図８（Ａ）及び図９
（Ａ）に示すように共振電流Ｉr に対応する電流Ｖirの
中心レベル即ちゼロレベルよりも高い＋ｅの電圧を発生
し、第２の基準電圧源Ｅ2 はゼロレベルよりも低い−ｅ
の電圧を発生する。ＲＳタイプの第１のフリップフロッ
プＦＦ1 のセット端子Ｓは第１のコンパレータＣＰ1 に
接続され、リセット端子Ｒは第１のインバータＩＮＶ1
を介して第１の制御信号ライン９に接続されている。Ｒ
Ｓタイプの第２のフリップフロップＦＦ2 のセット端子
Ｓは第２のコンパレータＣＰ2 に接続され、リセット端
子Ｒは第２のインバータＩＮＶ2 を介して第２の制御信
号ライン１０に接続されている。インヒビットＡＮＤゲ
ートから成る第１の論理ゲートＧ1 の一方の入力端子は
反転入力端子であって、第１のコンパレータＣＰ1 に接
続され、他方の入力端子は第１のフリップフロップＦＦ
1 の出力端子Ｑに接続されている。インヒビットＡＮＤ
ゲートから成る第２の論理ゲートＧ2 の一方の入力端子
は反転入力端子であって、第２のコンパレータＣＰ2 に
接続され、他方の入力端子は第２のフリップフロップＦ
Ｆ2 の出力端子Ｑに接続されている。
【００１２】制御回路６ａは図５に示すように電圧制御
信号形成回路１８と制御パルス形成回路１９とから成
り、図１の第１及び第２のスイッチＱ1 、Ｑ2 のゲート
を制御するための第１及び第２の制御パルス（制御信
号）を形成してライン９、１０に出力する。
信号形成回路１８と制御パルス形成回路１９とから成
り、図１の第１及び第２のスイッチＱ1 、Ｑ2 のゲート
を制御するための第１及び第２の制御パルス（制御信
号）を形成してライン９、１０に出力する。
【００１３】電圧制御信号形成回路１８は、出力電圧検
出ライン７、８間に接続された電圧検出用分圧抵抗Ｒ1
、Ｒ2 と、準電圧源Ｖr と、誤差増幅器（差動増幅
器）Ａｍｐと、発光ダイオードＬＥＤと、電流制限抵抗
Ｒ3 とから成る。誤差増幅器Ａｍｐの一方の入力端子は
分圧抵抗Ｒ1 、Ｒ2 の分圧点に接続され、他方の入力端
子は基準電圧源Ｖr に接続されている。従って、検出電
圧と基準電圧との差に対応する出力電圧が誤差増幅器Ａ
ｍｐから得られる。発光ダイオードＬＥＤは誤差増幅器
Ａｍｐの出力端子と電圧検出ライン７との間に抵抗Ｒ3
を介して接続されているので、誤差出力に対応して発光
し、光信号から成る電圧制御信号を送出する。
出ライン７、８間に接続された電圧検出用分圧抵抗Ｒ1
、Ｒ2 と、準電圧源Ｖr と、誤差増幅器（差動増幅
器）Ａｍｐと、発光ダイオードＬＥＤと、電流制限抵抗
Ｒ3 とから成る。誤差増幅器Ａｍｐの一方の入力端子は
分圧抵抗Ｒ1 、Ｒ2 の分圧点に接続され、他方の入力端
子は基準電圧源Ｖr に接続されている。従って、検出電
圧と基準電圧との差に対応する出力電圧が誤差増幅器Ａ
ｍｐから得られる。発光ダイオードＬＥＤは誤差増幅器
Ａｍｐの出力端子と電圧検出ライン７との間に抵抗Ｒ3
を介して接続されているので、誤差出力に対応して発光
し、光信号から成る電圧制御信号を送出する。
【００１４】制御パルス形成回路１９は、電圧制御信号
形成回路１８の出力に応答して図４の出力端子３、４間
の出力電圧を一定にするように制御パルスを形成すると
共に、制御範囲外れ検出回路１２の出力に応答して、第
１及び第２の制御パルスが正常制御範囲から外れた時に
正常制御範囲に戻すように構成されている。
形成回路１８の出力に応答して図４の出力端子３、４間
の出力電圧を一定にするように制御パルスを形成すると
共に、制御範囲外れ検出回路１２の出力に応答して、第
１及び第２の制御パルスが正常制御範囲から外れた時に
正常制御範囲に戻すように構成されている。
【００１５】図６は図５の制御パルス形成回路１９の一
例を詳しく示す回路図である。制御パルス形成回路１９
は、図５の発光ダイオードＬＥＤに光結合されたホトト
ランジスタ２０を有する。ホトトランジスタ２０は直流
電源端子２１とグランドとの間に抵抗２２とミラー回路
を形成するトランジスタ２３とを介して接続されてい
る。トランジスタ２３と共にミラー回路を形成している
もう一方のトランジスタ２４のエミッタは抵抗２５を介
して電源端子２１に接続され、コレクタは抵抗２６と三
角波発生用コンデンサ２７とを介してグランドに接続さ
れている。なお、ホトトランジスタ２０には並列に抵抗
２８が接続されている。
例を詳しく示す回路図である。制御パルス形成回路１９
は、図５の発光ダイオードＬＥＤに光結合されたホトト
ランジスタ２０を有する。ホトトランジスタ２０は直流
電源端子２１とグランドとの間に抵抗２２とミラー回路
を形成するトランジスタ２３とを介して接続されてい
る。トランジスタ２３と共にミラー回路を形成している
もう一方のトランジスタ２４のエミッタは抵抗２５を介
して電源端子２１に接続され、コレクタは抵抗２６と三
角波発生用コンデンサ２７とを介してグランドに接続さ
れている。なお、ホトトランジスタ２０には並列に抵抗
２８が接続されている。
【００１６】コンデンサ２７の上端のＣで示す点に図１
０（Ｃ）に示す三角波（のこぎり波）を発生させ、これ
を波形整形して図１０（Ｄ）の出力パルスを得るための
制御回路２９が設けられている。この制御回路２９は第
１及び第２の比較器３０、３１と、１つのＲＳフリップ
フロップ３２と、放電用トランジスタ３３と、３つの基
準電圧用抵抗３４、３５、３６とを有する。第１の比較
器３０の一方の入力端子はコンデンサ２７の上端に接続
され、他方の入力端子は電源端子２１とグランドとの間
に直列に接続された抵抗３４、３５、３６の下側の分圧
点に接続されている。抵抗３４、３５間には図１０
（Ｃ）に示す第１の比較基準電圧Ｖ1 が得られるので、
第１の比較器３０はコンデンサ２７から得られた三角波
が第１の比較基準電圧Ｖ1 を横切る時点を検出し、この
出力がこの時点で反転する。第１の比較器３０はヒステ
リシスを有しているので、図１０（Ｃ）の三角波が第１
の比較基準電圧Ｖ1 を低い方から高い方に向って横切っ
ても第１の比較器３０の出力が直ちに低レベルには戻ら
ず、三角波が更に高くなった後に戻る。従って、第１の
比較器３０からは図１０（Ｄ）に示す時間幅Ｔd を有す
るパルスが得られる。なお、この時間幅Ｔd は第１及び
第２のスイッチＱ1 、Ｑ2 のデッド・タイムに相当する
ように設定され、好ましくは部分共振用コンデンサＣ1
、Ｃ2 の電圧が逆充電でゼロになるための所要時間又
はこれ以上に設定されている。第１の比較器３０の出力
端子は制御パルスを形成して分配するためにインバータ
（ＮＯＴ回路）３７及びＴ型フリップフロップ３８のト
リガ端子Ｔに接続されていると共に、三角波発生用コン
デンサ２７の放電制御用フリップフロップ３２のセット
端子Ｓに接続されている。ＲＳタイプのフリップフロッ
プ３２は、第１の比較器３０の出力パルスの立上りに同
期してトリガされてセット状態となり、この位相反転出
力端子は図１０（Ｆ）に示すように低レベルに転換す
る。
０（Ｃ）に示す三角波（のこぎり波）を発生させ、これ
を波形整形して図１０（Ｄ）の出力パルスを得るための
制御回路２９が設けられている。この制御回路２９は第
１及び第２の比較器３０、３１と、１つのＲＳフリップ
フロップ３２と、放電用トランジスタ３３と、３つの基
準電圧用抵抗３４、３５、３６とを有する。第１の比較
器３０の一方の入力端子はコンデンサ２７の上端に接続
され、他方の入力端子は電源端子２１とグランドとの間
に直列に接続された抵抗３４、３５、３６の下側の分圧
点に接続されている。抵抗３４、３５間には図１０
（Ｃ）に示す第１の比較基準電圧Ｖ1 が得られるので、
第１の比較器３０はコンデンサ２７から得られた三角波
が第１の比較基準電圧Ｖ1 を横切る時点を検出し、この
出力がこの時点で反転する。第１の比較器３０はヒステ
リシスを有しているので、図１０（Ｃ）の三角波が第１
の比較基準電圧Ｖ1 を低い方から高い方に向って横切っ
ても第１の比較器３０の出力が直ちに低レベルには戻ら
ず、三角波が更に高くなった後に戻る。従って、第１の
比較器３０からは図１０（Ｄ）に示す時間幅Ｔd を有す
るパルスが得られる。なお、この時間幅Ｔd は第１及び
第２のスイッチＱ1 、Ｑ2 のデッド・タイムに相当する
ように設定され、好ましくは部分共振用コンデンサＣ1
、Ｃ2 の電圧が逆充電でゼロになるための所要時間又
はこれ以上に設定されている。第１の比較器３０の出力
端子は制御パルスを形成して分配するためにインバータ
（ＮＯＴ回路）３７及びＴ型フリップフロップ３８のト
リガ端子Ｔに接続されていると共に、三角波発生用コン
デンサ２７の放電制御用フリップフロップ３２のセット
端子Ｓに接続されている。ＲＳタイプのフリップフロッ
プ３２は、第１の比較器３０の出力パルスの立上りに同
期してトリガされてセット状態となり、この位相反転出
力端子は図１０（Ｆ）に示すように低レベルに転換す
る。
【００１７】第２の比較器３１の一方の入力端子は三角
波発生用コンデンサ２７の上端に接続され、他方の入力
端子は抵抗３５、３６の間の第２の比較基準電圧Ｖ2 が
得られる点に接続されている。第１の比較基準電圧Ｖ1
よりも高く設定された第２の比較基準電圧Ｖ2 に三角波
が達すると、第２の比較器３１の出力が反転し、これが
フリップフロップ３２のリセット端子Ｒに与えられ、フ
リップフロップ３２の位相反転出力は図１０（Ｆ）に示
すように高レベルになる。なお、第２の比較器３１もヒ
ステリシスを有しているので、図１０（Ｅ）に示すよう
に図１０（Ｄ）とほぼ同じ幅のパルスを出力する。
波発生用コンデンサ２７の上端に接続され、他方の入力
端子は抵抗３５、３６の間の第２の比較基準電圧Ｖ2 が
得られる点に接続されている。第１の比較基準電圧Ｖ1
よりも高く設定された第２の比較基準電圧Ｖ2 に三角波
が達すると、第２の比較器３１の出力が反転し、これが
フリップフロップ３２のリセット端子Ｒに与えられ、フ
リップフロップ３２の位相反転出力は図１０（Ｆ）に示
すように高レベルになる。なお、第２の比較器３１もヒ
ステリシスを有しているので、図１０（Ｅ）に示すよう
に図１０（Ｄ）とほぼ同じ幅のパルスを出力する。
【００１８】フリップフロップ３２の位相反転出力端子
は放電用トランジスタ３３のベースに接続されているの
で、例えば図１０（Ｆ）のｔ3 〜ｔ4 で示すフリップフ
ロップ３２のリセット期間にトランジスタ３３がオンに
なり、抵抗２６を介したコンデンサ２７の放電回路が形
成される。この放電回路のＣＲ時定数は一定であるの
で、フリップフロップ３２のリセット期間は一定であ
る。一方、フリップフロップ３２のセット期間（ｔ1 〜
ｔ3 ）はコンデンサ２７の充電電流の制御によって変化
する。
は放電用トランジスタ３３のベースに接続されているの
で、例えば図１０（Ｆ）のｔ3 〜ｔ4 で示すフリップフ
ロップ３２のリセット期間にトランジスタ３３がオンに
なり、抵抗２６を介したコンデンサ２７の放電回路が形
成される。この放電回路のＣＲ時定数は一定であるの
で、フリップフロップ３２のリセット期間は一定であ
る。一方、フリップフロップ３２のセット期間（ｔ1 〜
ｔ3 ）はコンデンサ２７の充電電流の制御によって変化
する。
【００１９】第１の比較器３０から得られるデッド・タ
イム信号又はスイッチオン・オフタイミング信号と呼ぶ
ことができる図１０（Ｄ）のパルスに基づいて第１及び
第２のスイッチＱ1 、Ｑ2 を交互にオン・オフするため
の第１及び第２の制御パルスを形成するためにインバー
タ３７とＴ型フリップフロップ３８と第１及び第２のＡ
ＮＤゲート３９、４０が設けられている。Ｔ型フリップ
フロップ３８は図１０（Ｄ）の第１の比較器３０の出力
パルスの低レベルから高レベルへの転換時点（例えばｔ
1 、ｔ4 ）即ち立上りでトリガされて出力状態が交互に
転換する。第１のＡＮＤゲート３９の一方の入力端子は
インバータ３７を介して第１の比較器３０に接続され、
他方の入力端子はＴ型フリップフロップ３８の正相出力
端子に接続されているので、第１のＡＮＤゲート３９は
図１０（Ｇ）の第１の制御パルスを出力する。この第１
の制御パルスはライン９と図示されていないソース接続
ラインとを介して第１のスイッチＱ1 のゲート・ソース
間にゲート・ソース間電圧ＶGS1 として供給される。第
２のＡＮＤゲート４０の一方の入力端子はインバータ３
７を介して第１の比較器３０に接続され、他方の入力端
子はＴ型フリップフロップ３８の位相反転出力端子に接
続されているので、第２のＡＮＤゲート４０は図１０
（Ｈ）に示す第２の制御パルスを出力する。この第２の
制御パルスはライン１０と図示されていないソース接続
ラインとを介して第２のスイッチＱ2 のゲート・ソース
間にゲート・ソース間電圧ＶGS2 として供給される。図
１０（Ｇ）（Ｈ）に示す第１及び第２の制御パルス即ち
第１及び第２のゲート・ソース間電圧ＶGS1 、ＶGS2 は
相互間に図１０（Ｄ）のパルスの時間幅Ｔd に相当する
デッド・タイムを有している。
イム信号又はスイッチオン・オフタイミング信号と呼ぶ
ことができる図１０（Ｄ）のパルスに基づいて第１及び
第２のスイッチＱ1 、Ｑ2 を交互にオン・オフするため
の第１及び第２の制御パルスを形成するためにインバー
タ３７とＴ型フリップフロップ３８と第１及び第２のＡ
ＮＤゲート３９、４０が設けられている。Ｔ型フリップ
フロップ３８は図１０（Ｄ）の第１の比較器３０の出力
パルスの低レベルから高レベルへの転換時点（例えばｔ
1 、ｔ4 ）即ち立上りでトリガされて出力状態が交互に
転換する。第１のＡＮＤゲート３９の一方の入力端子は
インバータ３７を介して第１の比較器３０に接続され、
他方の入力端子はＴ型フリップフロップ３８の正相出力
端子に接続されているので、第１のＡＮＤゲート３９は
図１０（Ｇ）の第１の制御パルスを出力する。この第１
の制御パルスはライン９と図示されていないソース接続
ラインとを介して第１のスイッチＱ1 のゲート・ソース
間にゲート・ソース間電圧ＶGS1 として供給される。第
２のＡＮＤゲート４０の一方の入力端子はインバータ３
７を介して第１の比較器３０に接続され、他方の入力端
子はＴ型フリップフロップ３８の位相反転出力端子に接
続されているので、第２のＡＮＤゲート４０は図１０
（Ｈ）に示す第２の制御パルスを出力する。この第２の
制御パルスはライン１０と図示されていないソース接続
ラインとを介して第２のスイッチＱ2 のゲート・ソース
間にゲート・ソース間電圧ＶGS2 として供給される。図
１０（Ｇ）（Ｈ）に示す第１及び第２の制御パルス即ち
第１及び第２のゲート・ソース間電圧ＶGS1 、ＶGS2 は
相互間に図１０（Ｄ）のパルスの時間幅Ｔd に相当する
デッド・タイムを有している。
【００２０】図６の制御パルス形成回路１９は、異常制
御範囲での動作を防ぐために第１及び第２の異常動作防
止用トランジスタ４１、４２を有している。第１及び第
２の異常動作防止用トランジスタ４１、４２は三角波発
生用コンデンサ２７にそれぞれ並列接続され、これ等の
ベースはライン１６、１７によって図５の第１及び第２
の論理ゲートＧ1 、Ｇ2 に接続されている。なお、ライ
ン１６、１７には図１０（Ａ）（Ｂ）に示す制御範囲外
れ検出信号が供給される。
御範囲での動作を防ぐために第１及び第２の異常動作防
止用トランジスタ４１、４２を有している。第１及び第
２の異常動作防止用トランジスタ４１、４２は三角波発
生用コンデンサ２７にそれぞれ並列接続され、これ等の
ベースはライン１６、１７によって図５の第１及び第２
の論理ゲートＧ1 、Ｇ2 に接続されている。なお、ライ
ン１６、１７には図１０（Ａ）（Ｂ）に示す制御範囲外
れ検出信号が供給される。
【００２１】
【基本動作】次に、図１のＤＣ−ＤＣコンバータの動作
を図７を参照して説明する。図７のｔ0 〜ｔ1 期間（デ
ッド・タイム）における部分共振用コンデンサＣ1 、Ｃ
2 の働きによって第１のスイッチＱ1 のドレイン・ソー
ス間電圧ＶDS1 が図７（Ｃ）に示すようにゼロになった
ｔ1 時点で図７（Ａ）に示すように第１のスイッチＱ1
にゲート・ソース間電圧ＶGS1 が印加されると、電源１
と第１のスイッチＱ1と１次巻線Ｎ1 とインダクタンス
素子Ｌr とコンデンサＣr とから成る閉回路が形成さ
れ、図７（Ｅ）に示す電流ＩQ1が流れる。なお、図７の
ｔ1 〜ｔ2 期間には共振電流Ｉr の負の半波の最後の部
分に相当する電流が、第１のスイッチＱ1の内蔵ダイオ
ードＤ1 を通って流れる。図７（Ｅ）（Ｈ）に示す電流
ＩQ1、Ｉrのｔ1 〜ｔ3 区間は、比較的インダクタンス
値の小さいインダクタンス素子Ｌrと１次巻線Ｎ1 の漏
洩インダクタンスとコンデンサＣr の直列共振に基づく
高い周波数の電流波形となる。ｔ3 〜ｔ4 区間はトラン
スＴの比較的大きい励磁インダクタンスＬp とコンデン
サＣr との低周波共振に基づく低い周波数の電流波形と
なる。図７（Ａ）の第１のスイッチＱ1 のゲート・ソー
ス間電圧ＶGS1 がｔ4時点でゼロになると、励磁インダ
クタンスＬp 及びインダクタンス素子Ｌr に流れていた
電流ＩQ1が第２のスイッチＱ2 に並列のコンデンサＣ2
に転流し、１次巻線Ｎ1 とインダクタンス素子Ｌr とコ
ンデンサＣr とコンデンサＣ2 の閉回路に電流が流れ、
コンデンサＣ2 が逆充電され、コンデンサＣ2 の電圧即
ち図７（Ｄ）に示す第２のスイッチＱ2 とドレイン・ソ
ース間電圧ＶDS2 がｔ4 〜ｔ5 区間で徐々に低下し、ｔ
5 時点でゼロになる。一方、第１のスイッチＱ1 のドレ
イン・ソース間電圧ＶDS1 は電源１の電圧から第２のス
イッチＱ2 のドレイン・ソース間電圧ＶDS2 を差し引い
た値になるので、図７（Ｃ）に示すようにｔ4 〜ｔ5 区
間でゼロから徐々に高くなり、第１のスイッチＱ1 のタ
ーンオフ時のゼロボルトスイッチングが達成される。第
２のスイッチＱ2 のゲート・ソース間電圧ＶGS2 は図７
（Ｂ）に示すようにこのドレイン・ソース間電圧ＶDS2
がゼロになるｔ5 時点でゼロから高レベルになる。従っ
て、第２のスイッチＱ2 のターンオン時のゼロボルトス
イッチングが達成される。ｔ5 時点でコンデンサＣ2 の
電圧が実質的にゼロになると、第２のダイオードＤ2 の
逆バイアスが解除される。これにより、共振回路の電流
は第２のコンデンサＣ2 から第２のダイオードＤ2 に転
流し、図７（Ｆ）のｔ5 〜ｔ6 期間の電流が流れる。即
ち、ｔ5 〜ｔ6 期間にはインダクタンスを有する１次巻
線Ｎ1 とインダクタンス素子Ｌr と共振用コンデンサＣ
r と第２のダイオードＤ2 とから成る閉回路で電流が流
れる。また、ｔ5〜ｔ7 の第２のスイッチＱ2 のオン期
間には共振用コンデンサＣr とインダクタンス素子Ｌr
と１次巻線Ｎ1 と第２のスイッチＱ2 とから成る閉回路
で図７（Ｆ）に示す直列共振電流ＩQ2が流れる。この電
流ＩQ2はコンデンサＣr 及びインダクタンス素子Ｌr に
おいて図７（Ｅ）の電流ＩQ1と逆向きの電流である。ｔ
7 で第２のスイッチＱ2 がオフになると、インダクタン
ス素子Ｌr 及び１次巻線Ｎ1に流れていた電流が第１及
び第２のコンデンサＣ1 、Ｃ2 に転流し、図７（Ｇ）に
示す電流ＩC1＋ＩC2がｔ7 〜ｔ8 期間に流れる。この結
果、第１のコンデンサＣ1 の逆充電によってこの電圧及
び第１のスイッチＱ1 のドレイン・ソース間電圧ＶDS1
は図７（Ｃ）に示すように徐々に低下し、また第２のコ
ンデンサＣ2 の電圧及び第２のスイッチＱ2 のドレイン
・ソース間電圧ＶDS2 は図７（Ｄ）に示すように徐々に
上昇する。これにより、第２のスイッチＱ2 のターンオ
フ時のゼロボルトスイッチングと第１のスイッチＱ1 の
ターンオン時のゼロボルトスイッチングが達成される。
を図７を参照して説明する。図７のｔ0 〜ｔ1 期間（デ
ッド・タイム）における部分共振用コンデンサＣ1 、Ｃ
2 の働きによって第１のスイッチＱ1 のドレイン・ソー
ス間電圧ＶDS1 が図７（Ｃ）に示すようにゼロになった
ｔ1 時点で図７（Ａ）に示すように第１のスイッチＱ1
にゲート・ソース間電圧ＶGS1 が印加されると、電源１
と第１のスイッチＱ1と１次巻線Ｎ1 とインダクタンス
素子Ｌr とコンデンサＣr とから成る閉回路が形成さ
れ、図７（Ｅ）に示す電流ＩQ1が流れる。なお、図７の
ｔ1 〜ｔ2 期間には共振電流Ｉr の負の半波の最後の部
分に相当する電流が、第１のスイッチＱ1の内蔵ダイオ
ードＤ1 を通って流れる。図７（Ｅ）（Ｈ）に示す電流
ＩQ1、Ｉrのｔ1 〜ｔ3 区間は、比較的インダクタンス
値の小さいインダクタンス素子Ｌrと１次巻線Ｎ1 の漏
洩インダクタンスとコンデンサＣr の直列共振に基づく
高い周波数の電流波形となる。ｔ3 〜ｔ4 区間はトラン
スＴの比較的大きい励磁インダクタンスＬp とコンデン
サＣr との低周波共振に基づく低い周波数の電流波形と
なる。図７（Ａ）の第１のスイッチＱ1 のゲート・ソー
ス間電圧ＶGS1 がｔ4時点でゼロになると、励磁インダ
クタンスＬp 及びインダクタンス素子Ｌr に流れていた
電流ＩQ1が第２のスイッチＱ2 に並列のコンデンサＣ2
に転流し、１次巻線Ｎ1 とインダクタンス素子Ｌr とコ
ンデンサＣr とコンデンサＣ2 の閉回路に電流が流れ、
コンデンサＣ2 が逆充電され、コンデンサＣ2 の電圧即
ち図７（Ｄ）に示す第２のスイッチＱ2 とドレイン・ソ
ース間電圧ＶDS2 がｔ4 〜ｔ5 区間で徐々に低下し、ｔ
5 時点でゼロになる。一方、第１のスイッチＱ1 のドレ
イン・ソース間電圧ＶDS1 は電源１の電圧から第２のス
イッチＱ2 のドレイン・ソース間電圧ＶDS2 を差し引い
た値になるので、図７（Ｃ）に示すようにｔ4 〜ｔ5 区
間でゼロから徐々に高くなり、第１のスイッチＱ1 のタ
ーンオフ時のゼロボルトスイッチングが達成される。第
２のスイッチＱ2 のゲート・ソース間電圧ＶGS2 は図７
（Ｂ）に示すようにこのドレイン・ソース間電圧ＶDS2
がゼロになるｔ5 時点でゼロから高レベルになる。従っ
て、第２のスイッチＱ2 のターンオン時のゼロボルトス
イッチングが達成される。ｔ5 時点でコンデンサＣ2 の
電圧が実質的にゼロになると、第２のダイオードＤ2 の
逆バイアスが解除される。これにより、共振回路の電流
は第２のコンデンサＣ2 から第２のダイオードＤ2 に転
流し、図７（Ｆ）のｔ5 〜ｔ6 期間の電流が流れる。即
ち、ｔ5 〜ｔ6 期間にはインダクタンスを有する１次巻
線Ｎ1 とインダクタンス素子Ｌr と共振用コンデンサＣ
r と第２のダイオードＤ2 とから成る閉回路で電流が流
れる。また、ｔ5〜ｔ7 の第２のスイッチＱ2 のオン期
間には共振用コンデンサＣr とインダクタンス素子Ｌr
と１次巻線Ｎ1 と第２のスイッチＱ2 とから成る閉回路
で図７（Ｆ）に示す直列共振電流ＩQ2が流れる。この電
流ＩQ2はコンデンサＣr 及びインダクタンス素子Ｌr に
おいて図７（Ｅ）の電流ＩQ1と逆向きの電流である。ｔ
7 で第２のスイッチＱ2 がオフになると、インダクタン
ス素子Ｌr 及び１次巻線Ｎ1に流れていた電流が第１及
び第２のコンデンサＣ1 、Ｃ2 に転流し、図７（Ｇ）に
示す電流ＩC1＋ＩC2がｔ7 〜ｔ8 期間に流れる。この結
果、第１のコンデンサＣ1 の逆充電によってこの電圧及
び第１のスイッチＱ1 のドレイン・ソース間電圧ＶDS1
は図７（Ｃ）に示すように徐々に低下し、また第２のコ
ンデンサＣ2 の電圧及び第２のスイッチＱ2 のドレイン
・ソース間電圧ＶDS2 は図７（Ｄ）に示すように徐々に
上昇する。これにより、第２のスイッチＱ2 のターンオ
フ時のゼロボルトスイッチングと第１のスイッチＱ1 の
ターンオン時のゼロボルトスイッチングが達成される。
【００２２】出力端子３、４の出力電圧を一定にするた
めの制御は、図５の電圧制御信号形成回路１８で出力電
圧を検出し、発光ダイオードＬＥＤによって図６のホト
トランジスタ２０を制御することによって達成する。例
えば、出力電圧が所定値よりも高くなると、ホトトラン
ジスタ２０の抵抗が小さくなり、ここを流れる電流が大
きくなる。この結果、ミラー回路を構成するトランジス
タ２４のコレクタ電流も大きくなり、三角波用コンデン
サ２７の充電速度が図１０（Ｃ）の点線で示すように速
くなり、結局、第１及び第２のスイッチＱ1 、Ｑ2 の第
１及び第２の制御パルス即ち図１０（Ｇ）（Ｈ）で示す
ゲート・ソース間電圧ＶGS1 、ＶGS2 のパルス幅が点線
で示すように狭くなり、第１及び第２のスイッチＱ1 、
Ｑ2 のオン・オフ周波数ｆが高くなる。周波数ｆが高く
なると、図２で説明したように２次側への電力Ｐの供給
量が低下し、出力電圧を所望値に戻すことができる。
めの制御は、図５の電圧制御信号形成回路１８で出力電
圧を検出し、発光ダイオードＬＥＤによって図６のホト
トランジスタ２０を制御することによって達成する。例
えば、出力電圧が所定値よりも高くなると、ホトトラン
ジスタ２０の抵抗が小さくなり、ここを流れる電流が大
きくなる。この結果、ミラー回路を構成するトランジス
タ２４のコレクタ電流も大きくなり、三角波用コンデン
サ２７の充電速度が図１０（Ｃ）の点線で示すように速
くなり、結局、第１及び第２のスイッチＱ1 、Ｑ2 の第
１及び第２の制御パルス即ち図１０（Ｇ）（Ｈ）で示す
ゲート・ソース間電圧ＶGS1 、ＶGS2 のパルス幅が点線
で示すように狭くなり、第１及び第２のスイッチＱ1 、
Ｑ2 のオン・オフ周波数ｆが高くなる。周波数ｆが高く
なると、図２で説明したように２次側への電力Ｐの供給
量が低下し、出力電圧を所望値に戻すことができる。
【００２３】
【制御範囲外れ検出動作】次に、図５に示す制御範囲外
れ検出回路１２の動作を図８及び図９を参照して説明す
る。図８はＤＣ−ＤＣコンバータの正常制御動作時の図
５の制御範囲外れ検出回路１２の各部の電圧状態を示
し、図９はＤＣ−ＤＣコンバータの異常制御動作時の図
５の制御範囲外れ検出回路１２の各部の電圧状態を示
す。なお、図８（Ａ）及び図９（Ａ）において共振電流
Ｉr に対応する検出電圧Ｖirの波形は、概略的に正弦波
で示されている。
れ検出回路１２の動作を図８及び図９を参照して説明す
る。図８はＤＣ−ＤＣコンバータの正常制御動作時の図
５の制御範囲外れ検出回路１２の各部の電圧状態を示
し、図９はＤＣ−ＤＣコンバータの異常制御動作時の図
５の制御範囲外れ検出回路１２の各部の電圧状態を示
す。なお、図８（Ａ）及び図９（Ａ）において共振電流
Ｉr に対応する検出電圧Ｖirの波形は、概略的に正弦波
で示されている。
【００２４】図４の電流検出器１１から得られた共振電
流Ｉr に対応する電圧Ｖirは図５の第１及び第２のコン
パレータＣＰ1 、ＣＰ2 に入力し、図８（Ａ）及び図９
（Ａ）に示す第１及び第２の基準電圧＋ｅ、−ｅと比較
される。第１及び第２の基準電圧＋ｅ、−ｅは共振電流
検出電圧Ｖirのゼロレベル（中心レベル）の正側及び負
側の近傍に設定されているので、第１及び第２のコンパ
レータＣＰ1 、ＣＰ2からは、図８（Ｄ）（Ｅ）及び図
９（Ｄ）（Ｅ）に示すように共振電流検出電圧Ｖirの波
形の１８０度区間よりも少し狭いパルス幅を有する方形
波が得られる。図８（Ｄ）（Ｅ）及び図９（Ｄ）（Ｅ）
の第１及び第２のコンパレータＣＰ1 、ＣＰ2 の出力パ
ルスの相互間ｔ3 〜ｔ5 、ｔ7 〜ｔ9 は共振電流検出電
圧Ｖirのゼロ近傍区間を示す。本実施例ではこのゼロ近
傍区間ｔ3 〜ｔ5 、ｔ7 〜ｔ9 に第１及び第２のスイッ
チＱ1 、Ｑ2 の制御パルス即ちゲート・ソース間電圧Ｖ
GS1 、ＶGS2 の立下り（後縁）が位置しているか否かに
よって制御パルスが正常制御範囲にあるか否かを検出す
る。この検出を行うために、図５の第１及び第２のコン
パレータＣＰ1 、ＣＰ2 の出力パルスは第１及び第２の
フリップフロップＦＦ1 、ＦＦ2 のセット端子Ｓに入力
し、フリップフロップＦＦ1 、ＦＦ2 のリセット端子Ｒ
には図８（Ｂ）（Ｃ）及び図９（Ｂ）（Ｃ）の第１及び
第２のゲート・ソース間電圧ＶGS1 、ＶGS2 の位相反転
信号が入力する。これにより、第１及び第２のフリップ
フロップＦＦ1 、ＦＦ2 から図８（Ｆ）（Ｇ）及び図９
（Ｆ）（Ｇ）の方形波パルスが得られる。図８の正常時
には、第１及び第２のフリップフロップＦＦ1 、ＦＦ2
の出力パルスの幅は第１及び第２のコンパレータＣＰ
1、ＣＰ2 の出力パルスの幅よりも狭くなり、インヒビ
ットＡＮＤゲートから成る第１及び第２の論理ゲートＧ
1 、Ｇ2 の出力は常に低レベルＬに保たれる。他方、図
９の異常時には、第１及び第２のフリップフロップＦＦ
1 、ＦＦ2 の出力パルスの幅は第１及び第２のコンパレ
ータＣＰ1 、ＣＰ2 の出力パルスの幅よりも広くなり、
第１及び第２のフリップフロップＦＦ1 、ＦＦ2 の出力
パルスが高レベルであるにも拘らず、第１及び第２のコ
ンパレータＣＰ1 、ＣＰ2 の出力パルスが低レベルとな
る区間（ｔ3 〜ｔ4 、ｔ7 〜ｔ8 、ｔ10〜ｔ11ａ）にお
いて第１及び第２の論理ゲートＧ1 、Ｇ2 から図９
（Ｈ）（Ｉ）に示すようにパルスが発生し、これが正常
制御範囲外れ検出信号となる。
流Ｉr に対応する電圧Ｖirは図５の第１及び第２のコン
パレータＣＰ1 、ＣＰ2 に入力し、図８（Ａ）及び図９
（Ａ）に示す第１及び第２の基準電圧＋ｅ、−ｅと比較
される。第１及び第２の基準電圧＋ｅ、−ｅは共振電流
検出電圧Ｖirのゼロレベル（中心レベル）の正側及び負
側の近傍に設定されているので、第１及び第２のコンパ
レータＣＰ1 、ＣＰ2からは、図８（Ｄ）（Ｅ）及び図
９（Ｄ）（Ｅ）に示すように共振電流検出電圧Ｖirの波
形の１８０度区間よりも少し狭いパルス幅を有する方形
波が得られる。図８（Ｄ）（Ｅ）及び図９（Ｄ）（Ｅ）
の第１及び第２のコンパレータＣＰ1 、ＣＰ2 の出力パ
ルスの相互間ｔ3 〜ｔ5 、ｔ7 〜ｔ9 は共振電流検出電
圧Ｖirのゼロ近傍区間を示す。本実施例ではこのゼロ近
傍区間ｔ3 〜ｔ5 、ｔ7 〜ｔ9 に第１及び第２のスイッ
チＱ1 、Ｑ2 の制御パルス即ちゲート・ソース間電圧Ｖ
GS1 、ＶGS2 の立下り（後縁）が位置しているか否かに
よって制御パルスが正常制御範囲にあるか否かを検出す
る。この検出を行うために、図５の第１及び第２のコン
パレータＣＰ1 、ＣＰ2 の出力パルスは第１及び第２の
フリップフロップＦＦ1 、ＦＦ2 のセット端子Ｓに入力
し、フリップフロップＦＦ1 、ＦＦ2 のリセット端子Ｒ
には図８（Ｂ）（Ｃ）及び図９（Ｂ）（Ｃ）の第１及び
第２のゲート・ソース間電圧ＶGS1 、ＶGS2 の位相反転
信号が入力する。これにより、第１及び第２のフリップ
フロップＦＦ1 、ＦＦ2 から図８（Ｆ）（Ｇ）及び図９
（Ｆ）（Ｇ）の方形波パルスが得られる。図８の正常時
には、第１及び第２のフリップフロップＦＦ1 、ＦＦ2
の出力パルスの幅は第１及び第２のコンパレータＣＰ
1、ＣＰ2 の出力パルスの幅よりも狭くなり、インヒビ
ットＡＮＤゲートから成る第１及び第２の論理ゲートＧ
1 、Ｇ2 の出力は常に低レベルＬに保たれる。他方、図
９の異常時には、第１及び第２のフリップフロップＦＦ
1 、ＦＦ2 の出力パルスの幅は第１及び第２のコンパレ
ータＣＰ1 、ＣＰ2 の出力パルスの幅よりも広くなり、
第１及び第２のフリップフロップＦＦ1 、ＦＦ2 の出力
パルスが高レベルであるにも拘らず、第１及び第２のコ
ンパレータＣＰ1 、ＣＰ2 の出力パルスが低レベルとな
る区間（ｔ3 〜ｔ4 、ｔ7 〜ｔ8 、ｔ10〜ｔ11ａ）にお
いて第１及び第２の論理ゲートＧ1 、Ｇ2 から図９
（Ｈ）（Ｉ）に示すようにパルスが発生し、これが正常
制御範囲外れ検出信号となる。
【００２５】制御範囲外れ検出回路１２の出力ライン１
６、１７の信号は図６のトランジスタ４１、４２のベー
スに入力する。図１０のｔ6 よりも前は正常時の動作を
示し、ｔ6 よりも後は異常時の動作を示す。ｔ6 よりも
前においては、図１０（Ａ）（Ｂ）に示すようにライン
１６、１７はゼロレベル（低レベル）に保たれているの
で、トランジスタ４１、４２がオフに保たれ、三角波発
生用コンデンサ２７は制御されない。これに対してｔ6
よりも後においては、図１０（Ａ）（Ｂ）に示すように
ｔ9 、ｔ12でライン１６、１７に制御範囲外れ検出パル
スが発生するので、トランジスタ４１、４２がオンにな
り、三角波発生用コンデンサ２７の電荷がトランジスタ
４１、４２を通して放出され、この電圧が急速に第１の
比較基準電圧Ｖ1 に達する。これにより、ｔ8 、ｔ11か
ら開始されているコンデンサ２７の放電時間が正常時よ
りも短くなり、図１０（Ｇ）（Ｈ）に示す第１及び第２
のスイッチＱ1 、Ｑ2 のゲート・ソース間電圧ＶGS1 、
ＶGS2 のパルスの幅ｔ7 〜ｔ9 、t 10〜ｔ12が正常時よ
りも短くなり、第１及び第２のスイッチＱ1 、Ｑ2のオ
ン・オフ周波数ｆが高くなる。即ち、第１及び第２のス
イッチＱ1 、Ｑ2 のオン・オフ周波数ｆが図２の共振周
波数ｆ0 の左側から右側に移動し、正常動作状態に戻
り、定電圧制御が可能になる。
６、１７の信号は図６のトランジスタ４１、４２のベー
スに入力する。図１０のｔ6 よりも前は正常時の動作を
示し、ｔ6 よりも後は異常時の動作を示す。ｔ6 よりも
前においては、図１０（Ａ）（Ｂ）に示すようにライン
１６、１７はゼロレベル（低レベル）に保たれているの
で、トランジスタ４１、４２がオフに保たれ、三角波発
生用コンデンサ２７は制御されない。これに対してｔ6
よりも後においては、図１０（Ａ）（Ｂ）に示すように
ｔ9 、ｔ12でライン１６、１７に制御範囲外れ検出パル
スが発生するので、トランジスタ４１、４２がオンにな
り、三角波発生用コンデンサ２７の電荷がトランジスタ
４１、４２を通して放出され、この電圧が急速に第１の
比較基準電圧Ｖ1 に達する。これにより、ｔ8 、ｔ11か
ら開始されているコンデンサ２７の放電時間が正常時よ
りも短くなり、図１０（Ｇ）（Ｈ）に示す第１及び第２
のスイッチＱ1 、Ｑ2 のゲート・ソース間電圧ＶGS1 、
ＶGS2 のパルスの幅ｔ7 〜ｔ9 、t 10〜ｔ12が正常時よ
りも短くなり、第１及び第２のスイッチＱ1 、Ｑ2のオ
ン・オフ周波数ｆが高くなる。即ち、第１及び第２のス
イッチＱ1 、Ｑ2 のオン・オフ周波数ｆが図２の共振周
波数ｆ0 の左側から右側に移動し、正常動作状態に戻
り、定電圧制御が可能になる。
【００２６】上述から明らかなように、図４のＤＣ−Ｄ
Ｃコンバータにおいては、第１及び第２のスイッチＱ1
、Ｑ2 のオン・オフ周波数ｆが正常制御範囲から外れ
ても、自動的に正常制御範囲に戻る。従って、正常制御
範囲を図２の共振周波数ｆ0 に対して余裕を有して設定
することが不要になり、オン・オフ周波数ｆ及び出力電
圧の制御範囲の拡大をコストの上昇を抑えて図ることが
できる。換言すれば、回路定数に比較的に大きなバラツ
キを有するようにＤＣ−ＤＣコンバータを作製しても、
定電圧制御が不可能になることがないので、ＤＣ−ＤＣ
コンバータのコストの低減を図ることができる。また、
第１及び第２のコンパレータＣＰ1 、ＣＰ2 と、第１及
び第２のフリップフロップＦＦ1 、ＦＦ2 とでパルスを
形成し、このパルスと制御パルスとを第１及び第２の論
理ゲートＧ1 、Ｇ2 で比較して制御範囲外れを検出する
ので、この検出が正確且つ簡単に達成される。
Ｃコンバータにおいては、第１及び第２のスイッチＱ1
、Ｑ2 のオン・オフ周波数ｆが正常制御範囲から外れ
ても、自動的に正常制御範囲に戻る。従って、正常制御
範囲を図２の共振周波数ｆ0 に対して余裕を有して設定
することが不要になり、オン・オフ周波数ｆ及び出力電
圧の制御範囲の拡大をコストの上昇を抑えて図ることが
できる。換言すれば、回路定数に比較的に大きなバラツ
キを有するようにＤＣ−ＤＣコンバータを作製しても、
定電圧制御が不可能になることがないので、ＤＣ−ＤＣ
コンバータのコストの低減を図ることができる。また、
第１及び第２のコンパレータＣＰ1 、ＣＰ2 と、第１及
び第２のフリップフロップＦＦ1 、ＦＦ2 とでパルスを
形成し、このパルスと制御パルスとを第１及び第２の論
理ゲートＧ1 、Ｇ2 で比較して制御範囲外れを検出する
ので、この検出が正確且つ簡単に達成される。
【００２７】
【第２の実施例】次に、第２の実施例のＤＣ−ＤＣコン
バータを説明する。第２の実施例のＤＣ−ＤＣコンバー
タは、図４の第１の実施例のＤＣ−ＤＣコンバータにお
ける制御範囲外れ検出回路１２及び制御回路６ａを図１
１及び図１２に示すように変形した他は図４〜図６と同
一に構成されている。従って、図４に相当する全体回路
の図示を省き、且つ図１１及び図１２において図４〜図
６と実質的に同一の部分には同一の符号を付してその説
明を省略する。
バータを説明する。第２の実施例のＤＣ−ＤＣコンバー
タは、図４の第１の実施例のＤＣ−ＤＣコンバータにお
ける制御範囲外れ検出回路１２及び制御回路６ａを図１
１及び図１２に示すように変形した他は図４〜図６と同
一に構成されている。従って、図４に相当する全体回路
の図示を省き、且つ図１１及び図１２において図４〜図
６と実質的に同一の部分には同一の符号を付してその説
明を省略する。
【００２８】図１１に示す第２の実施例の制御範囲外れ
検出回路１２ａは、図５に示す第１の実施例の制御範囲
外れ検出回路１２から第１のコンパレータＣＰ1 、第１
の基準電圧源Ｅ1 、第１のフリップフロップＦＦ1 、第
１の論理ゲートＧ1 、及び第１のインバータＩＮＶ1 を
除去した他は図５と同一に構成されている。従って、図
１１において図５と共通する部分には同一の符号を付し
てその説明を省略する。図１１のコンパレータＣＰ2 と
基準電圧源Ｅ2 とフリップフロップＦＦ2 と論理ゲート
Ｇ2 とインバータＩＮＶ2 は図５で同一符号で示すもの
と同様に動作し、正常制御範囲で動作している時には、
図８（Ｉ）と同様に論理ゲートＧ2 の出力は低レベルに
保たれる。他方、正常制御範囲から外れている時には、
図９（Ｉ）に示すように論理ゲートＧ2 から高レベルの
パルスが得られる。従って、図９（Ａ）に示す共振電流
Ｉr に対応する検出電圧Ｖirの１周期毎に制御範囲外れ
検出パルスが発生し、これが制御回路６ｂの制御パルス
形成回路１９ａに送られる。
検出回路１２ａは、図５に示す第１の実施例の制御範囲
外れ検出回路１２から第１のコンパレータＣＰ1 、第１
の基準電圧源Ｅ1 、第１のフリップフロップＦＦ1 、第
１の論理ゲートＧ1 、及び第１のインバータＩＮＶ1 を
除去した他は図５と同一に構成されている。従って、図
１１において図５と共通する部分には同一の符号を付し
てその説明を省略する。図１１のコンパレータＣＰ2 と
基準電圧源Ｅ2 とフリップフロップＦＦ2 と論理ゲート
Ｇ2 とインバータＩＮＶ2 は図５で同一符号で示すもの
と同様に動作し、正常制御範囲で動作している時には、
図８（Ｉ）と同様に論理ゲートＧ2 の出力は低レベルに
保たれる。他方、正常制御範囲から外れている時には、
図９（Ｉ）に示すように論理ゲートＧ2 から高レベルの
パルスが得られる。従って、図９（Ａ）に示す共振電流
Ｉr に対応する検出電圧Ｖirの１周期毎に制御範囲外れ
検出パルスが発生し、これが制御回路６ｂの制御パルス
形成回路１９ａに送られる。
【００２９】第２の実施例の制御回路６ｂは、第１の実
施例の制御回路６ａの制御パルス形成回路１９を図１２
の制御パルス形成回路１９ａに変形した他は第１の実施
例と同一に構成されている。従って、図１２において図
６と実質的に同一の部分には同一の符号を付してその説
明を省略する。図１２の制御パルス形成回路１９ａは、
図６の制御パルス形成回路１９のトランジスタ４１、４
２を省いた代りに、ホトトランジスタ２０に並列に電流
制御素子としてトランジスタ５０を接続し、図１１に示
した論理ゲートＧ2 の出力ライン１７と電流制御用トラ
ンジスタ５０のベースとの間に積分回路（ローパスフィ
ルタ又は平滑回路）５１を接続した他は図６と同一に構
成されている。積分回路５１は、図９（Ｉ）に示すよう
に論理ゲートＧ2 から制御範囲外れ検出パルスが発生し
た時にこれを平滑してトランジスタ５０のベースに与え
る。トランジスタ５０のコレクタ電流が積分回路５１の
出力に応答して増大すると、出力電圧制御用のホトトラ
ンジスタ２０の電流の増大と同様な動作となり、三角波
用コンデンサ２７の充電電流の増大が生じ、コンデンサ
２７の充電速度が、図１０（Ｃ）で破線で示しているよ
うに速くなり、結局、三角波の周波数及び図１０（Ｇ）
（Ｈ）に示す第１及び第２のスイッチＱ1 、Ｑ2 のゲー
ト・ソース間電圧ＶGS1 、ＶGS2 のパルスの周波数が高
くなり、図２における共振周波数ｆ0 よりも左側にあっ
たオン・オフ周波数ｆが右側の正常制御範囲に戻され、
定電圧制御可能な状態になる。
施例の制御回路６ａの制御パルス形成回路１９を図１２
の制御パルス形成回路１９ａに変形した他は第１の実施
例と同一に構成されている。従って、図１２において図
６と実質的に同一の部分には同一の符号を付してその説
明を省略する。図１２の制御パルス形成回路１９ａは、
図６の制御パルス形成回路１９のトランジスタ４１、４
２を省いた代りに、ホトトランジスタ２０に並列に電流
制御素子としてトランジスタ５０を接続し、図１１に示
した論理ゲートＧ2 の出力ライン１７と電流制御用トラ
ンジスタ５０のベースとの間に積分回路（ローパスフィ
ルタ又は平滑回路）５１を接続した他は図６と同一に構
成されている。積分回路５１は、図９（Ｉ）に示すよう
に論理ゲートＧ2 から制御範囲外れ検出パルスが発生し
た時にこれを平滑してトランジスタ５０のベースに与え
る。トランジスタ５０のコレクタ電流が積分回路５１の
出力に応答して増大すると、出力電圧制御用のホトトラ
ンジスタ２０の電流の増大と同様な動作となり、三角波
用コンデンサ２７の充電電流の増大が生じ、コンデンサ
２７の充電速度が、図１０（Ｃ）で破線で示しているよ
うに速くなり、結局、三角波の周波数及び図１０（Ｇ）
（Ｈ）に示す第１及び第２のスイッチＱ1 、Ｑ2 のゲー
ト・ソース間電圧ＶGS1 、ＶGS2 のパルスの周波数が高
くなり、図２における共振周波数ｆ0 よりも左側にあっ
たオン・オフ周波数ｆが右側の正常制御範囲に戻され、
定電圧制御可能な状態になる。
【００３０】第２の実施例は本質的には第１の実施例と
同一の作用効果を有する他に、制御範囲外れ検出回路１
２ａの構成が簡単になるという効果、及び定電圧制御の
回路の一部を兼用して制御範囲の制御を行うことができ
るという効果を有する。
同一の作用効果を有する他に、制御範囲外れ検出回路１
２ａの構成が簡単になるという効果、及び定電圧制御の
回路の一部を兼用して制御範囲の制御を行うことができ
るという効果を有する。
【００３１】
【第３の実施例】次に、図１３を参照して第３の実施例
のＤＣ−ＤＣコンバータを説明する。図１３のＤＣ−Ｄ
Ｃコンバータは、図４のＤＣ−ＤＣコンバータにおける
電流検出器１１のＣＴ１１ａの接続箇所、及び制御範囲
外れ検出回路１２及び制御回路６ａを変形した他は図４
と同一に構成されているので、図１３において図４と実
質的に同一の部分には同一の符号を付してその説明を省
略する。
のＤＣ−ＤＣコンバータを説明する。図１３のＤＣ−Ｄ
Ｃコンバータは、図４のＤＣ−ＤＣコンバータにおける
電流検出器１１のＣＴ１１ａの接続箇所、及び制御範囲
外れ検出回路１２及び制御回路６ａを変形した他は図４
と同一に構成されているので、図１３において図４と実
質的に同一の部分には同一の符号を付してその説明を省
略する。
【００３２】図１３においては電流検出器１１のＣＴ１
１ａが第２のスイッチＱ2 に接続されている。従って、
図１３では電流検出器１１が図７（Ｈ）に示す共振電流
Ｉrの負の半波のみ即ち図７（Ｆ）の電流ＩQ2のみを検
出している。図１３の制御範囲外れ検出回路１２ｂは図
１４に示すように構成されている。この制御範囲外れ検
出回路１２ｂは、図１１の制御範囲外れ検出回路１２ｂ
の基準電圧源Ｅ2 の極性を変えて＋ｅを発生するように
し、且つコンパレータＣＰ2 の負端子に基準電圧源Ｅ2
を接続した他は図１１と同一に構成したものである。ま
た、制御パルス形成回路１９ａは図１２と同様に構成さ
れている。従って、第３の実施例は第２の実施例と同一
の作用効果を有する。
１ａが第２のスイッチＱ2 に接続されている。従って、
図１３では電流検出器１１が図７（Ｈ）に示す共振電流
Ｉrの負の半波のみ即ち図７（Ｆ）の電流ＩQ2のみを検
出している。図１３の制御範囲外れ検出回路１２ｂは図
１４に示すように構成されている。この制御範囲外れ検
出回路１２ｂは、図１１の制御範囲外れ検出回路１２ｂ
の基準電圧源Ｅ2 の極性を変えて＋ｅを発生するように
し、且つコンパレータＣＰ2 の負端子に基準電圧源Ｅ2
を接続した他は図１１と同一に構成したものである。ま
た、制御パルス形成回路１９ａは図１２と同様に構成さ
れている。従って、第３の実施例は第２の実施例と同一
の作用効果を有する。
【００３３】
【第４の実施例】次に、図１５及び図１６を参照して本
発明の第４の実施例のＤＣ−ＤＣコンバータを説明す
る。この第４の実施例のＤＣ−ＤＣコンバータの主要回
路の構成は図４又は図１３と実質的に同一であるので、
図示及びその説明を省略する。このＤＣ−ＤＣコンバー
タは図４及び図６の制御回路６ａにおける制御パルス形
成回路１９を変形した他は図４又は図１３と実質的に同
一に構成されている。図１５は第４の実施例の制御パル
ス形成回路１９ｃ及び制御範囲外れ検出回路１２ａを示
す。図１５の制御パルス形成回路１９ｃは、図１２の制
御パルス形成回路１９ａを変形したものであるので、図
１５において図１２と共通する部分には同一の符号を付
してその説明を省略する。図１５の制御パルス形成回路
１９ｃにおいてはＲＳ型フリップフロップ３２の出力端
子Ｑが、駆動回路６１と立上り遅延回路６３を介して第
１のスイッチＱ1 のゲート信号ライン９に接続されてい
ると共に、反転駆動回路６２と立上り遅延回路６４を介
して第２のスイッチＱ2 のゲート信号ライン１０に接続
されている。また、三角波と同一周期で方形波を発生す
るフリップフロップ３２の出力端子Ｑは、図１１と同一
構成の制御範囲外れ検出回路１２ａの入力ライン１５に
も接続されている。
発明の第４の実施例のＤＣ−ＤＣコンバータを説明す
る。この第４の実施例のＤＣ−ＤＣコンバータの主要回
路の構成は図４又は図１３と実質的に同一であるので、
図示及びその説明を省略する。このＤＣ−ＤＣコンバー
タは図４及び図６の制御回路６ａにおける制御パルス形
成回路１９を変形した他は図４又は図１３と実質的に同
一に構成されている。図１５は第４の実施例の制御パル
ス形成回路１９ｃ及び制御範囲外れ検出回路１２ａを示
す。図１５の制御パルス形成回路１９ｃは、図１２の制
御パルス形成回路１９ａを変形したものであるので、図
１５において図１２と共通する部分には同一の符号を付
してその説明を省略する。図１５の制御パルス形成回路
１９ｃにおいてはＲＳ型フリップフロップ３２の出力端
子Ｑが、駆動回路６１と立上り遅延回路６３を介して第
１のスイッチＱ1 のゲート信号ライン９に接続されてい
ると共に、反転駆動回路６２と立上り遅延回路６４を介
して第２のスイッチＱ2 のゲート信号ライン１０に接続
されている。また、三角波と同一周期で方形波を発生す
るフリップフロップ３２の出力端子Ｑは、図１１と同一
構成の制御範囲外れ検出回路１２ａの入力ライン１５に
も接続されている。
【００３４】立上り遅延回路６３、６４は、抵抗Ｒとダ
イオードＤの並列回路から成る。第１及び第２のスイッ
チＱ1 、Ｑ2 のゲート・ソース間には、浮遊容量ＣGSが
あるので、制御パルスの立上り時には抵抗Ｒを介して浮
遊容量ＣGSが充電され、遅れが生じる。しかし、制御パ
ルスの立下り時には浮遊容量ＣGSの電荷がダイオードＤ
を介して急速に放出されるので、遅延はほとんど生じな
い。
イオードＤの並列回路から成る。第１及び第２のスイッ
チＱ1 、Ｑ2 のゲート・ソース間には、浮遊容量ＣGSが
あるので、制御パルスの立上り時には抵抗Ｒを介して浮
遊容量ＣGSが充電され、遅れが生じる。しかし、制御パ
ルスの立下り時には浮遊容量ＣGSの電荷がダイオードＤ
を介して急速に放出されるので、遅延はほとんど生じな
い。
【００３５】図１６は図１５の各部の電圧波形を示す。
図１６（Ｄ）（Ｅ）から明らかなように立上り遅延回路
６３、６４の出力パルスの立上り時にＴd の遅延が生じ
ている。なお、制御範囲外れ検出回路１２ａには図１６
（Ａ）の方形波パルスがライン１５を介して送られる。
図１６（Ｄ）（Ｅ）から明らかなように立上り遅延回路
６３、６４の出力パルスの立上り時にＴd の遅延が生じ
ている。なお、制御範囲外れ検出回路１２ａには図１６
（Ａ）の方形波パルスがライン１５を介して送られる。
【００３６】第４の実施例は制御範囲外れ検出回路１２
ａに与えるための信号を第１及び第２のスイッチＱ1 、
Ｑ2 のゲートから直接に得ないで、ゲート制御パルスと
実質的に同一の情報を含むフリップフロップ３２から得
ている点、及び第１及び第２のスイッチＱ1 、Ｑ2 のデ
ッド・タイムを得るために立上り遅延回路６３、６４を
設けた点で、第１〜第３の実施例と相違しているが、そ
の他において第１〜第３の実施例と同一であるので、第
１〜第３の実施例と実質的に同一の作用効果を有する。
ａに与えるための信号を第１及び第２のスイッチＱ1 、
Ｑ2 のゲートから直接に得ないで、ゲート制御パルスと
実質的に同一の情報を含むフリップフロップ３２から得
ている点、及び第１及び第２のスイッチＱ1 、Ｑ2 のデ
ッド・タイムを得るために立上り遅延回路６３、６４を
設けた点で、第１〜第３の実施例と相違しているが、そ
の他において第１〜第３の実施例と同一であるので、第
１〜第３の実施例と実質的に同一の作用効果を有する。
【００３７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 各実施例において、電流検出器１１は、ＣＴ１
１ａとＩ／Ｖ変換回路１１ｂに限定されるものでなく、
電流検出抵抗であってもよい。また、図１７に示すよう
に第２のスイッチＱ2 として電流検出端子７１を有する
ものを使用してもよい。この第２のスイッチＱ2 は電界
効果トランジスタの中に電流検出抵抗を組み込んだもの
と等価であって端子７１から電流に対応した電圧を得る
ことができる。図１７では端子７１とグランドとの間に
は抵抗７２が接続され、この抵抗７２の一端から電流に
対応した電圧を得る。また、コンデンサＣr 又は１次巻
線Ｎ1 又はインダクタンス素子Ｌr の電圧を検出する手
段を設け、これを共振電流検出手段とすることができ
る。 （２） 図１７に示すように、１次巻線Ｎ1 に対して並
列に個別のインダクタンスコイルＬp を接続することが
できる。 （３） １次巻線Ｎ1 の漏洩インダクタンスが大きい場
合には個別の共振用インダクタンス素子Ｌr を省くこと
ができる。 （４） 図１８に示すように、第２のスイッチＱ2 のみ
に並列にコンデンサＣ2 を接続し、図４で示した第１の
スイッチＱ1 に並列なコンデンサＣ1 を省くことができ
る。図１８の場合には１つのコンデンサＣ2 が図４の２
つのコンデンサＣ1 、Ｃ2 と同様に機能する。 （５） 出力電圧を端子３、４間で検出する代りに、こ
れに対応した電圧が得られる点例えばコンデンサＣr の
電圧を検出して出力電圧としてもよい。 （６） ミラー回路を使用しないでコンデンサ２７を充
電することも勿論可能である。 （７） 制御パルス形成回路１９、１９ｂ、１９ｃにお
ける方形波パルス形成回路は、周波数を制御できるもの
であればどのような回路であってもよい。 （８） 図２の特性曲線における共振周波数ｆ0 の左側
を正常制御範囲として使用することができる。この場合
にはオン・オフ周波数ｆがｆ0 よりも高くなった時にｆ
0 以下に戻す。
く、例えば次の変形が可能なものである。 （１） 各実施例において、電流検出器１１は、ＣＴ１
１ａとＩ／Ｖ変換回路１１ｂに限定されるものでなく、
電流検出抵抗であってもよい。また、図１７に示すよう
に第２のスイッチＱ2 として電流検出端子７１を有する
ものを使用してもよい。この第２のスイッチＱ2 は電界
効果トランジスタの中に電流検出抵抗を組み込んだもの
と等価であって端子７１から電流に対応した電圧を得る
ことができる。図１７では端子７１とグランドとの間に
は抵抗７２が接続され、この抵抗７２の一端から電流に
対応した電圧を得る。また、コンデンサＣr 又は１次巻
線Ｎ1 又はインダクタンス素子Ｌr の電圧を検出する手
段を設け、これを共振電流検出手段とすることができ
る。 （２） 図１７に示すように、１次巻線Ｎ1 に対して並
列に個別のインダクタンスコイルＬp を接続することが
できる。 （３） １次巻線Ｎ1 の漏洩インダクタンスが大きい場
合には個別の共振用インダクタンス素子Ｌr を省くこと
ができる。 （４） 図１８に示すように、第２のスイッチＱ2 のみ
に並列にコンデンサＣ2 を接続し、図４で示した第１の
スイッチＱ1 に並列なコンデンサＣ1 を省くことができ
る。図１８の場合には１つのコンデンサＣ2 が図４の２
つのコンデンサＣ1 、Ｃ2 と同様に機能する。 （５） 出力電圧を端子３、４間で検出する代りに、こ
れに対応した電圧が得られる点例えばコンデンサＣr の
電圧を検出して出力電圧としてもよい。 （６） ミラー回路を使用しないでコンデンサ２７を充
電することも勿論可能である。 （７） 制御パルス形成回路１９、１９ｂ、１９ｃにお
ける方形波パルス形成回路は、周波数を制御できるもの
であればどのような回路であってもよい。 （８） 図２の特性曲線における共振周波数ｆ0 の左側
を正常制御範囲として使用することができる。この場合
にはオン・オフ周波数ｆがｆ0 よりも高くなった時にｆ
0 以下に戻す。
【図１】従来の共振型ＤＣ−ＤＣコンバータを示す回路
図である
図である
【図２】図１の共振型ＤＣ−ＤＣコンバータの第１及び
第２のスイッチのオン・オフ周波数とトランス２次側へ
の電力の供給量との関係を示す特性図である。
第２のスイッチのオン・オフ周波数とトランス２次側へ
の電力の供給量との関係を示す特性図である。
【図３】図１の共振型ＤＣ−ＤＣコンバータのオン・オ
フ周波数の変化と１次巻線の電圧との関係を示す図であ
る。
フ周波数の変化と１次巻線の電圧との関係を示す図であ
る。
【図４】第１の実施例の共振型ＤＣ−ＤＣコンバータを
示す回路図である。
示す回路図である。
【図５】図４の制御範囲外れ検出回路及び制御回路を詳
しく示す回路図である。
しく示す回路図である。
【図６】図５の制御パルス形成回路を詳しく示す回路図
である。
である。
【図７】図４の各部の状態を示す波形図である。
【図８】正常動作時における図５の各部の状態を示す波
形図である。
形図である。
【図９】異常動作時における図５の各部の状態を示す波
形図である。
形図である。
【図１０】図６の各部の状態を示す波形図である。
【図１１】第２の実施例の制御範囲外れ検出回路及び制
御回路を示す回路図である。
御回路を示す回路図である。
【図１２】第２の実施例の制御パルス形成回路を示す回
路図である。
路図である。
【図１３】第３の実施例の共振型ＤＣ−ＤＣコンバータ
を示す回路図である。
を示す回路図である。
【図１４】図１３の制御範囲外れ検出回路及び制御回路
を詳しく示す回路図である。
を詳しく示す回路図である。
【図１５】第４の実施例の制御パルス形成回路及び制御
範囲外れ検出回路を示す回路図である。
範囲外れ検出回路を示す回路図である。
【図１６】図１５の各部の状態を示す波形図である。
【図１７】変形例の電流検出手段を示す回路図である。
【図１８】変形例の共振型ＤＣ−ＤＣコンバータを示す
回路図である。
回路図である。
Ｑ1 、Ｑ2 第１及び第２のスイッチ Ｌr 共振用インダクタンス素子 Ｃr 共振用コンデンサ １２ 制御範囲外れ検出回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−316666（ＪＰ，Ａ) 特開 平７−236271（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/335 H03K 3/30
Claims (5)
- 【請求項１】 直流電源の一端と他端との間に接続され
且つ制御端子をそれぞれ有している第１及び第２のスイ
ッチの直列回路と、 インダクタンスを有するトランスの１次巻線と共振用コ
ンデンサとの直列回路又は１次巻線とインダクタンス素
子と共振用コンデンサとの直列回路であって、前記第２
のスイッチに対して並列に接続されたＬＣ直列共振回路
と、 前記トランスの２次巻線に接続された出力回路と、 前記第２のスイッチに並列に接続された部分共振用コン
デンサ又は浮遊容量、又は前記第１及び第２のスイッチ
にそれぞれ並列に接続された第１及び第２の部分共振用
コンデンサ又は浮遊容量と、 前記第１及び第２のスイッチをデッド・タイムを有して
交互にオン状態にするための第１及び第２の制御信号を
前記第１及び第２のスイッチの制御端子に供給するもの
であって、前記第１及び第２のスイッチのオン・オフ繰
返し周波数と前記トランスを介して前記出力回路に供給
する電力との関係を示す特性曲線において前記電力がピ
ークとなる共振周波数よりも高い側の周波数領域と低い
側の周波数領域とのいずれか一方を正常制御範囲として
前記第１及び第２のスイッチのオン・オフ繰返し周波数
を制御して前記出力回路の出力電圧を調整する制御回路
とを有する共振型スイッチング電源装置において、 前記ＬＣ直列共振回路又は前記第１のスイッチ又は前記
第２のスイッチの電流を検出する電流検出手段と、 前記第１及び第２の制御信号の少なくとも一方と前記電
流検出手段の出力とに基づいて、前記第１及び第２のス
イッチのオン・オフ繰返し周波数が前記正常制御範囲か
ら外れていることを検出する制御範囲外れ検出手段と、 前記制御範囲外れ検出手段から前記オン・オフ繰返し周
波数が前記正常制御範囲から外れていることを示す信号
が得られた時に、前記オン・オフ繰返し周波数を前記正
常制御範囲に戻すための周波数制御手段とが設けられて
いることを特徴とする共振型スイッチング電源装置。 - 【請求項２】 前記制御回路は、前記 出力電圧の変化を示す信号を検出して前記出力電圧
を制御するための電圧制御信号を形成する電圧制御信号
形成回路と、 前記第１及び第２のスイッチをオン・オフするための第
１及び第２の制御パルスを形成するものであって、前記
第１及び第２の制御パルスの周波数を前記電圧制御信号
形成回路の出力で制御するように形成された制御パルス
形成回路とから成り、 前記制御パルス形成回路は、 三角波発生用コンデンサと、 前記三角波発生用コンデンサを充電するための充電回路
と、 前記三角波発生用コンデンサを放電させるための放電回
路と、 前記三角波発生用コンデンサの電圧を方形波に整形して
相互間にデッド・タイムを有する前記第１及び第２の制
御パルスを形成するための波形整形及びパルス分配回路
と、 前記電圧制御信号形成回路の出力に応答して前記三角波
発生用コンデンサの充電電流を変えるように前記充電回
路を制御する充電電流制御回路とから成ることを特徴と
請求項１記載の共振型スイッチング電源装置。 - 【請求項３】 前記電流検出手段は前記共振用コンデン
サを流れる両方向の共振電流を検出し、この電流に対応
する電流検出電圧を出力するものであり、前記制御範囲
外れ検出手段は、 前記共振電流のゼロレベルの近傍であって、このゼロレ
ベルよりも僅かに高いレベルから成る第１の基準電圧を
発生する第１の基準電圧源と、 前記共振電流のゼロレベルの近傍であって、このゼロレ
ベルよりも僅かに低いレベルから成る第２の基準電圧を
発生する第２の基準電圧源と、 その正の入力端子が前記電流検出手段に接続され、その
負の入力端子が前記第１の基準電圧源に接続された第１
のコンパレ−タと、 その負の入力端子が前記電流検出手段に接続され、その
正の入力端子が前記第２の基準電圧源に接続された第２
のコンパレ−タと、 そのセット入力端子が前記第１のコンパレ−タの出力端
子に接続され、そのリセット入力端子が前記第１のスイ
ッチの制御端子に第１の制御パルスを供給するためのラ
インに対してインバ−タを介して接続された第１のフリ
ップフロップと、 そのセット入力端子が前記第２のコンパレ−タの出力端
子に接続され、そのリセット入力端子が前記第２のスイ
ッチの制御端子に第２の制御パルスを供給するためのラ
インに対してインバ−タを介して接続された第２のフリ
ップフロップと、 その反転入力端子が前記第１のコンパレ−タの出力端子
に接続され、その非反転入力端子が前記第１のフップフ
ロップの出力端子に接続されたインヒビットＡＮＤゲ−
トから成る第１の論理ゲ−トと、 その反転入力端子が前記第２のコンパレ−タの出力端子
に接続され、その非反転入力端子が前記第２のフリップ
フロップの出力端子に接続されたインヒビットＡＮＤゲ
−トから成る第２の論理ゲ−トとから成り、 前記周波数制御手段は、前記三角波発生用コンデンサに
並列に接続された第１及び第２の強制放電用スイッチで
あり、前記第１及び第２の強制放電用スイッチは前記第
１及び第２の論理ゲ−トの出力でオン制御されることを
特徴とする請求項２記載の共振型スイッチング電源装
置。 - 【請求項４】 前記波形整形及びパルス分配回路は、 前記三角波発生用コンデンサから得られた三角波電圧と
同一の周期を有するように前記三角波電圧を方形波パル
スに整形する方形波パルス形成回路と、 前記方形波パルスに基づいて互いに逆相の第１及び第２
の駆動パルスを形成する手段と、 前記第１及び第２の駆動パルスの立上り時点に遅延を与
えてデット・タイムを有する第１及び第２の制御パルス
を形成する第１及び第２の遅延手段と、から成ることを
特徴とする請求項２記載の共振型スイッチング電源装
置。 - 【請求項５】 前記制御外れ検出手段は、 前記共振電流のゼロレベルの近傍であって、このセロレ
ベルよりも僅かに低いか又は高いレベルから成る基準電
圧を発生する基準電圧源と、 その一方の入力端子が前記電流検出手段に接続され、そ
の他方の入力端子が前記基準電圧源に接続されたコンパ
レ−タと、 そのセット入力端子が前記コンパレ−タの出力端子に接
続され、そのリセット入力端子が前記第２のスイッチの
制御端子に制御パルスを供給するためのラインに対して
インバ−タを介して接続されたフリップフロップと、 その反転入力端子が前記コンパレ−タの出力端子に接続
され、その非反転入力端子が前記フリップフロップの出
力端子に接続されたインヒビットＡＮＤゲ−トから成る
論理ゲ−トと、から成り、 前記周波数制御手段は、 前記論理ゲ−トの出力を平滑するための積分回路と、 前記積分回路の出力に応答して前記三角波発生用コンデ
ンサの充電電流を変えるように前記充電回路を制御する
制御素子とから成ることを特徴とする請求項２又は４記
載の共振型スイッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08148177A JP3139534B2 (ja) | 1996-05-17 | 1996-05-17 | 共振型スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08148177A JP3139534B2 (ja) | 1996-05-17 | 1996-05-17 | 共振型スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09308243A JPH09308243A (ja) | 1997-11-28 |
| JP3139534B2 true JP3139534B2 (ja) | 2001-03-05 |
Family
ID=15446979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08148177A Expired - Lifetime JP3139534B2 (ja) | 1996-05-17 | 1996-05-17 | 共振型スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139534B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160072521A (ko) * | 2014-12-15 | 2016-06-23 | 주식회사 솔루엠 | Ｌｌｃ 컨버터를 포함하는 전원장치 및 그의 보호방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560882B2 (ja) * | 2000-04-20 | 2010-10-13 | ソニー株式会社 | スイッチング電源回路 |
| KR20030013103A (ko) * | 2001-08-07 | 2003-02-14 | 이승호 | 시비율 제어와 주파수 제어를 이용한 종속 접속 스위칭전력 변환장치 |
| JP2011135723A (ja) * | 2009-12-25 | 2011-07-07 | Shindengen Electric Mfg Co Ltd | スイッチング電源の制御回路 |
| JP5693048B2 (ja) * | 2010-05-31 | 2015-04-01 | キヤノン株式会社 | 電流共振電源 |
| EP2445098B1 (en) * | 2010-10-25 | 2019-08-07 | STMicroelectronics Srl | Control device for a resonant converter. |
| KR101516988B1 (ko) | 2011-01-26 | 2015-05-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위칭 전원 장치 |
| WO2012101905A1 (ja) | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | スイッチング電源装置 |
| CN103329398B (zh) | 2011-01-26 | 2015-07-01 | 株式会社村田制作所 | 电力输送系统 |
| JP5761206B2 (ja) | 2011-02-01 | 2015-08-12 | 富士電機株式会社 | 共振型スイッチング電源装置 |
| JP5826559B2 (ja) * | 2011-08-23 | 2015-12-02 | ミネベア株式会社 | スイッチング電源装置及びその制御方法 |
| WO2013058174A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | スイッチング電源装置 |
| CN103918170B (zh) * | 2011-10-21 | 2017-03-08 | 株式会社村田制作所 | 开关式电源装置 |
| JP5549659B2 (ja) * | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5923348B2 (ja) * | 2012-03-12 | 2016-05-24 | 新電元工業株式会社 | 電流共振回路の制御回路、及び電流共振回路の制御方法 |
| JP2015139258A (ja) | 2014-01-21 | 2015-07-30 | サンケン電気株式会社 | スイッチング電源装置 |
| US9356521B2 (en) | 2014-01-30 | 2016-05-31 | Sanken Electric Co., Ltd. | Switching power-supply device having wide input voltage range |
| US9331584B2 (en) * | 2014-06-30 | 2016-05-03 | Sanken Electric Co., Ltd. | Switching power-supply device |
| KR102260299B1 (ko) * | 2014-11-12 | 2021-06-04 | 주식회사 솔루엠 | 전원장치 및 그의 구동방법 |
| JP6186392B2 (ja) * | 2015-05-27 | 2017-08-23 | 東芝デベロップメントエンジニアリング株式会社 | 電流共振型ｄｃ−ｄｃコンバータ |
| WO2016199334A1 (ja) * | 2015-06-12 | 2016-12-15 | ソニー株式会社 | 電源装置、制御装置および制御方法 |
| JP6501401B2 (ja) * | 2015-10-09 | 2019-04-17 | 新電元工業株式会社 | 位相検出回路及びスイッチング電源装置 |
| JP7234817B2 (ja) * | 2019-06-11 | 2023-03-08 | 株式会社デンソー | 電力変換器の駆動回路 |
-
1996
- 1996-05-17 JP JP08148177A patent/JP3139534B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160072521A (ko) * | 2014-12-15 | 2016-06-23 | 주식회사 솔루엠 | Ｌｌｃ 컨버터를 포함하는 전원장치 및 그의 보호방법 |
| KR102294315B1 (ko) | 2014-12-15 | 2021-08-26 | 주식회사 솔루엠 | Ｌｌｃ 컨버터를 포함하는 전원장치 및 그의 보호방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09308243A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139534B2 (ja) | 共振型スイッチング電源装置 | |
| US6269012B1 (en) | Energy efficient power supply with light-load detection | |
| US5615093A (en) | Current synchronous zero voltage switching resonant topology | |
| CN100539379C (zh) | 包含具有可变偏流源的反馈电路的谐振逆变器 | |
| US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
| JPS5926193B2 (ja) | スイッチモ−ド電源回路 | |
| KR20010072029A (ko) | 입력 전압을 출력 전압으로 변환하기 위한 컨버터 | |
| KR20090011715A (ko) | 컨버터 및 그 구동 방법 | |
| US5307407A (en) | 20 Hz ring generator using high frequency PWM control | |
| CN112688542A (zh) | 控制电路以及应用其的开关变换器 | |
| US5365150A (en) | Inverter device having load voltage detection function | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JPH07255169A (ja) | 共振型直流−直流変換器 | |
| JP2003164163A (ja) | 圧電トランス駆動回路 | |
| US5825223A (en) | Technique for controlling the slope of a periodic waveform | |
| Maranesi | The switch in-line converter | |
| JPH05304415A (ja) | 特に自動車に使用されるガス放電ランプを駆動させるための自励発振回路 | |
| US5457432A (en) | Current controlled Schmitt trigger oscillator | |
| JPH0315423B2 (ja) | ||
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP3285231B2 (ja) | 放電灯点灯装置 | |
| JPH03207263A (ja) | スイッチング電源装置 | |
| JPWO2002071814A1 (ja) | 放電灯点灯装置 | |
| JP2742461B2 (ja) | インバータ装置 | |
| JP3285230B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |