JPS6120222B2 - - Google Patents

Info

Publication number
JPS6120222B2
JPS6120222B2 JP55055218A JP5521880A JPS6120222B2 JP S6120222 B2 JPS6120222 B2 JP S6120222B2 JP 55055218 A JP55055218 A JP 55055218A JP 5521880 A JP5521880 A JP 5521880A JP S6120222 B2 JPS6120222 B2 JP S6120222B2
Authority
JP
Japan
Prior art keywords
output
switch
latch circuit
frequency
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55055218A
Other languages
English (en)
Other versions
JPS56150977A (en
Inventor
Kenichi Ootsuka
Katsu Maekawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5521880A priority Critical patent/JPS56150977A/ja
Publication of JPS56150977A publication Critical patent/JPS56150977A/ja
Publication of JPS6120222B2 publication Critical patent/JPS6120222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
本発明は、電圧形インバータ出力電圧の制御に
関する。 電圧形インバータの出力電圧波形は高調波成分
の少ない正弦波が望ましい。 インバータ自身の制御により、出力電圧波形を
改善する方法としてはパルス幅変調(以下
「PWM」という)方式があり、一般に適用されて
いる。 正弦波電圧からパルス幅電圧への変換の手段と
して従来よく用いられているのは、正弦波の電圧
基準信号を三角波と比較することにより。スイツ
チをオン・オフするものである。 この方式の一例を第1図に、また出力電圧振幅
が第1図の半分の場合を第2図に示す。 第1図,第2図に表わされるように、出力電圧
102,104は基準正弦波101,103を変
える(三角波100は一定)ことによつて可変され
る。 誘導電動機をV(電圧)/F(周波数)制御す
る場合、出力電圧Vは周波数Fに比例させて変化
させねばならないから、単位正弦波と電圧の振幅
指令値とを乗算することによつて基準の正弦波を
つくる必要があり、乗算器が必要となる。 また、この方式では三角波のピーク付近で正弦
波と交差したとき、非常に短い幅のオンパルス,
オフパルスを生じる。これは主回路スイツチにと
つて好ましくない。パルス幅の制限回路を設け
て、パルス幅をある時間幅以上にすると、出力波
形の正弦波性が損なわれるし、回路も複雑とな
る。 本発明は、これらの点に着目してなされたもの
で、オンパルス、オフパルスとも、最短の時間幅
を設定することができ、それより狭いパルスは生
じない。また、出力電圧が周波数に比例して変化
することを特徴とする。このV/Fの変更も容易
に行なうことができる。 以下、本発明について説明する。 ある周期関数G(θ)(ただし、θ=2πFtで
tは時間)の時間微分を考える。 d/dtG(θ)=dθ/dt・d/dθG(θ) =2πF・d/dθG(θ) ……(1式) (1式)が示すようにG(θ)の微分値の振幅
は、その時のG(θ)の周波数に比例したものと
なる。 G(θ)としてV/2π(1−cosθ)を考える
と、その時間微分値は(F・Vsin)となり、周
波数に比例した振幅をもつた正弦波形が得られ
る。 このとき微分を第3図のような回路で行なえ
ば、出力としてd/dtG(θ)のPWM波形が得ら
れる。つまり、第3図は本発明の原理図である。 第3図において、1は角度θに相当する量、2
は関数発生器で出力したい波形をθで積分した値
G(θ)なる関数を持つている。3はF/V指令
で直流電圧またはF/Vに比例した周波数のパル
ス、4はスイツチ、5はスイツチ4がオンしたと
きのみF/V指令を積算する積分器、6は比較器
で関数発生器2の出力と積分器5の出力とを比較
し、関数発生器2の出力の方が大きいとき“1”
なる信号を他のときは“0”となる信号を出力す
る。 7はラツチ回路で、8はクロツク回路周波数
cのパルスが入る毎に比較器の出力をラツチす
る。9はPW出力波形である。 第3図の回路の動作を、第4図a〜eの波形を
参照しながら説明しよう。 第4図aは角度θであり、第4図bは関数発生
器2の出力信号、第4図cはクロツク周波数、第
4図dは積分器出力信号、第4図eはPWM出力
波形である。 角度θが第4図aのように与えられると、関数
発生器2はその瞬時のθに対応する関数値G
(θ)〔第4図b〕を出力する。 比較器6はこの関数値G(θ)と積分器5の出
力〔第4図d〕とを比較し、関数値G(θ)が積
分器出力より大であれば、“1”なる信号を出力
する。 また、等しいか、小であるときには“0”なる
信号を出力する。 ラツチ回路7はクロツク周波数cのパルスが
与えられるごとに比較器6の値を読み込み、次に
パルスが与えられるまでの間、その値を保つ。 ラツチ回路7の出力信号はスイツチ4に与えら
れ、ラツチ回路回路出力が“1”であればスイツ
チ4をオンし、“0”であればオフする。 従つて、積分器5はラツチ回路出力が“1”の
ときのみ、F/V指令を積分する。これにより、
積分器5の積分値は、関数発生器2の出力G
(θ)に最大クロツク周波数cの1パルス分だ
け遅れて追従させられることになる。 従つて、その差、すなわちラツチ回路7出力は
元の関数G(θ)を微分したもののPWM波形と
なる。このとき、クロツク周波数毎にしか出力は
変り得ない。すなわち、最小パルス幅はクロツク
fcによつて確保される。クロツクfcを高くすると
頻繁にオンオフが行なわれるようになるから、ク
ロツクfcによつてスイツチング回数を最適になる
よう調整することができる。 また、(F/V)指令3を大きくすると、関数
発生器2の出力に比して、積分器5の積分値が大
きくなり易くなる。従つて、ラツチ回路7の出力
はオフしている期間が長くなる。つまり、(F/
V)指令によりd/dtG(θ)の振幅を調整するこ
ができる。 回路を簡単にしたければ、(F/V)指令3は
クロツクfcを用いてもよい。クロツクfcのパルス
の立上りでラツチ回路7で作動させ、立下りで積
分器5のカウントを行なう。このとき、クロツク
fcを高くすると最小パルス幅、V/F比は小さく
なり、関数値G(θ)の1周期当りのパルス数は
増加する。クロツクfcを低くすると最小パルス数
は減少する。 なお、第3図において、角度θが0になる毎に
積分器5をクリアするようにしておけば、関数発
生器2には1周期分の関数だけ書き込んでおけば
よい。勿論、積分量が1周期経過したとき、同じ
値であるようにすればこのクリア信号は不要とな
る。その代り積分を正負両方向に行なわなければ
ならない。さらに、本発明の作用を敷衍して説明
する。第3図において、関数発生器2から電気角
θの関数G(θ)が出力される。一方、比較器
6,ラツチ回路7,スイツチ4で積分器5の出
力、すなわちF/V指令3または0の時間積分値
が関数G(θ)に追従するよう積分器5の入力量
が、制御される。クロツク周波数cが非常に高
ければ積分器5の出力は関数G(θ)にほぼ等し
くなる。積分器5の出力が関数G(θ)に等しい
ということは、積分器5に関数G(θ)の時間微
分値が入力されていることを意味する。F/V指
令3と0のどちらかを積分するかはスイツチ4の
オン/オフ状態によつて決まるから、関数G
(θ)の時間微分値はスイツチのオン/オフの時
間に現われる。 いま、周波数が低く関数G(θ)の時間変化
がごく緩やかであるとする。ラツチ回路7はクロ
ツク周波数c毎にラツチされるから、スイツチ
4の最少オン時間は(1/fc)である。関数G
(θ)の時間変化が緩やかであればこの最少オン
時間で積分値は関数G(θ)の値を越えてしま
い、スイツチ4はオフする。関数G(θ)が変化
し、再び積分値より大きくなるまでスイツチ4は
オンしない。このためスイツチ4のオン時間はす
べて最少幅(=1/fc)となる。関数G(θ)の
角度による変化率(θによる微分値)の大きい角
度では繁雑にスイツチ4がオンされるが角度によ
る変化率の小さい角度ではまれにしかオンされな
い。関数G(θ)のθによる微分がスイツチ4の
オンしている時間(すなわち出力パルス)の密度
の変化に現われる。一方、すべてのパルス幅が最
少幅となる周波数範囲では、1周期間のパルス数
も同じである。したがつて、この範囲で周波数が
2倍になると、周期は1/2になるが、オンパル
スの幅、および個数は変らない。つまり電圧が2
倍になる。これを式で説明するため(1)式を用い
た。 θ=2πFtから d/dtG(θ)=dθ/dt・d/dθG(θ) =2πFd/dθG(θ) であるから、“関数G(θ)をθで微分した値と
周波数Fとの積”に比例して密度が変化するパル
ス列が第3図の回路から出力される。すなわち、
周波数が変ると自動的に電圧も変化してV/F一
定に保つようなPWM信号を得ることができる。
また、関数G(θ)として正弦波の積分を用いる
と、正弦波的にパルス密度の変化するPWM信号
となる。 パルス幅がすべて最小幅(=1/fc)であるた
めには、少なくとも同じ幅だけの間スイツチ4を
オフしても、積分値が関数G(θ)に追従できな
ければならない。周波数が高くなり、関数G
(θ)の変化が速くなると、d/dθG(θ)の大
きい角度では最小幅オンしただけでは追従できな
くなり、その2倍(=2/fc)の幅だけオンして
始めて関数G(θ)の値を越えることができるよ
うになる。d/dθG(θ)の小さい角度では最小
幅オンしただけでG(θ)の値を越えることがで
きる。このような周波数では最小幅のパルスと、
その2倍の幅のパルスが存在することになる。 さらに、周波数が高くなると、3倍,4倍,…
…の幅のパルスも生じ、角度θによつてパルス幅
の変化するいわゆるPWM波形となる。このよう
にパルス幅が変化しても、周波数があまり高くな
ければV/F一定になる。第4図b,dのように
関数G(θ)が傾斜が0(d/dθG(θ)=0)の 角度で積分器5の積分を開始し、関数G(θ)が
再び傾斜0になつた角度で積分値を一旦クリア
し、再度積分を開始するように、関数G(θ)の
周期と積分器5のクリアタイミングを合せる。関
数G(θ)の変化率が大きい角度では積分値が追
従できないため、幅広のパルスとなるが、周期の
終り付近では関数G(θ)の変化率が小さくなる
ため、追従する。これにより、パルス数は少なく
なるが、その分幅の広いパルスとなつているた
め、スイツチ4のオンしている全時間は周波数が
低く、全て最少幅のパルスの場合と同じになる。
すなわちV/F一定の信号となる。 さらに周波数が高くなると、周期の終りまでに
積分値が関数G(θ)に追従できなくなり、最後
には、スイツチ4は全オンとなる。この周波数以
上では電圧一定のPWM信号(全オン)となる。
通常、インバータに使用する場合V/F一定の
PWM信号を出力できる最高周波数が商用周波数
となるようF/V指令3を合せておけば良い。 クロツク周波数cが高くなければ完全な微分
とは言えなくなるが、微分近似の信号が出力され
るといつて良く、正弦波近似のPWM信号を得る
ことができる。第4図eはこのような場合の波形
である。 このように、第3図の構成によりPWMを行な
えば、従来の正弦波と三角波の比較によるものに
比べて、パルス幅がクロツク周波数cより狭い
ものは出ない。一定のクロツク、一定の(F/
V)指令であれば、出力周波数に比例して出力電
圧が変化するから、V/F制御に適している。ま
た、V/F比の変更が容易である等の長所を有す
る。 第5図に、本発明のV/F制御への一実施例の
ブロツク線図を示す。 第5図において、501は誘導電動機、502
は誘導電動機501へ制御回路より与えられる指
令値に応じてPWM電圧を供給する電圧形インバ
ータ、503は直流電源Edである。 504は出力周波数指令設定器、505は周波
数指令電圧を周波数6mf0(f0は出力周波数)に変
換するVF変換器、506はm進カウンタで周波
数6mf0をカウント60/m度毎の角度信号を出力す
る。 507は6進リングカウンタでm進カウンタ6
がmカウント毎に発生するキヤリー信号にて動作
する。 508A,508Bはリード・オンリ・メモリ
ーでありm進カウンタ506にて与えられる角度
θに対応して関数
【式】sinθ が書き込まれている。 509A,509Bはカウンタ、510A,5
10Bは比較器である。511A,511BはD
タイプのフリツプフロツプで第3図のラツチ回路
7に相当する。また、512A,512Bはアン
ド(論理積)回路で第3図のスイツチ4に相当す
る。また、512A,512Bはアンド(論理
積)回路で第3図のスイツチ4に相当する。 VF(電圧→周波数)変換器513から与えら
れるクロツクパルスfcはアンド回路512A,5
12BおよびDタイプフリツプフロツプ511
A,511Bに与えられている。すなわち、第3
図の回路における(F/V)指令にクロツクパル
スfcを共用した場合に相当する。 ここで関数発生器508A,508Bの
(m−1/m×60)度における出力がnであるとする と、カウンタ509A,509Bはこれに追従す
る筈であるから、60度間にカウントすることにな
る。したがつて、出力パルスのオン期間の総和は
(1/fc×n)secとなる。つまり、出力電圧はクロ
ツ ク周波数cに反比例する。 また、出力電圧は出力周波数にも比例する
から、フリツプフロツプ511Aの出力は に比例した量となり、フリツプフロツプ511B
の出力は f/fc・d/dθsinθ=f/fccosθ に比例した量となる。 第1のアンド・オア回路514A,514B,
514Cによつて、6進カウンタ507から直接
オア(論理和)回路に入る60度矩形波信号の前に
フリツプフロツプ511Aの出力が加えられ、60
度矩形波信号の後にフリツプフロツプ511Bの
出力が加えられる。 更に、アンド・オア回路515A,515B,
515Cにより、120度前、120度後にも、フリツ
プフロツプ511B,511Aの反転出力が加え
られて、360度間のオン指令がつくられる。 これらの信号は図示されないベースドライブ回
路を介して、インバータ502の正側のトランジ
スタT11,T12,T13に与えられる。 一方、515A,515B,515Cの出力は
516A,516B,516CのNOT(否定)
回路にて、オン・オフが逆に指令とされ、同じく
ベースドライブ回路を介して、インバータ502
の負側のトランジスタT12,T22,T32に与えられ
る。 第6図イ〜レは、第5図の実施例の各部波形の
タイムチヤートである。 イ〜ヘは6進リングカウンタ507の出力、ト
は関数発生器508Aの出力で
【式】の角度θが0〜60度時 の関数を繰り返し出力している。チはカウンタ5
09Aのカウント量を、リはラツチ回路511A
の出力を示している。ヌは関数発生器508Bの
出力でsinθなる関数の角度θが0〜60度までを
繰り返し出力している。ルはこれに追従させるカ
ウント量を、ヲはラツチ回路511Bの出力を示
している。ワはアンド・オア回路515Aの出力
で、イ〜ヘの60度毎の矩形波信号とリ,ヌの信号
とから360度間の信号としたもので、誘導電動機
501のU相の正側トランジスタをオンさせる信
号である。カはその否定でU相の負側トランジス
タをオンさせる信号、ヨ,タも同じくV相の正
側,負側のトランジスタをオンさせる信号であ
る。W相は図示していないがV相から120度遅れ
で同様な波形となる。 さて、このとき、直流アームの正側1/2,負側
−1/2なる電位として、各位相電位を360度間書く
と次の第1表のようになる。
【表】
【表】 このときU−V間電圧は 0〜60゜にて sin(θ+30゜)−1/2−(−1/2) =sin(θ+30゜) 60゜〜120゜にて 1/2−{−cos(θ−60゜)+1/2} =cos(θ−60゜) =sin(θ+30゜) 120゜〜180゜にて cos(θ−120゜)−1/2− {sin(θ−90゜)−1/2} =cos(θ−120゜)cosθ =sin(θ+30゜) 180゜〜240゜にて −sin(θ−150゜)+1/2−1/2 =sin(θ+30゜) 240゜〜300゜にて −1/2−{cos(θ−240゜)−1/2} =−cos(θ−240゜) =sin(θ+30゜) 300゜〜360゜にて −cos(θ−300゜)+1/2− {−sin(θ−270゜)+1/2} =−cos(θ+60゜)+cosθ =sin(θ+30゜) となり、U−V間電圧の平均値は正弦波となるよ
うにU,Vそれぞれの電圧が制御されている。な
お、V−W,W−Uの線間電圧も正弦波になつて
いる。第6図レの波形はU−V間電圧を示してい
る。しかして、第5図の回路ではリード・オン
リ・メモリー(関数発生器)508AにG(θ)
として
【式】508Bに sinθが書き込まれているから、それぞれの微分
値sin(θ+30゜),cosθに比例してパルスの密
度、あるいはパルス幅の変化するPWM信号が得
られる。第6図リ,ルは周波数がある程度高く、
パルス幅が変化する場合を示している。第6図チ
とリ,ヌとルからどちらも関数の変化率の大きい
部分ではPWM信号はオン(ハイレベル)とな
り、変化率の小さい部分ではオフ(ローレベル)
となつている。 さて、第5図において、517はクロツク周波
数c指令設定器、18は関数発生器、19は加
湿器である。これはV/F制御における低速域の
インピーダンスドロツプをを補償するための回路
である。 誘導電動機501を運転する場合、実際に周波
数と比例関係を保たせたいのは端子電圧でなく誘
起電圧である。高速域では端子電圧に対するイン
ピーダンスドロツプの比率が小さいため、殆ど
V/Fで良いが、低速域ではインピーダンスドロ
ツプの比率が大きくなるため、V/F一定では低
速になるほど磁束が弱まり、ついには停止してし
まう。このため、低速域では誘起電圧にインピー
ダンスドロツプ分を上乗せして与える必要があ
る。 第7図Aは関数発生器518の入出力関係を示
すもので、縦軸に入力(直流電圧)横軸に出力
(周波数相当電圧)を表わし、この関数は周
知のオペレーシヨナルアンプとダイオードによ
り、容易に構成可能である。 第7図Bは、第7図Aのような関数が与えられ
たときの加算器519の出力を示す。一定値がク
ロツク周波数指令設定器517によつて加算器5
19の他方入力として与えられているから、加算
器519の出力は第7図Aの出力をクロツク周波
数c指令の分だけ正側にバイアスした形にな
る。 前述したようにクロツク周波数cと、V/F
比とは反比例の関係にあるから、クロツク周波数
が半分になると電圧Vは2倍に、1/3になると
電圧Vは3倍となる。従つてクロツク周波数c
が1〜1/Kの間可変であれば、電圧VをK倍ま
で出すことができ、第7図Cのように、誘導機5
01に与える電圧Vと周波数を関係づけるこ
とができる。周波数f0が下るとともに電圧Vも低
くなる。 このように、第5図の構成によれば、クロツク
周波数cを変えるのみでV/F比を容易に変更
できるから、簡単な回路にて、誘導電動機501
を低速域まで使用することができる。 以上述べてきたように、本発明によれば、クロ
ツク周波数によつて最短のパルス幅が決まり、そ
れ以上の幅を持つたパルスのみでPWMが行なわ
れる。また、出力電圧が出力周波数に自動的に比
例して変化する。 したがつて、従来例の様に、出力電圧を周波数
に比例させるための回路が不要である。 また、V/Fはクロツク周波数に反比例するつ
まりクロツクパルス周期に比例するという関係に
あるから、個々の装置におけるV/Fをクロツク
周波数にて簡単に調整することができる。 しかも、このクロツク周波数を出力周波数指令
値に基づいて変化させることにより、さまざまな
制御を行なうことができる。さきに述べた低速域
の補償はその一例であるが、他に例えば、フアン
ポンプのように自乗負荷特性を持つ用途において
は、クロツク周波数を出力周波数に反比例して減
少させるようにすれば、V2/F一定にて制御す
ることができ、高効率にて可変速制御を行なうこ
とができる。この場合も構成は第5図と同一でよ
く、関数発生器518に持たせる関数が変わるの
みである。
【図面の簡単な説明】
第1図・第2図は従来例によるパルス幅変調手
法の説明図、第3図は本発明の原理を示すブロツ
ク図、第4図a〜eは第3図の回路の動作を説明
するための各部波形図、第5図は本発明の一実施
例のブロツク線図、第6図イ〜レは第5図の回路
の動作を表わすタイムチヤート、第7図Aは関数
発生器518の入力(直流電圧)・出力(出力周
波数相当電圧)特性図、第7図Bはクロツク
周波数c(F/V指令)の出力周波数との
関係図、第7図Cは出力周波数と出力電圧V
との関係図である。 1……角度θ指令値、2・508A・508
B・508……関数発生器、3……F/V指令、
4……スイツチ、5……積分器、6・510A・
510B……比較器、7……ラツチ回路、8……
周波数のクロツクパルス、9……PWM出
力、501……誘導電動機、502……インバー
タ、503……直流電源、504……出力周波数
指令器、505,513……VF変換器、506
……n進カウンタ、507……6進カウンタ、5
09A・509B……カウンタ、511A・51
1B……フリツプフロツプ、512A・512B
……AND(論理積)回路、514A〜514
C・515A〜515C……AND(論理積)−
OR(論理和)回路、516A〜516C……否
定論理回路、517……高速域におけるF/V指
令設定器、519……加算器。

Claims (1)

  1. 【特許請求の範囲】 1 出力電圧の電気角指令値を入力としその電気
    角指令値に応じて所望の出力電圧波形の電気角に
    よる積分値を出力する関数発生器と、スイツチが
    オンの期間だけそのスイツチの他端に与えられる
    量を積分する積分器と、前記関数発生器と前記積
    分器の出力を比較してオンオフ信号を出力する比
    較器と、前記比較器の出力を一定時間毎に読み込
    み保持するラツチ回路と、前記ラツチ回路の動作
    周期を与える発振器と、前記ラツチ回路出力によ
    つてそのオンオフが決定される前記スイツチとを
    備え、前記ラツチ回路出力に基づきインバータの
    スイツチング素子のオン・オフを決定するものに
    おいて、前記積分器に接続されたスイツチの他端
    に与えられる被積分量を可変にすることによりイ
    ンバータ出力のV/Fを可変とすることを特徴と
    する電圧形インバータ。 2 出力電圧の電気角指令値を入力としその電気
    角指令値に応じて所望の出力電圧波形の電気角に
    よる積分値を出力する関数発生器と、可変周波数
    発振器と、前記可変周波数発振器に接続されたス
    イツチと、このスイツチの他端に接続され前記ス
    イツチがオンのときのみ前記可変周波数発振器の
    出力パルスを計数するカウンタと、前記関数発生
    器の出力と前記カウンタの出力を比較してオン・
    オフ信号を出力する比較器と、前記可変周波数発
    振器によつて与えられる動作周期毎に前記比較器
    の出力を読み込み保持するラツチ回路とを備え、
    前記スイツチは前記ラツチ回路出力によつてオ
    ン・オフされると共に、前記ラツチ回路出力によ
    つてインバータのスイツチング素子のオン・オフ
    を決定することを特徴とする電圧形インバータ。 3 特許請求の範囲第2項記載のものにおいて、
    前記可変周波数発振器の発振周波数を出力周波指
    令値の関数として制御することを特徴とする電圧
    形インバータ。
JP5521880A 1980-04-25 1980-04-25 Voltage type inverter Granted JPS56150977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5521880A JPS56150977A (en) 1980-04-25 1980-04-25 Voltage type inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5521880A JPS56150977A (en) 1980-04-25 1980-04-25 Voltage type inverter

Publications (2)

Publication Number Publication Date
JPS56150977A JPS56150977A (en) 1981-11-21
JPS6120222B2 true JPS6120222B2 (ja) 1986-05-21

Family

ID=12992469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5521880A Granted JPS56150977A (en) 1980-04-25 1980-04-25 Voltage type inverter

Country Status (1)

Country Link
JP (1) JPS56150977A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125120U (ja) * 1988-02-16 1989-08-25

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165668A (ja) * 1982-03-24 1983-09-30 Toshiba Corp 電圧形インバ−タ
JPH0634587B2 (ja) * 1982-05-06 1994-05-02 株式会社東芝 電圧形インバータ装置
JPS59185164A (ja) * 1983-03-31 1984-10-20 Shimadzu Corp Pwmインバ−タ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125120U (ja) * 1988-02-16 1989-08-25

Also Published As

Publication number Publication date
JPS56150977A (en) 1981-11-21

Similar Documents

Publication Publication Date Title
US3742330A (en) Current mode d c to a c converters
US20080054841A1 (en) System and method for adjustable carrier waveform generator
KR930018824A (ko) 전력변환기의 제어장치
TWI666871B (zh) 二倍頻裝置及方法
JPS59144396A (ja) Pwmパルス発生装置
JPS6120222B2 (ja)
JPS631835B2 (ja)
JPH04236171A (ja) インバータの出力電圧波形歪み抑制法
JP3152214B2 (ja) 2逓倍回路
JPS6127991B2 (ja)
JPS6332034B2 (ja)
JPH0710176B2 (ja) パルス幅変調式コンバ−タの制御装置
JPH0412792Y2 (ja)
JPH05122933A (ja) スイツチングレギユレータの発振回路
JPS61109470A (ja) Pwm信号発生器
JPH08280169A (ja) スイッチング電源装置の制御方式
JPH0323831Y2 (ja)
JPH0732606B2 (ja) 電流形インバ−タの制御装置
JP3049667B2 (ja) 共振型インバータ
JPH02126598A (ja) 放電灯調光装置
JPS61199472A (ja) Pwmインバ−タの制御回路
JPS5855756B2 (ja) 交流電源装置
JP2004194473A (ja) 電源装置
JPS6227624B2 (ja)
JPS6147074B2 (ja)