JPS6147074B2 - - Google Patents

Info

Publication number
JPS6147074B2
JPS6147074B2 JP53152091A JP15209178A JPS6147074B2 JP S6147074 B2 JPS6147074 B2 JP S6147074B2 JP 53152091 A JP53152091 A JP 53152091A JP 15209178 A JP15209178 A JP 15209178A JP S6147074 B2 JPS6147074 B2 JP S6147074B2
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
pulse
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53152091A
Other languages
English (en)
Other versions
JPS5579682A (en
Inventor
Nobuyoshi Muto
Yasuo Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15209178A priority Critical patent/JPS5579682A/ja
Publication of JPS5579682A publication Critical patent/JPS5579682A/ja
Publication of JPS6147074B2 publication Critical patent/JPS6147074B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明は交流電動機を可変速運転するのに用い
られる可変周波数のパルス幅変調インバータに係
り、特に上記のインバータの周波数が低周波数か
ら周波数が増加するに伴つて、出力電圧の半サイ
クル中のパルス数を任意の時点で切り換え指令が
発生しても迅速に切り換えることができるパルス
幅変調インバータの制御装置に関する。
第1図はPWMインバータの主回路構成を表わ
したもので、直流電源111、パワートランジス
タ112、帰還ダイオード113構成されてい
る。例えばUPはU相のP側のパワートランジス
タ、UNはU相のN側のパワートランジスタ、DU
はU相のP側の帰還ダイオードをそれぞれ表わ
す。上記の構成のインバータのベースドライブ信
号には一般に変調波として正弦波、階段波、矩形
波パルス列、直流レベル等を使用し、搬送波とし
て三角波、鋸歯状波等を使用し、両者のレベルを
比較して得られる変調信号を使用する。上記
PWMインバータでは制御回路の構成のし易さか
ら直流レベルと三角波或いは鋸歯状波の組み合せ
が度々用いられる。
第2図は直流レベルと三角波との比較によつて
変調信号を形成する場合を示したものである。こ
のPWMインバータの制御方式では互に同期した
周波数の異なる三角波X,Y,Zと直流レベルと
の比較によつて得られる変調信号を、インバータ
の周波数が増加するにつれてc→b→a(減少す
る場合はa→b→c)と切り換えて、インバータ
の線間電圧の半サイクル中のパルス数を減少(増
加)させていく方式がとられる。
第3図は上記の方式を具体的に構成したPWM
インバータの制御回路のブロツク図であり、第4
図はパルス数切り換え回路210を更に具体化し
たものである。
従来パルス数切り換えの数だけ搬送波を用意
(図ではパルス数の切り換え数が3つであるか
ら、搬送波である三角波をX,Y,Zの3つ用
意)してこれと直流レベルeとを3台の比較器2
06,207,208で比較をして変調信号を発
生し、パルス数判定回路205、パルス数切り換
え信号発生回路209、パルス数切り換え回路2
10とで上記変調信号を周波数領域に応じて発生
させている。また以下の方法でパルス数を切り換
えている。
上記の半サイクル中のパルス数を任意の時点で
切り換えても、アーム短絡を起さないように、切
り換え時点を決めるクロツクパルスCPを形成
し、切り換え指令αを微分器116,117に通
し、その位相を把握するパルスに変換し、上記の
クロツクパルスと微分器の出力パルスβ,γとを
ナンドメモリ118,119に通し切り換え時点
を決めていた。かかる方式をとるとクロツクパル
スを形成するための回路123及び切り換え指令
の位相を把握する徴分回路116,117等が必
要なため、回路構成要素が増加し、コストが上昇
するだけでなく制御回路の信頼性が低下する。ま
た上記の切り換え用のクロツクパルスは1番低い
周波数の搬送波を基準にして形成するため(例え
ば第2図でXの零レベルとの交点)b→cへとパ
ルス数を切り換えた場合搬送波cの時間ベースで
a→bの場合よりも2倍もの遅れ時間がある。こ
のためbのパルス数で運転する周波数領域が上記
の遅れ時間だけ減少することになる。上記の傾向
はパルスの切り換え回数が増えるにつれて増大す
る。これはパルス数切り換え動作が頻ぱんに発生
する電動機を急加減する用途には不向きである。
しかも発振器の台数が増加するので高価にな
る。
本発明は上記の問題点を解決するために提案さ
れたものである。上記の目的は発振器と上記発振
器を1/2に分周する分周器の両者の出力信号を搬
送波発生回路に導入し、互に同期した周波数の異
なる搬送波を形成し、パルス数を切り換える際に
は上記分周器の出力信号に切り換え指令を同期さ
せるようにすること(例えば第2図ではa→bの
切り換えではXの零レベルとの交点、b→cの切
り換えではYの零レベルとの交点を与えるクロツ
クパルスに同期させること)によつて達成され
る。
以下本発明の実施例によつてその詳細を説明す
る。
第5図は本発明の可変周波数のPWMインバー
タの制御回路を構成するブロツク図であり、ここ
では搬送波として鋸歯状波を使用している。第5
図は上記ブロツク図の各部の動作を説明するタイ
ム・チヤートである。周波数指令(速度指令)V
がバツフア回路1を通して発振器2に与えら
れ、方形波aを発生し、リセツトパルス発生回路
3で、積分コンデンサを放電させるリセツトパル
スbを発生し、上記のリセツトパルスbをインバ
ータ4を適して得られる方形波パルス列で鋸歯
状波eを発生させる。また上記発振器2の出力周
波数を1/2に分周する分周器5で方形波パルス列
cを発生し、上記信号cをリセツトパルス発生器
6に通してリセツトパルスdを発生させ、上記信
号をインバータ4を通して得られる方形波パルス
例で鋸歯状波fを発生させる。このように1つ
の発振器とその発振器の出力を分周する分周器と
で形成される搬送波である鋸歯状波eとfとは常
に同期がとれている。極性変換回路7、パルス数
判定回路8、パルス数切り換え信号発生回路9、
論理回路10,11で構成される部分で搬送波で
ある鋸歯状波の周波数を変えて、半サイクル中の
パルス数の切り換えを行う。上記の7及びバイア
ス回路13、リミツタ付き極性変換器14で構成
される部分が出力電圧の大きさを決める直流レベ
ルgの大きさを与える回路である。上記の方形波
パルス列,を鋸歯状波発生回路を通して発生
した鋸歯状波e及びfと上記直流レベルgとを比
較器16を通すことによつて変調信号に及びiを
形成し、上記h,iとリングカウンタ15の出力
信号Q0〜Q5との論理をとる変調信号発生回路に
より各相の変調信号EU8(EU4),EV8(EV4),
W8(EW4)を形成する。例えばEU8(EU4)は
論理積と和の組み合せ(Q0+Q0・h+Q4+Q3×
)によつて形成される。ベース論理回路21で
は上記各相の変調信号EU8(EU4),EV8(EV
),EW8(EW4)を各相のP側及びN側のパワ
ートランジスタのベースに印加する信号に変換し
ている。上記の信号をベース駆動回路22で増巾
してパワートランジスタのベースに印加する。ラ
ツチ回路18、フリツプ・フロツプ回路19で構
成される部分はインバータの運転停止回路であ
り、上記の回路18、ソフトスタート回路20、
上記の回路14で構成される部分が起動時の突入
電流を防止する起動回路である。
以上が可変周波数のPWMインバータの制御回
路の構成であるが、以上の構成のうちパルス数切
り換え回路について更に具体化して説明をする。
第7図は更にパルス数切り換え回路を具体化し
た回路であり、第8図はパルス数切り換え時にお
ける各部の動作を説明するタイムチヤートを表わ
したものである。速度指令Vは極性変換回路7
を経てパルス数判定回路8に導入される。8では
パルス数切り換え設定値V1 *と上記指令信号V
と比較される。切り換え指令信号P4はJ−Kフ
リツプ・フロツプ108のJ端子に、P8(=
)はK端子に導入され、上記フリツプ・フロツ
プ108のクロツクパルスは1/2分周器の出力信
号cから導入される。このため第8図の図中の点
線で示したパルス数切り換え信号の変化点P8→P4
(P4→P8)は上記切り換え指令が入つてからクロツ
クパルスの立上り時点まで引き延ばされP8′→
P4′(P4′−P8′)に切り換え指令が変更される。上
記指令P8′と信号との論理積P8′・及び上記指
令P4′と信号との論理積P4′・が鋸歯状波発生
回路に導入される。このため搬送波である鋸歯状
波は指令信号P8′・P4′によつて切り換えられる。
方形波パルス列,のレベルVinと鋸歯状波の
出力レベルVout及び周波数との間には次のよ
うな関係がある。
=k・Vin/Vout(k:定数) 鋸歯状波の出力レベルVoutが一定であるとす
れば鋸歯状波の周波数は方形波パルス列,
のレベルVinと比例する。したがつて→1/2
にするにはVin→1/2Vinとすれば良い。このため
論理回路11では上記論理積P4′・の方形波パ
ルス列のレベルを分割抵抗で上記の論理積P8′・
の方形波パルス列のレベルを1/2にレベル変換
している。上記のような構成にすることによつ
て、パルス数の切り換え数が増加して搬送波即ち
鋸歯状波の種類が増えても、鋸歯状波発生回路は
共有できる。上記方形波パルスP8′・とP4′・
とは常に同期がとれているため、パルス数切り換
え指令P8,P4によつて鋸歯状波を切り換えても鋸
歯状波発生回路から出力される鋸歯状波(e′+
f′)には位相づれが生じない。このため上記
(e′+f′)との比較によつて得られる変調信号h′と
i′とには位相づれが起らないため、アーム短絡は
生ずることはない。
また第7図にはパルス数を切り換える割合が増
加した場合付加される要素を点線で示す。切り換
え動作を行う構成要素で増加するのはパルス数判
定回路8における比較器及びパルス数切り換え信
号発生回路におけるフリツプ・フロツプである。
一般に4m2mm(n:正の整数)の3
つの異なる周波数を持つ搬送波を切り換えて半サ
イクル中のパルス数切り換えを行う場合、上記の
フリツプ・フロツプのクロツクパルスとしては
4m2mの切り換えでは2mの周波数を持
つクロツクパルスを、2mmの切り換えで
はmの周波数を持つクロツクパルスを使用す
る。このようにパルス数を切り換えする2領域間
で一番低い搬送波を発生させる方形波パルス列を
切り換え指令と同期して使用することにより切り
換え指令の遅れを小さくすることができるので、
同一パルス数で運転される周波数領域が広がり制
御範囲が拡大されると同時に電動機の駆動特性が
向上する。また鋸歯状波発生回路の入力信号であ
る方形波列のレベルは4m2mmの切り
換え回路では1:2:4の割合に変換するだけで
3種類の周波数を鋸歯状波を1つの鋸歯状波発生
回路でパルス数切り換え指令に従つて発生させる
ことができる。
以上の発明によれば1台の発振器と切り換えの
数だけ分周器を用い、分周器の出力方形波パルス
列を搬送波発生用のパルスとして使用すると同時
にパルス数切り換え時点を決めるJ−Kフリツ
プ・フリツプのクロツクパルスとして使用するこ
とにより、パルス数切り換え指令を上記クロツク
パルスと同期させることができ、切り換え動作を
迅速にすることができしかもアーム短絡が防止で
きる。また切り換え指令とによつて同一の鋸歯状
波発生回路で異なる周波数を持つ搬送波を発生す
ることができるので回路構成が簡略化されるので
部品点数が減少して価格が減少すると同時に回路
の信頼性が向上する。
【図面の簡単な説明】
第1図はパルス幅変調インバータ主回路構成
図、第2図は3種の周波数を持つ三角波と直レベ
ルとの比較によつて得られる変調信号、第3図は
従来の可変周波数のPWMインバータの構成図、
第4図は従来のパルス数切り換え回路の構成図、
第5図は本発明のパルス幅変調インバータの制御
回路の構成図、第6図は第5図の制御回路の動作
を説明するタイムチヤート、第7図はパルス数切
り換え回路の構成図、第8図は第7図のパルス数
切り換え回路の動作を説明するタイムチヤートを
それぞれ表わす。 111……直流電流、112……トランジス
タ、113……帰還用ダイオード、1……バツフ
ア回路、2……発振器、3,6,102……リセ
ツトパルス発生回路、4,115……インバー
タ、5,101……1/2分周器、7……極性変換
回路、8,121,205……パルス数判定回
路、9,122,209……パルス数切り換え信
号発生回路、10,11……論理回路、12……
鋸歯状波発生回路、13……バイアス回路、14
……リミツタ付き極性変換回路、15……6進リ
ングカウンタ、16……比較器、17……変調波
信号発生回路、18……ラツチ回路、19……フ
リツプ・フロツプ回路、20……ソフト・スター
ト回路、21……ベース論理回路、22……ベー
ス駆動回路、103……ナンバ、104……抵
抗、106……トランジスタ、107……オペア
ンプ、108……J−Kフリツプ・フロツプ、1
14……オペ・アンプ、116,117……微分
器、118,119……ナント・メモリ、123
……クロツク・パルス発生回路、201……バイ
アス設定回路、202……X三角波発振器、20
3……Y三角波発振器、204……Z三角波発振
器、206……X比較器、207……Y比較器、
208……Z比較器、210……パルス数切り換
え回路、211……6進カウンタ、212……デ
コーダ、213……ゲート論理回路、214……
ゲートアンプ回路。

Claims (1)

  1. 【特許請求の範囲】 1 搬送波の鋸歯状波と変調波の直流レベルとを
    比較して得られる信号をベース(ゲート)信号と
    し、出力電圧の半サイクル中のパルス数を出力周
    波数の増減に応じて切り換えていく制御方式をと
    る可変周波数のパルス幅変調インバータにおい
    て、インバータの周波数指令に比例した発振周波
    数の信号を発生する発振器と、該発振器の発振周
    波数をパルス数切換の切換数に対応した1/nの
    分周を基本単位とした複数の分周器からなる分周
    回路と、周波数指令に基づきパルス数切り換え時
    を判定するパルス数判定回路と、該パルス数判定
    回路の信号からパルス数切換指令を前記分周期の
    基本単位の出力信号に同期させて発生させるパル
    ス数切換信号発生回路とを備え、前記複数の分周
    器の出力論理信号の内前記パルス数切換信号によ
    り選択される論理信号に基づいて搬送波の鋸歯状
    波を発生させるようにしたことを特徴とするパル
    ス幅変調インバータの制御装置。 2 特許請求の範囲第2項において、搬送波の鋸
    歯状波は前記パルス数切換信号により選択した前
    記論理信号のレベルを前記論理信号の持つ分周比
    で除した信号で発生させるようにしたパルス幅変
    調インバータの制御装置。
JP15209178A 1978-12-11 1978-12-11 Controller for pulse width modulation inverter Granted JPS5579682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15209178A JPS5579682A (en) 1978-12-11 1978-12-11 Controller for pulse width modulation inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15209178A JPS5579682A (en) 1978-12-11 1978-12-11 Controller for pulse width modulation inverter

Publications (2)

Publication Number Publication Date
JPS5579682A JPS5579682A (en) 1980-06-16
JPS6147074B2 true JPS6147074B2 (ja) 1986-10-17

Family

ID=15532842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15209178A Granted JPS5579682A (en) 1978-12-11 1978-12-11 Controller for pulse width modulation inverter

Country Status (1)

Country Link
JP (1) JPS5579682A (ja)

Also Published As

Publication number Publication date
JPS5579682A (en) 1980-06-16

Similar Documents

Publication Publication Date Title
US4510461A (en) Phase lock loop having switchable filters and oscillators
JPH04223614A (ja) パルス幅変調器
US4368439A (en) Frequency shift keying system
JPS6331476A (ja) Pwmインバ−タの制御方法および装置
WO1990007225A1 (en) Control for producing a low magnitude voltage at the output of a pwm inverter
US4017801A (en) Low frequency triangular waveform generator
US4179727A (en) Control device for a pulse-width modulated inverter
JPS6147074B2 (ja)
US4343219A (en) Delay line oscillator
JPS6126316B2 (ja)
JP2636835B2 (ja) 周波数制御回路
JPS5917635B2 (ja) Pwmインバ−タ装置
US4242618A (en) Speed controller for rotary machine
KR950002296B1 (ko) 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치
JPS6074972A (ja) 同期式pwmインバ−タの基準信号作成回路
JP3584757B2 (ja) 波形整形装置
JPH0732606B2 (ja) 電流形インバ−タの制御装置
SU767937A1 (ru) Устройство дл управлени транзисторным инвертором
US4400668A (en) Period proportional two-phase voltage controlled oscillator
JPH01103169A (ja) Pwmインバータ装置の制御回路
KR920001482A (ko) 위상 동기 회로
KR930015358A (ko) Pll회로
JPH0559672B2 (ja)
JPH04117022A (ja) 周期パルス発生回路
JPH0564550B2 (ja)