JP3049667B2 - 共振型インバータ - Google Patents
共振型インバータInfo
- Publication number
- JP3049667B2 JP3049667B2 JP3172236A JP17223691A JP3049667B2 JP 3049667 B2 JP3049667 B2 JP 3049667B2 JP 3172236 A JP3172236 A JP 3172236A JP 17223691 A JP17223691 A JP 17223691A JP 3049667 B2 JP3049667 B2 JP 3049667B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- pulse width
- voltage
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、共振電圧発生回路出力
の高周波共振電圧を変調して、低周波の交流電圧を得る
共振型インバータに関するものである。
の高周波共振電圧を変調して、低周波の交流電圧を得る
共振型インバータに関するものである。
【０００２】
【従来の技術】近年、交流電源装置を、低雑音化・高効
率化・小型化する目的で、共振電圧発生回路出力の高周
波共振電圧を周波数変換して低周波の交流電圧を得る共
振型インバータが研究されている。
率化・小型化する目的で、共振電圧発生回路出力の高周
波共振電圧を周波数変換して低周波の交流電圧を得る共
振型インバータが研究されている。
【０００３】従来の共振型インバータのブロック図を図
６に示す。この共振型インバータＡは共振電圧発生回路
１、極性切替回路２、制御回路３，低域通過フィルタ４
から構成され、さらに制御回路３は基準発振器５、パル
ス幅変調信号発生回路６、同期パルス幅変調信号発生回
路７、スイッチ決定論理回路８、正・負信号発生回路
９、駆動回路１０，１１から構成されている。また、パ
ルス幅変調信号発生回路６は例えば、正弦波発生器１
２、三角波発生器１３、比較器１４から構成される。
６に示す。この共振型インバータＡは共振電圧発生回路
１、極性切替回路２、制御回路３，低域通過フィルタ４
から構成され、さらに制御回路３は基準発振器５、パル
ス幅変調信号発生回路６、同期パルス幅変調信号発生回
路７、スイッチ決定論理回路８、正・負信号発生回路
９、駆動回路１０，１１から構成されている。また、パ
ルス幅変調信号発生回路６は例えば、正弦波発生器１
２、三角波発生器１３、比較器１４から構成される。
【０００４】この回路の動作波形を図７に示す。基準発
振器５に同期した高周波共振出力電圧ｅ１［図７
（ａ）］が共振電圧発生回路１により発生し、極性切替
回路２に入力される。一方、パルス幅変調信号発生回路
６では基準発振器５に同期した正弦波発生器１２から出
力される基準正弦波Ｖ１とキャリア三角波発生器１３の
出力信号Ｖ２［図７（ｂ）］が比較器１４で比較され、
正弦波Ｖ１の振幅に比例したパルス幅を持つパルス幅変
調信号Ｖ３［図７（ｃ）］が発生し、このパルス幅変調
信号Ｖ３は同期パルス幅変調信号発生回路７により、共
振電圧発生回路１の出力電圧ｅ１に同期した同期パルス
幅変調信号Ｖｃ［図７（ｄ）］に変換される。
振器５に同期した高周波共振出力電圧ｅ１［図７
（ａ）］が共振電圧発生回路１により発生し、極性切替
回路２に入力される。一方、パルス幅変調信号発生回路
６では基準発振器５に同期した正弦波発生器１２から出
力される基準正弦波Ｖ１とキャリア三角波発生器１３の
出力信号Ｖ２［図７（ｂ）］が比較器１４で比較され、
正弦波Ｖ１の振幅に比例したパルス幅を持つパルス幅変
調信号Ｖ３［図７（ｃ）］が発生し、このパルス幅変調
信号Ｖ３は同期パルス幅変調信号発生回路７により、共
振電圧発生回路１の出力電圧ｅ１に同期した同期パルス
幅変調信号Ｖｃ［図７（ｄ）］に変換される。
【０００５】この同期パルス幅変調信号Ｖｃは、共振電
圧発生回路１の出力電圧ｅ１の一発生周期Ｔの最初の時
点（１Ｔ，２Ｔ，３Ｔ，…）での出力電圧ｅ１の信号
を、その終了まで保持している。すなわち、一発生周期
Ｔの途中で信号が変化することはない。同期パルス幅変
調信号Ｖｃは、スイッチ決定論理回路８に入力され、同
期パルス幅変調信号Ｖｃが“Ｌ”であれば、高周波共振
出力電圧ｅ１を通過させず、出力側の電流を極性切替回
路２のスイッチを通じて還流させるモードＡとして、極
性切替回路２の制御スイッチを駆動回路１１を介して動
作させる。
圧発生回路１の出力電圧ｅ１の一発生周期Ｔの最初の時
点（１Ｔ，２Ｔ，３Ｔ，…）での出力電圧ｅ１の信号
を、その終了まで保持している。すなわち、一発生周期
Ｔの途中で信号が変化することはない。同期パルス幅変
調信号Ｖｃは、スイッチ決定論理回路８に入力され、同
期パルス幅変調信号Ｖｃが“Ｌ”であれば、高周波共振
出力電圧ｅ１を通過させず、出力側の電流を極性切替回
路２のスイッチを通じて還流させるモードＡとして、極
性切替回路２の制御スイッチを駆動回路１１を介して動
作させる。
【０００６】また、同期パルス幅変調信号Ｖｃが“Ｈ”
で、正・負信号発生回路９からの正・負方向信号Ｖ４
［図７（ｅ）］が“Ｈ”、すなわち、正方向であれば、
高周波共振出力電圧ｅ１の極性の切り替えを行わずに極
性切換回路２を通過させ、正方向の極性を有する共振出
力電圧ｅ２を出力させるモードＢとして、極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
で、正・負信号発生回路９からの正・負方向信号Ｖ４
［図７（ｅ）］が“Ｈ”、すなわち、正方向であれば、
高周波共振出力電圧ｅ１の極性の切り替えを行わずに極
性切換回路２を通過させ、正方向の極性を有する共振出
力電圧ｅ２を出力させるモードＢとして、極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
【０００７】さらに、同期パルス幅変調信号Ｖｃが
“Ｈ”で、正・負方向信号Ｖ４が“Ｌ”であれば、高周
波共振出力電圧ｅ１の極性を変化させ、負方向の極性を
有する共振電圧を出力するモードＣとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
これらの動作モードＡ〜Ｃを同期パルス幅変調信号Ｖｃ
と正・負方向信号Ｖ４に従って繰り返すことにより、極
性切替回路２の出力波形はｅ２［図７（ｆ）］となり、
この電圧ｅ２は低域通過フィルタ４を通過することによ
って、低周波の交流電圧ｅ３［図７（ｇ）］となる。
“Ｈ”で、正・負方向信号Ｖ４が“Ｌ”であれば、高周
波共振出力電圧ｅ１の極性を変化させ、負方向の極性を
有する共振電圧を出力するモードＣとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
これらの動作モードＡ〜Ｃを同期パルス幅変調信号Ｖｃ
と正・負方向信号Ｖ４に従って繰り返すことにより、極
性切替回路２の出力波形はｅ２［図７（ｆ）］となり、
この電圧ｅ２は低域通過フィルタ４を通過することによ
って、低周波の交流電圧ｅ３［図７（ｇ）］となる。
【０００８】この従来の共振型インバータＡは、同期パ
ルス幅変調信号Ｖｃに従ってモードの切り替えを行って
いるため、共振電圧発生回路１の出力の途中でモードが
切り替わらないので、極性切替回路２においても、ゼロ
電圧状態でのスイッチングが可能となり、スイッチング
損失及びスイッチングサージを低減することが可能とな
る。従って、この従来の共振型インバータＡは、高効率
であり、また、ノイズの発生が少ないという利点を有す
る。
ルス幅変調信号Ｖｃに従ってモードの切り替えを行って
いるため、共振電圧発生回路１の出力の途中でモードが
切り替わらないので、極性切替回路２においても、ゼロ
電圧状態でのスイッチングが可能となり、スイッチング
損失及びスイッチングサージを低減することが可能とな
る。従って、この従来の共振型インバータＡは、高効率
であり、また、ノイズの発生が少ないという利点を有す
る。
【０００９】
【発明が解決しようとする課題】しかし、その反面、こ
の共振型インバータＡによれば、パルス幅変調信号Ｖ３
と同期パルス幅変調信号Ｖｃとの間に図７（ｄ）で示す
ような誤差が生じ、同期パルス幅信号Ｖｃのパルス幅
と、基準正弦波Ｖ１の振幅との間に比例関係が成り立た
なくなるため、出力電圧波形ｅ３に歪が生じ、低次高調
波成分の増加につながる。これを解決するためには、共
振電圧発生回路１の周波数を充分に高くするか、キャリ
ア三角波出力信号Ｖ２の周波数を共振電圧発生回路１の
出力電圧ｅ１より充分低くするか、という２つの方法が
考えられるが、前者の方法では、共振電圧発生回路１の
共振周波数の上昇に伴い共振電圧発生回路１内の共振用
リアクタのインダクタンス及び共振用コンデンサの容量
が小さくなるため、配線等のインダクタンス成分及びキ
ャパシタンス成分の影響を受け易くなり、共振電圧発生
回路１の設計条件が厳しくなる。
の共振型インバータＡによれば、パルス幅変調信号Ｖ３
と同期パルス幅変調信号Ｖｃとの間に図７（ｄ）で示す
ような誤差が生じ、同期パルス幅信号Ｖｃのパルス幅
と、基準正弦波Ｖ１の振幅との間に比例関係が成り立た
なくなるため、出力電圧波形ｅ３に歪が生じ、低次高調
波成分の増加につながる。これを解決するためには、共
振電圧発生回路１の周波数を充分に高くするか、キャリ
ア三角波出力信号Ｖ２の周波数を共振電圧発生回路１の
出力電圧ｅ１より充分低くするか、という２つの方法が
考えられるが、前者の方法では、共振電圧発生回路１の
共振周波数の上昇に伴い共振電圧発生回路１内の共振用
リアクタのインダクタンス及び共振用コンデンサの容量
が小さくなるため、配線等のインダクタンス成分及びキ
ャパシタンス成分の影響を受け易くなり、共振電圧発生
回路１の設計条件が厳しくなる。
【００１０】また、後者の方法では、パルス幅変調によ
る出力高調波の抑制効果が小さくなり、低域通過フィル
タ４の大型化や出力インピーダンスの増加による電気的
特性の悪化という問題が生じる。ここにおいて、本発明
は、上記従来の共振型インバータの欠点に鑑みて、交流
電圧の低次高調波成分を抑制し、低域通過フィルタの高
周波化が図れる共振型インバータを提供せんとするもの
である。
る出力高調波の抑制効果が小さくなり、低域通過フィル
タ４の大型化や出力インピーダンスの増加による電気的
特性の悪化という問題が生じる。ここにおいて、本発明
は、上記従来の共振型インバータの欠点に鑑みて、交流
電圧の低次高調波成分を抑制し、低域通過フィルタの高
周波化が図れる共振型インバータを提供せんとするもの
である。
【００１１】
【課題を解決するための手段】前記課題の解決は、本発
明の次に列挙する新規な特徴的構成手段を採用すること
により達成される。すなわち、本発明の第１の特徴は、
高周波共振出力電圧を発生する共振電圧発生回路と、当
該共振電圧発生回路の高周波共振出力電圧の極性を切り
替える極性切替回路と、前記高周波共振出力電圧に同期
し所望の周波数の交流電圧の振幅に対応するパルス幅変
調信号により前記極性の切り替えを制御する制御回路
と、前記極性切替回路の出力のうち前記所望の周波数の
交流電圧を通過させて出力電圧を発生させる低域通過フ
ィルタとを有する共振型インバータにおいて、前記制御
回路内に基準発振器を共通する変調周期可変パルス幅信
号発生回路と正・負信号発生回路とを備えて、前記制御
回路を前記パルス幅変調信号の変調周期を前記所望の周
波数の交流電圧の振幅に対応して変化自在に回路構成し
てなる共振型インバータである。
明の次に列挙する新規な特徴的構成手段を採用すること
により達成される。すなわち、本発明の第１の特徴は、
高周波共振出力電圧を発生する共振電圧発生回路と、当
該共振電圧発生回路の高周波共振出力電圧の極性を切り
替える極性切替回路と、前記高周波共振出力電圧に同期
し所望の周波数の交流電圧の振幅に対応するパルス幅変
調信号により前記極性の切り替えを制御する制御回路
と、前記極性切替回路の出力のうち前記所望の周波数の
交流電圧を通過させて出力電圧を発生させる低域通過フ
ィルタとを有する共振型インバータにおいて、前記制御
回路内に基準発振器を共通する変調周期可変パルス幅信
号発生回路と正・負信号発生回路とを備えて、前記制御
回路を前記パルス幅変調信号の変調周期を前記所望の周
波数の交流電圧の振幅に対応して変化自在に回路構成し
てなる共振型インバータである。
【００１２】本発明の第２の特徴は、前記第１の特徴に
おける制御回路において、変調周期可変パルス幅信号発
生回路が、共振電圧発生回路の高周波共振出力電圧と同
期し、かつ、前記制御回路が当該所望周波数の交流電圧
の振幅に比例したパルス幅になるような変調周期可変パ
ルス幅信号を出力することにより極性切替回路を制御せ
しめ、前記出力電圧の低次高調波成分を抑制自在に回路
構成してなる共振型インバータである。
おける制御回路において、変調周期可変パルス幅信号発
生回路が、共振電圧発生回路の高周波共振出力電圧と同
期し、かつ、前記制御回路が当該所望周波数の交流電圧
の振幅に比例したパルス幅になるような変調周期可変パ
ルス幅信号を出力することにより極性切替回路を制御せ
しめ、前記出力電圧の低次高調波成分を抑制自在に回路
構成してなる共振型インバータである。
【００１３】
【作用】本発明は、前記のような手段を講じるので、パ
ルス幅変調信号の変調周期を、基準正弦波の振幅に応じ
て変化させ、共振電圧発生回路の出力電圧に同期し、か
つ、基準正弦波の振幅に比例したパルス幅となるような
変調周期可変パルス幅信号とするので、交流電圧の低次
高調波成分を抑制する。
ルス幅変調信号の変調周期を、基準正弦波の振幅に応じ
て変化させ、共振電圧発生回路の出力電圧に同期し、か
つ、基準正弦波の振幅に比例したパルス幅となるような
変調周期可変パルス幅信号とするので、交流電圧の低次
高調波成分を抑制する。
【００１４】
【実施例】本発明の実施例を図について説明する。図１
は本実施例の共振型インバータ回路のブロック構成図、
図２は図１の本実施例における動作波形、図３は図１中
の変調周期可変パルス幅信号演算回路における演算のフ
ローチャート、図４は本実施例の極性切替回路の出力電
圧の高調波成分の分析グラフ、図５は図６の従来例の共
振型インバータＡの極性切替回路の高調波成分の分析グ
ラフである。図中、Ｂは本実施例の共振型インバータ、
１５は変調周期可変パルス幅信号発生回路、１６は正弦
波発生器、１７は変調周期可変パルス幅信号演算回路で
ある。なお、図中、図６の従来例と同一の要素には、同
一の符号を付した。
は本実施例の共振型インバータ回路のブロック構成図、
図２は図１の本実施例における動作波形、図３は図１中
の変調周期可変パルス幅信号演算回路における演算のフ
ローチャート、図４は本実施例の極性切替回路の出力電
圧の高調波成分の分析グラフ、図５は図６の従来例の共
振型インバータＡの極性切替回路の高調波成分の分析グ
ラフである。図中、Ｂは本実施例の共振型インバータ、
１５は変調周期可変パルス幅信号発生回路、１６は正弦
波発生器、１７は変調周期可変パルス幅信号演算回路で
ある。なお、図中、図６の従来例と同一の要素には、同
一の符号を付した。
【００１５】本実施例の共振型インバータＢの仕様は、
このような具体的実施態様を呈し次にその動作を説明す
る。基準発振器５に同期した高周波共振出力電圧ｅ１が
共振電圧発生回路１により発生し、極性切替回路２に入
力される。一方、変調周期可変パルス幅信号発生回路１
５では、基準発振器５の出力信号ＣＰと基準発振器５に
同期した正弦波発生器６の基準正弦波Ｖ１出力信号とが
変調周期可変パルス幅信号演算回路１７に入力され、変
調周期可変パルス幅信号演算回路１７は図３に示すスタ
ート（ＳＴＡＲＴ）からエンド（ＥＮＤ）に至るステッ
プＩ〜VII を経るフローチャートに従って、パルス幅変
調周期及びその期間内でのパルス幅を決定する。
このような具体的実施態様を呈し次にその動作を説明す
る。基準発振器５に同期した高周波共振出力電圧ｅ１が
共振電圧発生回路１により発生し、極性切替回路２に入
力される。一方、変調周期可変パルス幅信号発生回路１
５では、基準発振器５の出力信号ＣＰと基準発振器５に
同期した正弦波発生器６の基準正弦波Ｖ１出力信号とが
変調周期可変パルス幅信号演算回路１７に入力され、変
調周期可変パルス幅信号演算回路１７は図３に示すスタ
ート（ＳＴＡＲＴ）からエンド（ＥＮＤ）に至るステッ
プＩ〜VII を経るフローチャートに従って、パルス幅変
調周期及びその期間内でのパルス幅を決定する。
【００１６】具体的には、初期手順としてパルス幅変調
周期内の共振電圧の個数ｎ＝１、これと対応するパルス
幅に正方向又は負方向に出力される共振電圧の個数ｋ＝
０から設定を始め（ステップＩ参照）、次いで、期間ｉ
の変調周期及びパルス幅を決定するには、パルス幅変調
周期によって変化する基準正弦波Ｖ１の期間ｉ内の平均
値ｂｉ（ステップII参照）と基準正弦波Ｖ１の最大振幅
ａとの比ｂｉ／ａと、個数ｎと個数ｋとの比ｋ／ｎとの
比較を行い、その差｜ｂｉ／ａ−ｋ／ｎ｜が微少な許容
値Ｄ（ステップIII 参照）以下となるｎとｋの値を求め
る（ステップIV〜VI参照）ことにより、共振電圧発生回
路１の出力電圧ｅ１に同期し、かつ、基準正弦波Ｖ１の
振幅に比例したパルス幅となるパルス幅変調周期ｎｉＴ
とパルス幅ｋｉＴの組合せが与えられ、各期間について
繰り返し演算する（ステップII，III 参照）ことによっ
て、図２（ｃ）に示すような変調周期可変パルス幅信号
Ｖｇを獲得する（ステップVII 参照）。
周期内の共振電圧の個数ｎ＝１、これと対応するパルス
幅に正方向又は負方向に出力される共振電圧の個数ｋ＝
０から設定を始め（ステップＩ参照）、次いで、期間ｉ
の変調周期及びパルス幅を決定するには、パルス幅変調
周期によって変化する基準正弦波Ｖ１の期間ｉ内の平均
値ｂｉ（ステップII参照）と基準正弦波Ｖ１の最大振幅
ａとの比ｂｉ／ａと、個数ｎと個数ｋとの比ｋ／ｎとの
比較を行い、その差｜ｂｉ／ａ−ｋ／ｎ｜が微少な許容
値Ｄ（ステップIII 参照）以下となるｎとｋの値を求め
る（ステップIV〜VI参照）ことにより、共振電圧発生回
路１の出力電圧ｅ１に同期し、かつ、基準正弦波Ｖ１の
振幅に比例したパルス幅となるパルス幅変調周期ｎｉＴ
とパルス幅ｋｉＴの組合せが与えられ、各期間について
繰り返し演算する（ステップII，III 参照）ことによっ
て、図２（ｃ）に示すような変調周期可変パルス幅信号
Ｖｇを獲得する（ステップVII 参照）。
【００１７】獲得された変調周期可変パルス幅信号Ｖｇ
は、スイッチ決定論理回路８に入力され、変調可変パル
ス幅信号Ｖｇが“Ｌ”であれば、高周波共振出力電圧ｅ
１を通過させず、出力側の電流を極性切替回路２のスイ
ッチを通じて還流させるモードＡとして極性切替回路２
の制御スイッチを駆動回路１１を介して動作させる。ま
た、変調周期可変パルス幅信号Ｖｇが“Ｈ”で正・負方
向信号Ｖ４［図２（ｄ）］が“Ｈ”、すなわち、正方向
であれば、高周波共振出力電圧ｅ１の極性の切り替えを
行わずに極性変換回路２を通過させ、正方向の極性を有
する共振電圧を出力させるモードＢとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
は、スイッチ決定論理回路８に入力され、変調可変パル
ス幅信号Ｖｇが“Ｌ”であれば、高周波共振出力電圧ｅ
１を通過させず、出力側の電流を極性切替回路２のスイ
ッチを通じて還流させるモードＡとして極性切替回路２
の制御スイッチを駆動回路１１を介して動作させる。ま
た、変調周期可変パルス幅信号Ｖｇが“Ｈ”で正・負方
向信号Ｖ４［図２（ｄ）］が“Ｈ”、すなわち、正方向
であれば、高周波共振出力電圧ｅ１の極性の切り替えを
行わずに極性変換回路２を通過させ、正方向の極性を有
する共振電圧を出力させるモードＢとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
【００１８】また、変調周期可変パルス幅信号Ｖｇが
“Ｈ”で、正・負方向信号Ｖ４が“Ｌ”であれば、高周
波共振出力電圧ｅ１の極性を変化させ、負方向の極性を
有する共振電圧を出力するモードＣとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
これらのＡ〜Ｃの動作モードを変調周期可変パルス幅信
号Ｖｇと正・負方向信号Ｖ４に従って繰り返すことによ
り、極性切替回路２の出力電圧ｅ２波形は［図２
（ｅ）］となり、この出力電圧ｅ２を低域通過フィルタ
４を通すことによって、正弦波交流電圧ｅ３［図２
（ｆ）］を獲得する。なお、変調周期可変パルス幅信号
演算回路１７には、高速なマイクロプロセッサを使用
し、瞬時に波形を演算する方法を用いる。
“Ｈ”で、正・負方向信号Ｖ４が“Ｌ”であれば、高周
波共振出力電圧ｅ１の極性を変化させ、負方向の極性を
有する共振電圧を出力するモードＣとして極性切替回路
２の制御スイッチを駆動回路１１を介して動作させる。
これらのＡ〜Ｃの動作モードを変調周期可変パルス幅信
号Ｖｇと正・負方向信号Ｖ４に従って繰り返すことによ
り、極性切替回路２の出力電圧ｅ２波形は［図２
（ｅ）］となり、この出力電圧ｅ２を低域通過フィルタ
４を通すことによって、正弦波交流電圧ｅ３［図２
（ｆ）］を獲得する。なお、変調周期可変パルス幅信号
演算回路１７には、高速なマイクロプロセッサを使用
し、瞬時に波形を演算する方法を用いる。
【００１９】（比較例）本実施例及び従来例の共振型イ
ンバータＢ，Ａを使用した際の、極性切替回路２の出力
電圧ｅ２の高調波成分を分析したグラフを図４及び図５
に示す。図４は本実施例の共振型インバータＢを使用し
た際の極性切替回路２の出力電圧［図２（ｅ）］の高調
波成分を分析したグラフで、測定条件は、入力電圧１０
０Ｖ，高周波共振出力電圧ｅ１の発生周期１００ｋＨ
ｚ，図３における許容値Ｄ＝０．００５である。
ンバータＢ，Ａを使用した際の、極性切替回路２の出力
電圧ｅ２の高調波成分を分析したグラフを図４及び図５
に示す。図４は本実施例の共振型インバータＢを使用し
た際の極性切替回路２の出力電圧［図２（ｅ）］の高調
波成分を分析したグラフで、測定条件は、入力電圧１０
０Ｖ，高周波共振出力電圧ｅ１の発生周期１００ｋＨ
ｚ，図３における許容値Ｄ＝０．００５である。
【００２０】図５は、従来例の共振型インバータＡを使
用した際の、極性切替回路２の出力電圧ｅ２［図７
（ｆ）］の高調波成分を分析したグラフで、測定条件
は、入力電圧１００Ｖ，高周波共振出力電圧ｅ１の発生
周期１００ｋＨｚ，キャリア三角波Ｖ２の周波数は１０
ｋＨｚである。この条件は、従来技術を用いた共振型イ
ンバータＡでは、低次の高調波成分が最も少ない例であ
る。
用した際の、極性切替回路２の出力電圧ｅ２［図７
（ｆ）］の高調波成分を分析したグラフで、測定条件
は、入力電圧１００Ｖ，高周波共振出力電圧ｅ１の発生
周期１００ｋＨｚ，キャリア三角波Ｖ２の周波数は１０
ｋＨｚである。この条件は、従来技術を用いた共振型イ
ンバータＡでは、低次の高調波成分が最も少ない例であ
る。
【００２１】図４及び図５を比較すると、本実施例にお
ける共振型インバータＢの低次の高調波は、従来技術を
用いた共振型インバータＡより小さく、特に３次から７
次の成分は、１／２から１／５程度に抑制されることが
わかる。なお、本実施例では、図３に示す許容値Ｄによ
って、低次高調波成分の抑制効果が変化するため、高周
波共振出力電圧ｅ１の発生周期と、インバータ出力の交
流電圧の周波数に応じて、最適な許容値Ｄの値を選定す
ることが必要である。
ける共振型インバータＢの低次の高調波は、従来技術を
用いた共振型インバータＡより小さく、特に３次から７
次の成分は、１／２から１／５程度に抑制されることが
わかる。なお、本実施例では、図３に示す許容値Ｄによ
って、低次高調波成分の抑制効果が変化するため、高周
波共振出力電圧ｅ１の発生周期と、インバータ出力の交
流電圧の周波数に応じて、最適な許容値Ｄの値を選定す
ることが必要である。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
パルス幅変調信号の変調周期を、基準正弦波の振幅に応
じて変化させ、共振電圧発生回路の出力電圧に同期し、
かつ、基準正弦波の振幅に比例したパルス幅を持つ変調
周期可変パルス幅信号とすることにより、交流電圧の低
次高調波成分を抑制することが可能となり、装置に使用
する低域通過フィルタのカットオフ周波数を高くするこ
とが可能となり、低域通過フィルタを小型・軽量化で
き、従って、共振型インバータ装置全体の小型・軽量化
が可能となる等優れた効用性、有用性を発揮する。
パルス幅変調信号の変調周期を、基準正弦波の振幅に応
じて変化させ、共振電圧発生回路の出力電圧に同期し、
かつ、基準正弦波の振幅に比例したパルス幅を持つ変調
周期可変パルス幅信号とすることにより、交流電圧の低
次高調波成分を抑制することが可能となり、装置に使用
する低域通過フィルタのカットオフ周波数を高くするこ
とが可能となり、低域通過フィルタを小型・軽量化で
き、従って、共振型インバータ装置全体の小型・軽量化
が可能となる等優れた効用性、有用性を発揮する。
【図１】本発明の実施例を示す共振型インバータ回路の
ブロック構成図である。
ブロック構成図である。
【図２】同上の動作波形である。
【図３】同上に備わった変調周期可変パルス幅信号演算
回路における演算のフローチャートである。
回路における演算のフローチャートである。
【図４】同上に備わった極性切替回路の出力電圧の高調
波成分の分析グラフである。
波成分の分析グラフである。
【図５】従来の共振型インバータの極性切替回路の高調
波成分の分析グラフである。
波成分の分析グラフである。
【図６】従来の共振型インバータ回路のブロック構成図
である。
である。
【図７】同上の動作波形である。
Ａ…従来の共振型インバータ Ｂ…本実施例の共振型インバータ １…共振電圧発生回路 ２…極性切替回路 ３…制御回路 ４…低域通過フィルタ ５…基準発振器 ６…パルス幅変調信号発生回路 ７…同期パルス幅変調信号回路 ８…スイッチ決定論理回路 ９…正・負信号発生回路 １０，１１…駆動回路 １２，１６…正弦波発生器 １３…三角波発生器 １４…比較器 １５…変調周期可変パルス幅信号発生回路 １７…変調周期可変パルス幅信号演算回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−111261（ＪＰ，Ａ) 特表 平１−501276（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (2)
- 【請求項１】高周波共振出力電圧を発生する共振電圧発
生回路と、当該共振電圧発生回路の高周波共振出力電圧
の極性を切り替える極性切替回路と、前記高周波共振出
力電圧に同期し所望の周波数の交流電圧の振幅に対応す
るパルス幅変調信号により前記極性切替回路の極性の切
り替えを制御する制御回路と、前記極性切替回路の出力
のうち前記所望の周波数の交流電圧を通過させて出力電
圧を発生させる低域通過フィルタとを有する共振型イン
バータにおいて、前記制御回路内に基準発振器を共通す
る変調周期可変パルス幅信号発生回路と正・負信号発生
回路とを備えて、前記制御回路を前記パルス幅変調信号
の変調周期を前記所望の周波数の交流電圧の振幅に対応
して変化自在に回路構成したことを特徴とする共振型イ
ンバータ - 【請求項２】制御回路において、変調周期可変パルス幅
信号発生回路が、共振電圧発生回路の高周波共振出力電
圧と同期し、かつ、当該所望周波数の交流電圧の振幅に
比例したパルス幅になるような変調周期可変パルス幅信
号を出力することにより極性切替回路を制御せしめ、前
記出力電圧の低次高調波成分を抑制自在に回路構成する
ことを特徴とする請求項１記載の共振型インバータ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172236A JP3049667B2 (ja) | 1991-07-12 | 1991-07-12 | 共振型インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172236A JP3049667B2 (ja) | 1991-07-12 | 1991-07-12 | 共振型インバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522948A JPH0522948A (ja) | 1993-01-29 |
| JP3049667B2 true JP3049667B2 (ja) | 2000-06-05 |
Family
ID=15938142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172236A Expired - Fee Related JP3049667B2 (ja) | 1991-07-12 | 1991-07-12 | 共振型インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049667B2 (ja) |
-
1991
- 1991-07-12 JP JP3172236A patent/JP3049667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522948A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311743B2 (ja) | 共振インバータの制御方法 | |
| US4934822A (en) | PWM-controlled power supply capable of eliminating modulation-frequency signal components from ground potentials | |
| CN112532040A (zh) | 一种基于稳态电容电压排序的mmc电磁干扰源合成方法 | |
| CN112072943B (zh) | 一种消除奇数次开关谐波的h桥型逆变电源pwm调制方法 | |
| KR20030011274A (ko) | 전력 컨버터에서 고조파 감소를 위한 장치 및 공정 | |
| JPH03107373A (ja) | 電力変換装置とその制御方法 | |
| EP0603683A2 (en) | Frequency converter, procedure for controlling it and motor control using a frequency converter | |
| JP3049667B2 (ja) | 共振型インバータ | |
| Silva et al. | Analysis and proposal of capacitor voltage control for an asymmetric cascaded inverter | |
| US20240048041A1 (en) | Wideband rf power supply and control method | |
| JPH0779570A (ja) | 電力変換装置 | |
| JPH02202368A (ja) | Ｐｗｍインバータの制御方法 | |
| CN111478610A (zh) | 一种移相倍频开关功率放大器 | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| Khergade et al. | Improved capacitor voltage balancing strategy for transistor clamped H-bridge multi-level inverter | |
| KR100583974B1 (ko) | 인버터장치의 펄스폭변조신호발생방법 | |
| CN115313417B (zh) | 基于变频载波调制的并网变换器控制方法及介质 | |
| JP3405538B2 (ja) | 圧電トランス駆動方法および圧電トランス式インバータ | |
| JPH0216119B2 (ja) | ||
| JP3116714B2 (ja) | ３レベルインバータの制御方法 | |
| BOUDOUDA et al. | A RANDOMIZED CARRIER-BASED DISCONTINUOUS PULSE WIDTH MODULATION STRATEGY FOR NEUTRAL POINT CLAMPED THREE-LEVEL INVERTER | |
| JPH082183B2 (ja) | 直列ｎ重インバータの制御方法 | |
| Hirota | Performance Evaluations of Reducing Switching Noise DC-DC Converter Adopting An Alternative Modulation Scheme | |
| KR890000760B1 (ko) | 저출력 교류동기 모터 속도 제어용 dc-ac 변환장치 | |
| WO2018185811A1 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |