JP3116714B2 - ３レベルインバータの制御方法 - Google Patents
３レベルインバータの制御方法Info
- Publication number
- JP3116714B2 JP3116714B2 JP6676894A JP6676894A JP3116714B2 JP 3116714 B2 JP3116714 B2 JP 3116714B2 JP 6676894 A JP6676894 A JP 6676894A JP 6676894 A JP6676894 A JP 6676894A JP 3116714 B2 JP3116714 B2 JP 3116714B2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- amplitude
- level inverter
- voltage command
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4833—Capacitor voltage balancing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は出力電圧が正、負及び零
の３つの状態をとる３レベルインバータの制御方法に関
し、詳しくは、出力電圧の極性が正から負、または負か
ら正に切り換わる際の出力電圧が零の期間を変化させる
ようにした３レベルインバータの出力電圧の制御方法に
関する。
の３つの状態をとる３レベルインバータの制御方法に関
し、詳しくは、出力電圧の極性が正から負、または負か
ら正に切り換わる際の出力電圧が零の期間を変化させる
ようにした３レベルインバータの出力電圧の制御方法に
関する。
【０００２】
【従来の技術】近年、高圧大容量化を比較的容易に実現
でき、出力高調波が少ない等の理由から、３レベルイン
バータが注目されてきている。図１０はこの３レベルイ
ンバータの主回路を示しており、図において、ＥDCは直
流電源、Ｃ1，Ｃ2は直流入力コンデンサ、Ｐは正電位
点、Ｎは負電位点、０は中性点、ＳU1,ＳU2,ＳX1,ＳX2,
ＳV1,ＳV2,ＳY1,ＳY2,ＳW1,ＳW2,ＳZ1,ＳZ2はＧＴＯか
らなる半導体スイッチング素子、ＤU0，ＤX0，ＤV0，Ｄ
Y0，ＤW0，ＤZ0は結合ダイオード、Ｍは誘導電動機等の
交流電動機である。なお、フライホイールダイオードは
便宜上、図示を省略してある。
でき、出力高調波が少ない等の理由から、３レベルイン
バータが注目されてきている。図１０はこの３レベルイ
ンバータの主回路を示しており、図において、ＥDCは直
流電源、Ｃ1，Ｃ2は直流入力コンデンサ、Ｐは正電位
点、Ｎは負電位点、０は中性点、ＳU1,ＳU2,ＳX1,ＳX2,
ＳV1,ＳV2,ＳY1,ＳY2,ＳW1,ＳW2,ＳZ1,ＳZ2はＧＴＯか
らなる半導体スイッチング素子、ＤU0，ＤX0，ＤV0，Ｄ
Y0，ＤW0，ＤZ0は結合ダイオード、Ｍは誘導電動機等の
交流電動機である。なお、フライホイールダイオードは
便宜上、図示を省略してある。
【０００３】上記３レベルインバータのＰＷＭ（パルス
幅変調）制御では、一般的にインバータ出力電圧の極性
が正から負または負から正に直接切り換わらないように
しており、インバータ出力電圧を正→零→負または負→
零→正というように、零電位期間を介在させて出力して
いる。このようにする理由を以下に述べる。
幅変調）制御では、一般的にインバータ出力電圧の極性
が正から負または負から正に直接切り換わらないように
しており、インバータ出力電圧を正→零→負または負→
零→正というように、零電位期間を介在させて出力して
いる。このようにする理由を以下に述べる。
【０００４】インバータ出力電圧の極性が正から負また
は負から正に直接変わる場合は、例えば図１０に示した
スイッチング素子ＳU1,ＳU2またはＳX1,ＳX2をそれぞれ
２個同時にオンまたはオフさせないと、素子に過大な電
圧が印加されて素子破壊を起こす恐れがある。これを防
ぐためには、スイッチング素子の選別を行ない、素子の
特性を揃えるといったことを行なわなければならない。
しかしながら、３レベルインバータにより出力電圧の極
性が切り換わる途中に零電位を出力させるようにすれ
ば、インバータ出力電圧が正から負または負から正に直
接切り換わることがなく、スイッチング素子ＳU1,ＳU2
またはＳX1,ＳX2を２個同時にオンまたはオフするモー
ドはなくなり、素子の選別が不要になる。
は負から正に直接変わる場合は、例えば図１０に示した
スイッチング素子ＳU1,ＳU2またはＳX1,ＳX2をそれぞれ
２個同時にオンまたはオフさせないと、素子に過大な電
圧が印加されて素子破壊を起こす恐れがある。これを防
ぐためには、スイッチング素子の選別を行ない、素子の
特性を揃えるといったことを行なわなければならない。
しかしながら、３レベルインバータにより出力電圧の極
性が切り換わる途中に零電位を出力させるようにすれ
ば、インバータ出力電圧が正から負または負から正に直
接切り換わることがなく、スイッチング素子ＳU1,ＳU2
またはＳX1,ＳX2を２個同時にオンまたはオフするモー
ドはなくなり、素子の選別が不要になる。
【０００５】次に、ＰＷＭ制御される３レベルインバー
タの従来の制御回路について以下に説明する。図１１は
制御回路の構成を示し、また、図１２はＰＷＭ方法を示
している。図１１において、振幅がλ*（０≦λ*≦
１）、位相がθ*（周波数ｆ*）である基本波の電圧指令
に対して、矩形波電圧指令発生回路１は、スイッチング
素子ＳU1，ＳX1用の矩形波電圧指令Ｖ1 *を発生し、矩形
波電圧指令発生回路２は、スイッチング素子ＳU2，ＳX2
用の矩形波電圧指令Ｖ2 *を発生する。
タの従来の制御回路について以下に説明する。図１１は
制御回路の構成を示し、また、図１２はＰＷＭ方法を示
している。図１１において、振幅がλ*（０≦λ*≦
１）、位相がθ*（周波数ｆ*）である基本波の電圧指令
に対して、矩形波電圧指令発生回路１は、スイッチング
素子ＳU1，ＳX1用の矩形波電圧指令Ｖ1 *を発生し、矩形
波電圧指令発生回路２は、スイッチング素子ＳU2，ＳX2
用の矩形波電圧指令Ｖ2 *を発生する。
【０００６】搬送波発生回路３は、電圧位相指令θ*に
同期して三角波搬送波ＦCを発生する。比較器４は、矩
形波電圧指令Ｖ1 *と三角波搬送波ＦCとを比較し、スイ
ッチング素子ＳU1，ＳX1用のパルス信号Ｓ1を出力す
る。同様に比較器５は、矩形波電圧指令Ｖ2 *と三角波搬
送波ＦCとを比較し、スイッチング素子ＳU2，ＳX2用の
パルス信号Ｓ2を出力する。パルス分配回路６，７は、
パルス信号Ｓ1，Ｓ2をそのまま或いは反転してスイッチ
ング素子ＳU1，ＳX1及びＳU2，ＳX2に分配して出力す
る。その結果、インバータ出力電圧ｖRは、図１２
（ｄ）のようになる。
同期して三角波搬送波ＦCを発生する。比較器４は、矩
形波電圧指令Ｖ1 *と三角波搬送波ＦCとを比較し、スイ
ッチング素子ＳU1，ＳX1用のパルス信号Ｓ1を出力す
る。同様に比較器５は、矩形波電圧指令Ｖ2 *と三角波搬
送波ＦCとを比較し、スイッチング素子ＳU2，ＳX2用の
パルス信号Ｓ2を出力する。パルス分配回路６，７は、
パルス信号Ｓ1，Ｓ2をそのまま或いは反転してスイッチ
ング素子ＳU1，ＳX1及びＳU2，ＳX2に分配して出力す
る。その結果、インバータ出力電圧ｖRは、図１２
（ｄ）のようになる。
【０００７】ここで、矩形波電圧指令発生回路１，２の
動作を説明する。まず、矩形波電圧指令Ｖ1 *，Ｖ2 *の振
幅ｈは、電圧指令の振幅λ*と一致させる。次に、次式
によって定義される切り換え期間θmを導入し、矩形波
電圧指令の位相を制御する。 θm：（インバータ出力電圧の極性が、正から負または
負から正に切り換わる際に出力されるインバータ出力電
圧が零の期間）／２
動作を説明する。まず、矩形波電圧指令Ｖ1 *，Ｖ2 *の振
幅ｈは、電圧指令の振幅λ*と一致させる。次に、次式
によって定義される切り換え期間θmを導入し、矩形波
電圧指令の位相を制御する。 θm：（インバータ出力電圧の極性が、正から負または
負から正に切り換わる際に出力されるインバータ出力電
圧が零の期間）／２
【０００８】この切り換え期間θm〔°el〕は、一定期
間ｔm／２〔ｓｅｃ〕（ｔmは、例えば主回路の条件によ
り決まる零電位最小時間）に対応するように、次の数式
１により与えられる。なお、ｆは基本波周波数示す。
間ｔm／２〔ｓｅｃ〕（ｔmは、例えば主回路の条件によ
り決まる零電位最小時間）に対応するように、次の数式
１により与えられる。なお、ｆは基本波周波数示す。
【０００９】
【数１】θm＝（ｔm／２）・ｆ・３６０ 〔°el〕
【００１０】以上のように従来では、３レベルインバー
タの出力電圧の極性が正から負または負から正に切り換
わる際に出力される零電位の期間（以下、極性切換時の
零電位期間という）が一定期間ｔmに保たれており、こ
の期間ｔmは、電圧利用率（インバータ出力電圧／直流
中間電圧）を最大にする観点から設定されていた。
タの出力電圧の極性が正から負または負から正に切り換
わる際に出力される零電位の期間（以下、極性切換時の
零電位期間という）が一定期間ｔmに保たれており、こ
の期間ｔmは、電圧利用率（インバータ出力電圧／直流
中間電圧）を最大にする観点から設定されていた。
【００１１】なお、図１３は変調比（＝搬送波周波数／
インバータ周波数）が９の時のＰＷＭ方法を示してい
る。この図から明らかなように、電圧指令が、電圧利用
率の最も大きい矩形波である場合、同一極性の出力電圧
パルスの間のインバータ出力電圧が零の期間ｔ0は、す
べて等しいことがわかる。
インバータ周波数）が９の時のＰＷＭ方法を示してい
る。この図から明らかなように、電圧指令が、電圧利用
率の最も大きい矩形波である場合、同一極性の出力電圧
パルスの間のインバータ出力電圧が零の期間ｔ0は、す
べて等しいことがわかる。
【００１２】
【発明が解決しようとする課題】３レベルインバータで
は、中性点０に出入りする電流により、中性点電位が出
力周波数の３倍で変動する場合がある（棚町 他、「３
レベルインバータの中性点電圧の交流的変動の抑制法」
平成４年電気学会産業応用部門全国大会Ｎｏ．９１ 参
照）。このような中性点電位の変動は、スイッチング素
子への過大な電圧印加を招く恐れがある。よって、この
中性点電位の変動を抑えるために直流入力コンデンサ
（図１０におけるＣ1，Ｃ2）の容量を大きくすると、コ
ンデンサのコストが増加すると共に体積の増大によりイ
ンバータ主回路が大形化してしまう。
は、中性点０に出入りする電流により、中性点電位が出
力周波数の３倍で変動する場合がある（棚町 他、「３
レベルインバータの中性点電圧の交流的変動の抑制法」
平成４年電気学会産業応用部門全国大会Ｎｏ．９１ 参
照）。このような中性点電位の変動は、スイッチング素
子への過大な電圧印加を招く恐れがある。よって、この
中性点電位の変動を抑えるために直流入力コンデンサ
（図１０におけるＣ1，Ｃ2）の容量を大きくすると、コ
ンデンサのコストが増加すると共に体積の増大によりイ
ンバータ主回路が大形化してしまう。
【００１３】また、前記極性切換時の零電位期間ｔmが
一定である従来の方法では、運転条件（インバータ出力
電圧半周期に出力される出力電圧パルスの数、インバー
タ出力電圧指令の振幅）によって出力電圧の高調波が増
大し、電流リプルが増え、トルク脈動が増大する等、装
置の性能低下を招く欠点がある。
一定である従来の方法では、運転条件（インバータ出力
電圧半周期に出力される出力電圧パルスの数、インバー
タ出力電圧指令の振幅）によって出力電圧の高調波が増
大し、電流リプルが増え、トルク脈動が増大する等、装
置の性能低下を招く欠点がある。
【００１４】本発明は上記種々の問題点を解決するため
になされたもので、その目的とするところは、直流入力
コンデンサの容量を増大させることなく中性点電位の変
動を抑制し、しかも、インバータの運転条件に関わらず
装置性能を高く維持することができる３レベルインバー
タの制御方法を提供することにある。
になされたもので、その目的とするところは、直流入力
コンデンサの容量を増大させることなく中性点電位の変
動を抑制し、しかも、インバータの運転条件に関わらず
装置性能を高く維持することができる３レベルインバー
タの制御方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、３レベルインバータの出力電圧の半
周期が矩形波電圧指令に基づく同一極性の出力電圧パル
スにより表現され、これら同一極性の出力電圧パルス間
に存在する電圧零の期間をすべて等しくすると共に、前
記同一極性の出力電圧パルスの幅を変化させて３レベル
インバータの出力電圧を制御するようにしたＰＷＭ制御
方法において、前述した極性切換時の零電位期間を、３
レベルインバータの出力電圧指令波形の振幅の関数によ
って決定するものである。
め、第１の発明は、３レベルインバータの出力電圧の半
周期が矩形波電圧指令に基づく同一極性の出力電圧パル
スにより表現され、これら同一極性の出力電圧パルス間
に存在する電圧零の期間をすべて等しくすると共に、前
記同一極性の出力電圧パルスの幅を変化させて３レベル
インバータの出力電圧を制御するようにしたＰＷＭ制御
方法において、前述した極性切換時の零電位期間を、３
レベルインバータの出力電圧指令波形の振幅の関数によ
って決定するものである。
【００１６】第２の発明は、上記第１の発明において、
３レベルインバータの出力電圧半周期中の出力電圧パル
ス数に応じて出力電圧指令波形の振幅の関数を変えるも
のである。
３レベルインバータの出力電圧半周期中の出力電圧パル
ス数に応じて出力電圧指令波形の振幅の関数を変えるも
のである。
【００１７】第３の発明は、上記第１または第２の発明
において、出力電圧指令波形の振幅が制限値を越える場
合には、その時点以後、矩形波電圧指令の振幅を制限値
に固定すると共に極性切換時の零電位期間を変化させる
ものである。
において、出力電圧指令波形の振幅が制限値を越える場
合には、その時点以後、矩形波電圧指令の振幅を制限値
に固定すると共に極性切換時の零電位期間を変化させる
ものである。
【００１８】第４の発明は、上記第１または第２の発明
において、極性切換時の零電位期間が制限値を越える場
合には、その時点以後、極性切換時の零電位期間を制限
値に固定すると共に出力電圧指令波形の振幅を変化させ
るものである。
において、極性切換時の零電位期間が制限値を越える場
合には、その時点以後、極性切換時の零電位期間を制限
値に固定すると共に出力電圧指令波形の振幅を変化させ
るものである。
【００１９】
【作用】はじめに、図８（ａ）は、インバータの出力電
圧半周期中の出力電圧パルス数（以下パルス数と呼ぶ）
が５である場合の、出力電圧指令の振幅λ*に対する中
性点電位の変動量が最も小さくなる時の切り換え期間θ
m（＝極性切換時の零電位期間ｔm／２）を示す。また、
図８（ｂ）は、同じくパルス数が５である場合の、電圧
指令の振幅λ*に対する数式２で表される値（電流リプ
ル量に相当する）が最も小さくなる時の切り換え期間θ
mを示している。なお、数式２は、出力電圧に含まれる
高調波のうち主要な成分である第５調波及び第７調波に
着目したものである。
圧半周期中の出力電圧パルス数（以下パルス数と呼ぶ）
が５である場合の、出力電圧指令の振幅λ*に対する中
性点電位の変動量が最も小さくなる時の切り換え期間θ
m（＝極性切換時の零電位期間ｔm／２）を示す。また、
図８（ｂ）は、同じくパルス数が５である場合の、電圧
指令の振幅λ*に対する数式２で表される値（電流リプ
ル量に相当する）が最も小さくなる時の切り換え期間θ
mを示している。なお、数式２は、出力電圧に含まれる
高調波のうち主要な成分である第５調波及び第７調波に
着目したものである。
【００２０】
【数２】√｛（第５次高調波電圧実効値／５）2＋（第
７次高調波電圧実効値／７）2｝／基本波電圧実効値
７次高調波電圧実効値／７）2｝／基本波電圧実効値
【００２１】更に、図９はパルス数が２の場合のもので
あり、（ａ），（ｂ）の図の意味は図８と同一である。
ここで、図８及び図９のグラフは、何れもシミュレーシ
ョンの結果に基づいている。図８（ｂ），図９（ｂ）は
ほぼ同じグラフとなっており、このことから、パルス数
に関わらず出力電圧指令の振幅λ*に応じてこれらのグ
ラフどおりに切り換え期間θmつまり極性切換時の零電
位期間ｔmを変化させれば、数式２によって表される値
が最も小さくなり、電流リプル量が最小となることがわ
かる。
あり、（ａ），（ｂ）の図の意味は図８と同一である。
ここで、図８及び図９のグラフは、何れもシミュレーシ
ョンの結果に基づいている。図８（ｂ），図９（ｂ）は
ほぼ同じグラフとなっており、このことから、パルス数
に関わらず出力電圧指令の振幅λ*に応じてこれらのグ
ラフどおりに切り換え期間θmつまり極性切換時の零電
位期間ｔmを変化させれば、数式２によって表される値
が最も小さくなり、電流リプル量が最小となることがわ
かる。
【００２２】また、図８（ａ）と図９（ａ）の特性は異
なるので、パルス数に応じて図８（ａ）または図９
（ａ）のグラフどおりに出力電圧指令の振幅λ*に応じ
て切り換え期間θmつまり極性切換時の零電位期間ｔmを
選べば、中性点電位の変動量が最も小さくなることがわ
かる。これらの作用は、５または２以外の他のパルス数
においても同様である。
なるので、パルス数に応じて図８（ａ）または図９
（ａ）のグラフどおりに出力電圧指令の振幅λ*に応じ
て切り換え期間θmつまり極性切換時の零電位期間ｔmを
選べば、中性点電位の変動量が最も小さくなることがわ
かる。これらの作用は、５または２以外の他のパルス数
においても同様である。
【００２３】ここで、図８（ｂ）または図９（ｂ）のと
おりに切り換え期間θmを選ぶ場合、インバータ出力電
圧指令の振幅λ*が大きくなって主回路の制約条件によ
り決まる制限値に達すると、出力電圧をそれ以上出せな
くなる。このため、以後は矩形波電圧指令の振幅を制限
値に固定し、切り換え期間θmをその時の値より小さく
して出力電圧を発生させることにより、結果として出力
電圧が一層大きくなるように制御する。この場合、振幅
λ*が制限値に達するまでは図８（ｂ）または図９
（ｂ）の関係にあったことから、数式２で表わされる値
の増大は最小になると考えられる。
おりに切り換え期間θmを選ぶ場合、インバータ出力電
圧指令の振幅λ*が大きくなって主回路の制約条件によ
り決まる制限値に達すると、出力電圧をそれ以上出せな
くなる。このため、以後は矩形波電圧指令の振幅を制限
値に固定し、切り換え期間θmをその時の値より小さく
して出力電圧を発生させることにより、結果として出力
電圧が一層大きくなるように制御する。この場合、振幅
λ*が制限値に達するまでは図８（ｂ）または図９
（ｂ）の関係にあったことから、数式２で表わされる値
の増大は最小になると考えられる。
【００２４】更に、図８（ａ）のとおりに切り換え期間
θmを選ぶ場合、出力電圧指令の振幅λ*が大きくなって
切り換え期間θmが小さくなった結果、切り換え期間θm
が主回路の制約条件により決まる制限値に達すると、出
力電圧をそれ以上出せなくなるので、切り換え期間θm
を上記制限値に固定し、以後は出力電圧指令の振幅λ*
を大きくすることにより、結果として出力電圧が一層大
きくなるように制御を行う。この場合、切り換え期間θ
mが制限値に達するまでは図８（ａ）の関係にあったこ
とから、中性点電位の変動量の増大は最小になると考え
られる。
θmを選ぶ場合、出力電圧指令の振幅λ*が大きくなって
切り換え期間θmが小さくなった結果、切り換え期間θm
が主回路の制約条件により決まる制限値に達すると、出
力電圧をそれ以上出せなくなるので、切り換え期間θm
を上記制限値に固定し、以後は出力電圧指令の振幅λ*
を大きくすることにより、結果として出力電圧が一層大
きくなるように制御を行う。この場合、切り換え期間θ
mが制限値に達するまでは図８（ａ）の関係にあったこ
とから、中性点電位の変動量の増大は最小になると考え
られる。
【００２５】
【実施例】以下、図に沿って各発明の実施例を説明す
る。まず、図１は第１発明の第１実施例を示している。
この実施例は、変調比が３（パルス数が２）の場合であ
り、図１１と同一の構成要素には同一の符号を付してそ
の構成や作用の説明を省略し、以下では異なる部分を中
心に説明する。図１ではインバータ主回路の１相分に対
応する制御回路を示してあり、これは後述する他の実施
例についても同様である。
る。まず、図１は第１発明の第１実施例を示している。
この実施例は、変調比が３（パルス数が２）の場合であ
り、図１１と同一の構成要素には同一の符号を付してそ
の構成や作用の説明を省略し、以下では異なる部分を中
心に説明する。図１ではインバータ主回路の１相分に対
応する制御回路を示してあり、これは後述する他の実施
例についても同様である。
【００２６】この実施例では、インバータ出力電圧指令
の振幅λ*（０≦λ*≦１）を入力として切り換え期間θ
mを出力する切り換え期間発生回路８Ａが設けられてお
り、前記切り換え期間θmが矩形波電圧指令発生回路
１，２に入力されている。ここで、切り換え期間発生回
路８Ａは、前述の図８（ｂ）または図９（ｂ）に示した
ようなλ*の関数としてのθmを発生する。
の振幅λ*（０≦λ*≦１）を入力として切り換え期間θ
mを出力する切り換え期間発生回路８Ａが設けられてお
り、前記切り換え期間θmが矩形波電圧指令発生回路
１，２に入力されている。ここで、切り換え期間発生回
路８Ａは、前述の図８（ｂ）または図９（ｂ）に示した
ようなλ*の関数としてのθmを発生する。
【００２７】矩形波電圧指令発生回路１，２において、
矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈは出力電圧指令の振
幅λ*と一致させ、切り換え期間θmは、切り換え期間発
生回路８により振幅λ*に応じて与えられる。このよう
に構成することにより、振幅λ*に応じて切り換え期間
θmを変化させれば、前述の数式２により示した電流リ
プルに相当する値が常に最も小さくなるためトルクの脈
動を防ぐことができ、出力電圧の高調波も少なくなって
装置の性能を向上させることができる。
矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈは出力電圧指令の振
幅λ*と一致させ、切り換え期間θmは、切り換え期間発
生回路８により振幅λ*に応じて与えられる。このよう
に構成することにより、振幅λ*に応じて切り換え期間
θmを変化させれば、前述の数式２により示した電流リ
プルに相当する値が常に最も小さくなるためトルクの脈
動を防ぐことができ、出力電圧の高調波も少なくなって
装置の性能を向上させることができる。
【００２８】次に、図２は第１発明の第２実施例を示し
ており、この実施例は、変調比が９（パルス数が５）の
場合であって搬送波発生回路３の１周期内の三角波の数
を９個としたものである。この実施例の他の構成及び動
作は図１と同一であるので、重複を避けるために説明を
省略する。
ており、この実施例は、変調比が９（パルス数が５）の
場合であって搬送波発生回路３の１周期内の三角波の数
を９個としたものである。この実施例の他の構成及び動
作は図１と同一であるので、重複を避けるために説明を
省略する。
【００２９】なお、上記第１の発明は、図１、図２以外
の変調比に対しても、搬送波発生回路３の三角波の数を
変調比と一致させることによって適用可能である。
の変調比に対しても、搬送波発生回路３の三角波の数を
変調比と一致させることによって適用可能である。
【００３０】次いで、第２発明の第１実施例を図３を参
照しつつ説明する。ここで、第２の発明は、請求項２に
記載されるように、出力電圧パルス数に応じて出力電圧
指令波形の振幅の関数を変化させ、それにより切り換え
期間すなわち極性切換時の零電位期間を変化させるもの
である。図３の実施例は、図１と同様に変調比が３（パ
ルス数が２）の場合であり、この実施例では、切り換え
期間発生回路８Ｂが、電圧指令の振幅λ*に応じ前述の
図９（ａ）に示されるパターンに従って切り換え期間θ
mを出力する。
照しつつ説明する。ここで、第２の発明は、請求項２に
記載されるように、出力電圧パルス数に応じて出力電圧
指令波形の振幅の関数を変化させ、それにより切り換え
期間すなわち極性切換時の零電位期間を変化させるもの
である。図３の実施例は、図１と同様に変調比が３（パ
ルス数が２）の場合であり、この実施例では、切り換え
期間発生回路８Ｂが、電圧指令の振幅λ*に応じ前述の
図９（ａ）に示されるパターンに従って切り換え期間θ
mを出力する。
【００３１】本実施例によれば、振幅λ*の変化に関わ
らずインバータ主回路の中性点電位の変動が最も小さく
なる。従って、直流入力コンデンサの容量を大きくする
必要がなく、コストの上昇や主回路の大形化を防ぐこと
が可能である。
らずインバータ主回路の中性点電位の変動が最も小さく
なる。従って、直流入力コンデンサの容量を大きくする
必要がなく、コストの上昇や主回路の大形化を防ぐこと
が可能である。
【００３２】図４は第２発明の第２実施例を示してお
り、この実施例は変調比が９（パルス数が５）の場合で
ある。図４において、切り換え期間発生回路８Ｃは、電
圧指令の振幅λ*に応じ前述の図８（ａ）に示されるパ
ターンに従って切り換え期間θmを出力する。この実施
例においても、振幅λ*の変化に関わらずインバータ主
回路の中性点電位の変動が最も小さくなり、直流中間回
路のコンデンサ容量を減少させてコストの低減、主回路
の小形化を図ることができる。
り、この実施例は変調比が９（パルス数が５）の場合で
ある。図４において、切り換え期間発生回路８Ｃは、電
圧指令の振幅λ*に応じ前述の図８（ａ）に示されるパ
ターンに従って切り換え期間θmを出力する。この実施
例においても、振幅λ*の変化に関わらずインバータ主
回路の中性点電位の変動が最も小さくなり、直流中間回
路のコンデンサ容量を減少させてコストの低減、主回路
の小形化を図ることができる。
【００３３】上記第２の発明においても、図３、図４以
外の変調比に対し、切り換え期間発生回路の動作をその
パルス数に応じたものに変更し、かつ、搬送波発生回路
３の三角波の数を変調比と一致させれば適用可能であ
る。
外の変調比に対し、切り換え期間発生回路の動作をその
パルス数に応じたものに変更し、かつ、搬送波発生回路
３の三角波の数を変調比と一致させれば適用可能であ
る。
【００３４】次に、図５は第３発明の第１実施例を示し
ている。ここで、第３発明は、請求項３に記載したよう
に、インバータ出力電圧指令波形の振幅λ*が制限値λs
を越える場合には矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅を制
限値に固定し、以後は切り換え期間θmを短くして出力
電圧を増大させるようにしたものである。図５の実施例
は変調比が３（パルス数が２）の場合であり、この実施
例では、図１の実施例と比べて矩形波電圧指令発生回路
１，２及び切り換え期間発生回路８Ｄの動作が異なって
いる。
ている。ここで、第３発明は、請求項３に記載したよう
に、インバータ出力電圧指令波形の振幅λ*が制限値λs
を越える場合には矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅を制
限値に固定し、以後は切り換え期間θmを短くして出力
電圧を増大させるようにしたものである。図５の実施例
は変調比が３（パルス数が２）の場合であり、この実施
例では、図１の実施例と比べて矩形波電圧指令発生回路
１，２及び切り換え期間発生回路８Ｄの動作が異なって
いる。
【００３５】すなわち、矩形波電圧指令発生回路１，２
では、矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈが制限値ｈs
以内の時には第１実施例と同じ動作をし、上記振幅ｈが
制限値ｈsを越える場合には、この制限値ｈsに固定す
る。そして、切り換え期間発生回路８Ｄにおいては、イ
ンバータ出力電圧指令の振幅λ*が上記ｈsに対応する制
限値λs以内の時には、図８（ｂ）または図９（ｂ）の
パターンに従って図１の実施例と同様の切り換え期間θ
mを出力し、出力電圧指令の振幅λ*が制限値λsに達し
た後は、この振幅λ*の増加に応じて切り換え期間θmを
減少させる。
では、矩形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈが制限値ｈs
以内の時には第１実施例と同じ動作をし、上記振幅ｈが
制限値ｈsを越える場合には、この制限値ｈsに固定す
る。そして、切り換え期間発生回路８Ｄにおいては、イ
ンバータ出力電圧指令の振幅λ*が上記ｈsに対応する制
限値λs以内の時には、図８（ｂ）または図９（ｂ）の
パターンに従って図１の実施例と同様の切り換え期間θ
mを出力し、出力電圧指令の振幅λ*が制限値λsに達し
た後は、この振幅λ*の増加に応じて切り換え期間θmを
減少させる。
【００３６】この実施例によれば、図１の実施例と同様
に電流リプル量に相当する値を小さくすることができ、
出力電圧指令の振幅λ*が制限値λsに達した後において
も、切り換え期間θmを減少させることによって出力電
圧を更に増加させることが可能である。
に電流リプル量に相当する値を小さくすることができ、
出力電圧指令の振幅λ*が制限値λsに達した後において
も、切り換え期間θmを減少させることによって出力電
圧を更に増加させることが可能である。
【００３７】図６は第３発明の第２実施例を示してお
り、この実施例は、変調比が９（パルス数が５）の場合
であってその他は図５の実施例とまったく同様である。
本実施例においても、図５の実施例と同様の効果を得る
ことができる。
り、この実施例は、変調比が９（パルス数が５）の場合
であってその他は図５の実施例とまったく同様である。
本実施例においても、図５の実施例と同様の効果を得る
ことができる。
【００３８】なお、この発明も、図５、図６以外の変調
比に対し、搬送波発生回路３の三角波の数を変調比と一
致させれば適用可能である。
比に対し、搬送波発生回路３の三角波の数を変調比と一
致させれば適用可能である。
【００３９】図７は第４発明の一実施例を示している。
この発明は、請求項４に記載したように、切り換え期間
θmが制限値θmsを越える場合にはこれを制限値θmsに
固定し、以後は出力電圧指令の振幅λ*を増加させて出
力電圧を増加させるようにしたものである。図７の実施
例は変調比が９（パルス数が５）の場合であり、図４の
実施例とは切り換え期間発生回路８Ｅの動作が異なって
いる。
この発明は、請求項４に記載したように、切り換え期間
θmが制限値θmsを越える場合にはこれを制限値θmsに
固定し、以後は出力電圧指令の振幅λ*を増加させて出
力電圧を増加させるようにしたものである。図７の実施
例は変調比が９（パルス数が５）の場合であり、図４の
実施例とは切り換え期間発生回路８Ｅの動作が異なって
いる。
【００４０】この実施例では、切り換え期間θmが制限
値θmsを越えるまでは図４の実施例と同様に動作し、切
り換え期間θmが制限値θmsに達した後はこの制限値θ
msに固定する一方で振幅λ*を増加させる（すなわち矩
形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈを増加させる）ことに
より、結果としてインバータ出力電圧を上昇させる。
値θmsを越えるまでは図４の実施例と同様に動作し、切
り換え期間θmが制限値θmsに達した後はこの制限値θ
msに固定する一方で振幅λ*を増加させる（すなわち矩
形波電圧指令Ｖ1 *，Ｖ2 *の振幅ｈを増加させる）ことに
より、結果としてインバータ出力電圧を上昇させる。
【００４１】本実施例によれば、図４の実施例と同様に
中性点電位の変動を抑制できると共に、切り換え期間θ
mが制限値θmsに達した後にもインバータ出力電圧の増
大が可能である。なお、この発明においても、搬送波発
生回路３の三角波の数を変調比と一致させることによ
り、図７以外の変調比にも適用することができる。
中性点電位の変動を抑制できると共に、切り換え期間θ
mが制限値θmsに達した後にもインバータ出力電圧の増
大が可能である。なお、この発明においても、搬送波発
生回路３の三角波の数を変調比と一致させることによ
り、図７以外の変調比にも適用することができる。
【００４２】
【発明の効果】以上のように本発明によれば、出力電圧
指令波形の振幅の関数を選択することにより、３レベル
インバータをＰＷＭ制御したときに発生する中性点電位
の変動量を最も小さくすることができるため、スイッチ
ング素子に過大な電圧が印加されることがない。従っ
て、直流入力コンデンサの容量を大きくする等の対策が
不要になり、コストの低減、主回路の小形軽量化を図る
ことができる。また、出力電圧の高調波を少なくするこ
とができるので、その結果リプル電流が少なくなり、ト
ルク脈動を減少させて装置性能を向上させることができ
る。
指令波形の振幅の関数を選択することにより、３レベル
インバータをＰＷＭ制御したときに発生する中性点電位
の変動量を最も小さくすることができるため、スイッチ
ング素子に過大な電圧が印加されることがない。従っ
て、直流入力コンデンサの容量を大きくする等の対策が
不要になり、コストの低減、主回路の小形軽量化を図る
ことができる。また、出力電圧の高調波を少なくするこ
とができるので、その結果リプル電流が少なくなり、ト
ルク脈動を減少させて装置性能を向上させることができ
る。
【００４３】更に、出力電圧指令の大きさや切り換え期
間が制限値に達した場合でも、切り換え期間や出力電圧
指令の大きさを変えることで出力電圧高調波の増大分ま
たは中性点電位変動量の増大分を最小に抑えながら電圧
利用率を最大限まで向上させることができ、相対的に装
置全体のコスト低下が可能になる。
間が制限値に達した場合でも、切り換え期間や出力電圧
指令の大きさを変えることで出力電圧高調波の増大分ま
たは中性点電位変動量の増大分を最小に抑えながら電圧
利用率を最大限まで向上させることができ、相対的に装
置全体のコスト低下が可能になる。
【図１】第１発明の第１実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図２】第１発明の第２実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図３】第２発明の第１実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図４】第２発明の第２実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図５】第３発明の第１実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図６】第３発明の第２実施例を示す制御回路のブロッ
ク図である。
ク図である。
【図７】第４発明の一実施例を示す制御回路のブロック
図である。
図である。
【図８】本発明の作用を示す切り換え期間の説明図であ
る。
る。
【図９】本発明の作用を示す切り換え期間の説明図であ
る。
る。
【図１０】３レベルインバータの主回路を示す図であ
る。
る。
【図１１】従来の制御回路を示すブロック図である。
【図１２】従来のＰＷＭ方法の説明図である。
【図１３】従来のＰＷＭ方法の説明図である。
１，２ 矩形波電圧指令発生回路 ３ 搬送波発生回路 ４，５ 比較器 ６，７ パルス分配回路 ８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ 切り換え期間発生回路 ＳU1，ＳU2，ＳX1，ＳX2 半導体スイッチング素子 Ｃ1，Ｃ2 直流入力コンデンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/5387
Claims (4)
- 【請求項１】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御方法であ
って、 ３レベルインバータの出力電圧の半周期が矩形波電圧指
令に基づく同一極性の出力電圧パルスにより表現され、
これら同一極性の出力電圧パルス間に存在する電圧零の
期間をすべて等しくすると共に、前記同一極性の出力電
圧パルスの幅を変化させて３レベルインバータの出力電
圧を制御するようにしたＰＷＭ制御方法において、 ３レベルインバータの出力電圧の極性が、正から負また
は負から正に切り換わる際に出力されるインバータ出力
電圧が零の期間（以下、極性切換時の零電位期間とい
う）を、３レベルインバータの出力電圧指令波形の振幅
の関数によって決定することを特徴とする３レベルイン
バータの制御方法。 - 【請求項２】 請求項１記載の制御方法において、 ３レベルインバータの出力電圧半周期中の出力電圧パル
ス数に応じて出力電圧指令波形の振幅の関数を変えるこ
とを特徴とする３レベルインバータの制御方法。 - 【請求項３】 請求項１または２記載の制御方法におい
て、 出力電圧指令波形の振幅が制限値を越える場合には、そ
の時点以後、矩形波電圧指令の振幅を制限値に固定する
と共に極性切換時の零電位期間を変化させることを特徴
とする３レベルインバータの制御方法。 - 【請求項４】 請求項１または２記載の制御方法におい
て、 極性切換時の零電位期間が制限値を越える場合には、そ
の時点以後、極性切換時の零電位期間を制限値に固定す
ると共に出力電圧指令波形の振幅を変化させることを特
徴とする３レベルインバータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6676894A JP3116714B2 (ja) | 1994-03-10 | 1994-03-10 | ３レベルインバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6676894A JP3116714B2 (ja) | 1994-03-10 | 1994-03-10 | ３レベルインバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07250479A JPH07250479A (ja) | 1995-09-26 |
| JP3116714B2 true JP3116714B2 (ja) | 2000-12-11 |
Family
ID=13325396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6676894A Expired - Fee Related JP3116714B2 (ja) | 1994-03-10 | 1994-03-10 | ３レベルインバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116714B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304576A (ja) * | 2005-04-25 | 2006-11-02 | Yaskawa Electric Corp | 電力変換装置 |
| CN105406746B (zh) * | 2014-09-16 | 2018-08-14 | 上海三菱电梯有限公司 | 三电平电力变换器中点电位平衡控制方法 |
-
1994
- 1994-03-10 JP JP6676894A patent/JP3116714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07250479A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852558A (en) | Method and apparatus for reducing common mode voltage in multi-phase power converters | |
| Prasad et al. | Comparison of different topologies of cascaded H-Bridge multilevel inverter | |
| Malesani et al. | High efficiency quasi-resonant DC link three-phase power inverter for full-range PWM | |
| Matsui et al. | Application of parallel connected NPC-PWM inverters with multilevel modulation for AC motor drive | |
| JP4929863B2 (ja) | 電力変換装置 | |
| JP7008222B2 (ja) | 電力変換システム | |
| JPH05211776A (ja) | インバータ | |
| CN112968614A (zh) | 一种风电变流器控制方法、电力设备控制装置及变流器 | |
| Joshi et al. | Analysis of a new symmetic multilevel inverter topology with reduced component count | |
| JP3116714B2 (ja) | ３レベルインバータの制御方法 | |
| Kedareswari | Reduction of THD in diode clamped multilevel inverter employing SPWM technique | |
| Baranwal et al. | A modified four-step commutation to suppress common-mode voltage during commutations in open-end winding matrix converter drives | |
| JP7051600B2 (ja) | 多段変換器の制御装置 | |
| JPH0779570A (ja) | 電力変換装置 | |
| JP3807340B2 (ja) | マルチレベルインバータの制御方法 | |
| Saikiran et al. | Compact switched-capacitor boost active-neutral-point-clamped multilevel inverter | |
| Khergade et al. | Improved capacitor voltage balancing strategy for transistor clamped H-bridge multi-level inverter | |
| JP2021044993A (ja) | ３レベル電力変換器の制御装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| Saeed et al. | Predictive control of a five-level NPC inverter using a three-phase coupled inductor | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| dos Santos et al. | Modulated Model Predictive Control (M 2 PC) Applied to Three-Phase Dual-Converter-Based Rectifiers | |
| JP2024085242A (ja) | 電力変換装置 | |
| Kumar et al. | Different Types of Multilevel Inverters | |
| KR20120079754A (ko) | 멀티레벨 인버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |