JP3807340B2 - マルチレベルインバータの制御方法 - Google Patents
マルチレベルインバータの制御方法 Download PDFInfo
- Publication number
- JP3807340B2 JP3807340B2 JP2002114757A JP2002114757A JP3807340B2 JP 3807340 B2 JP3807340 B2 JP 3807340B2 JP 2002114757 A JP2002114757 A JP 2002114757A JP 2002114757 A JP2002114757 A JP 2002114757A JP 3807340 B2 JP3807340 B2 JP 3807340B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output voltage
- pulse
- pwm
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータの出力電圧レベルが一相当たりＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法に関し、特に、インバータの出力周波数が高い状態において、ＰＷＭ制御されている運転モード（以下、必要に応じてＰＷＭ運転モードという）から１パルス運転モード（インバータ出力周波数とスイッチング素子の最大スイッチング周波数とが同一である運転モード）への移行時、またはその逆方向への移行時におけるスイッチングパターンの決定方法に特徴を有するマルチレベルインバータの制御方法に関する。
【０００２】
【従来の技術】
ここではマルチレベルインバータの例として、一相当たりの出力電圧レベルが９である９レベルインバータについて説明する。
図５は、９レベルインバータの構成例を示している。図において、１００は三相配電系統からＲ，Ｓ，Ｔ相の各相につき４組の三相交流電圧を出力する入力トランス、２０１Ｒ，２０２Ｒは、入力トランス１００のＲ相の４組の三相交流電圧のうちそれぞれ２組の三相交流電圧が入力され、整流器直列回路と、コンデンサ直列回路と、２つの単相３レベルインバータセルの直列回路とからなるＲ相インバータユニットである。同様にして、２０１Ｓ，２０２ＳはＳ相インバータユニット、２０１Ｔ，２０２ＴはＴ相インバータユニットであり、前段の各ユニット２０１Ｒ，２０１Ｓ，２０１Ｔの各相出力端子は一括接続されて出力端中性点となり、後段の各ユニット２０２Ｒ，２０２Ｓ，２０２Ｔの各相出力端子はそれぞれＲ相、Ｓ相、Ｔ相の出力端子として負荷としての三相電動機３００に接続されている。
【０００３】
図６（１）は、図５の９レベルインバータにおけるＰＷＭパルスの演算に用いる搬送波とＲ相電圧指令（変調率指令（振幅指令）をλ＊とする）との関係を示し、図６（２），（３），（４）はＲ相電圧、Ｓ相電圧、Ｒ−Ｓ相線間電圧ＶＲＳをそれぞれ示している。
９レベルインバータでは、各相出力電圧が９レベルをとり、Ｒ相電圧、Ｓ相電圧、Ｒ−Ｓ相線間電圧ＶＲＳにおける階段状の電圧波形の１ステップは、図５における各インバータユニットの直流リンク電圧をＥｄとすれば、Ｅｄ／２となる。
【０００４】
なお、この種のマルチレベルインバータのＰＷＭパルス発生方法は、平成１２年電気学会産業応用部門全国大会 ｐ．７５９や、本出願人による特開２００２−５８２５７（特願２０００−２４０３３９）に係る「多重電力変換器の制御装置」等により公知であるため、ここでは簡単に概略を説明する。
【０００５】
通常のインバータでは、搬送波と出力電圧指令との大小関係を比較してＰＷＭパルスを得ているが、マルチレベルインバータでは、搬送波に直流分を重畳することによりマルチレベルインバータのレベル数に応じた数の搬送波群を作成する。
例えば、９レベルインバータでは、Ｅｄ／２づつ直流レベルの異なる搬送波を図６（１）の如く８つ用意し（２Ｅｄ＝１．０とする）、各搬送波と出力電圧指令との大小関係を比較して対応する相の２つのインバータユニット（例えばＲ相では２０１Ｒ，２０２Ｒ）内の半導体スイッチング素子に対するＰＷＭパルスパターンを決定する。
【０００６】
この結果、Ｒ相、Ｓ相からは図６（２），（３）のような相電圧波形ＶＲ，ＶＳが得られ、その結果、Ｒ−Ｓ相線間電圧ＶＲＳは高調波の少ない正弦波状の電圧波形となる。
【０００７】
ここで、各スイッチング素子のスイッチング周波数は、搬送波の周波数に依存する。搬送波の周波数はインバータの出力周波数より高く設定する必要があるので、インバータの出力周波数が高い場合にはスイッチング素子のスイッチング周波数も高くなる。このようにスイッチング周波数が高い場合、スイッチング素子のスイッチング損失等が増加するため、効率が悪化する。また、場合によっては損失増加によりスイッチング素子が異常発熱し、最悪時には破損するおそれもある。このため、インバータの出力周波数を高くする際に制約があった。
【０００８】
そこで、IEEE Trans. On IA, Vol 32, No.3, 1996, p509に記載されている如く、インバータの出力周波数とスイッチング素子のスイッチング周波数とが同一になるように制御する方式（１パルス運転：インバータ出力電圧の半周期内のスイッチング素子の駆動パルス数を１とする）が提案されている。この１パルス運転方式によれば、スイッチング素子の損失を抑えることができ、高周波出力が可能となる。
【０００９】
【発明が解決しようとする課題】
インバータ出力電圧の半周期内に複数のパルスを発生させてスイッチング素子を駆動する従来のＰＷＭ運転モードから１パルス運転モードに移行する際に、基本波出力電圧の大きさ及び位相が一致していないと、パルス切替え時に、インバータの出力電圧が不連続になるのでインバータの出力電流が急変する。この電流跳躍は、インバータの過電流トリップ機能を働かせてしまったり、インバータの負荷が電動機の場合にトルクリプルを発生させるという問題がある。
そこで本発明は、複数パルスによるＰＷＭ運転モードと１パルス運転モードとの切替を円滑に行わせてインバータ出力電圧の不連続状態を解消し、出力電流の急変や負荷のトルクリプル等を引き起こすことのないマルチレベルインバータの制御方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係からインバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波とインバータの出力電圧指令とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、出力周波数または出力電圧の増加につれて搬送波の振幅または周波数を徐々に小さくするものである。
【００１１】
請求項２記載の発明は、異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波とインバータの出力電圧指令とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、出力周波数または出力電圧の減少につれて搬送波の振幅または周波数を徐々に大きくするものである。
【００１２】
以下に、本発明の作用を説明する。
まず、図３は９レベル（Ｎ＝９）インバータにおける１パルス運転時のパルスパターンの発生原理を示す図であり、上からＲ相電圧ＶＲ、Ｓ相電圧ＶＳ、Ｒ−Ｓ相線間電圧ＶＲＳをそれぞれ示している。
本発明では、インバータの出力電圧指令に対し、Ｅｄ／２ごとに、（−７／４）Ｅｄ〜（７／４）Ｅｄまでの８個（つまりＮ−１）の異なるしきい値を用意し、これらのしきい値を搬送波に重畳すると共に、後述する如く１パルス運転時には実質的に搬送波が前記しきい値のみになるようにした。なお、Ｅｄは図５に示した各インバータユニットにおける直流リンク電圧である。
【００１３】
このように１パルス運転時には、搬送波をしきい値に等しくして出力電圧指令との大小関係を比較することにより、対応するスイッチング素子のスイッチングパターンを決定する。この結果、インバータ出力電圧は図３に示すように方形波パルスを積み重ねた波形となる。
【００１４】
ここで本発明では、複数パルスによるＰＷＭ運転モードから１パルス運転モードへ移行する際に出力電圧が不連続にならないようにするため、この移行期間では、
（ａ）搬送波の振幅を、インバータの出力周波数または出力電圧が高くなるにつれて徐々に小さくし、最終的にゼロにする、
または、
（ｂ）搬送波の周波数を、インバータの出力周波数または出力電圧が高くなるにつれて徐々に小さくし、最終的にゼロにする、
という２つの方法を採ることとした。
１パルス運転モードからＰＷＭ運転モードに移行する際は上記と逆に、その移行期間において、搬送波の振幅または周波数を、インバータの出力周波数または出力電圧が小さくなるにつれて徐々に大きくし、最終的に最大値になるようにした。
【００１５】
図４は、ＰＷＭ運転モード及び１パルス運転モードの期間と両モードの移行期間におけるインバータ出力周波数または出力電圧、搬送波振幅、搬送波周波数の様子を示している。前述した如く、本発明では、ＰＷＭ運転モードと１パルス運転モードとを切り替える際の移行期間に、（ａ）では搬送波の振幅を徐々に変化させ、（ｂ）では搬送波の周波数を徐々に変化させる。
なお、搬送波の振幅または周波数がゼロの状態は、図３において各しきい値と電圧指令とを比較する状態に相当しており、移行期間内に搬送波振幅または搬送波周波数を徐々に小さくして最終的にゼロにすることにより、複数パルスによるＰＷＭ運転モードから１パルス運転モードへのスムーズな切替を実現することができる。
【００１６】
また、請求項３記載の発明は、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、前記インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、前記インバータの出力周波数または出力電圧の増加につれて前記搬送波の振幅または周波数を徐々に小さくするものである。
【００１７】
請求項４記載の発明は、異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、インバータの出力周波数または出力電圧の減少につれて搬送波の振幅または周波数を徐々に大きくするものである。
【００１８】
これらの請求項３，４記載の発明では、出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とを比較することによってＰＷＭパルスを作成し、ＰＷＭ運転モードと１パルス運転モードとの移行期間では前記同様に搬送波の振幅または周波数を徐々に変化させることにより、両モード間の移行を円滑に行わせる。
【００１９】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態におけるＰＷＭパルス発生部の構成図であり、本実施形態は請求項１，２の発明に相当する。図１は一相分（例えばＲ相）のパルス発生部を示しており、実際には、マルチレベルインバータの出力相数に応じた数のパルス発生部が設けられる。本発明はＰＷＭ制御されるマルチレベルインバータのパルスパターンの決定方法を要旨としているため、マルチレベルインバータの主回路構成は、例えば図５に何ら限定されるものではない。
【００２０】
以下では、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータであってＮ＝９の場合、すなわち９レベルインバータを例にとって実施形態を説明する。
【００２１】
図１に示すパルス発生部は、周波数指令に従って搬送波（周波数成分）を発生する搬送波発生器１０と、この発生器１０から出力される周波数成分に振幅を乗算したものを搬送波として出力する乗算器２０と、この乗算器２０から出力される搬送波に直流分を重畳するため、搬送波と８個（すなわちＮ−１個）のしきい値（しきい値１〜８とする）とをそれぞれ加算する８個の加算器Ａ１〜Ａ８と、出力電圧指令（例えばＲ相出力電圧指令）と加算器Ａ１〜Ａ８１の出力との大小関係を比較してＰＷＭパルスを得る８個の比較器Ｃ１〜Ｃ８と、これらの比較器Ｃ１〜Ｃ８の出力信号の論理を反転させる反転回路Ｉ１〜Ｉ８とから構成されている。そして、比較器Ｃ１〜Ｃ８の出力信号及び反転回路Ｉ１〜Ｉ８の出力信号が、例えば図５のＲ相のインバータユニット２０１Ｒ，２０２Ｒ内の合計１６個の半導体スイッチング素子を駆動するＰＷＭパルスとなる。
なお、搬送波の波形としては、高調波低減の観点から三角波が一般的であるが、のこぎり波や正弦波を使用してもよい。
【００２２】
インバータユニットの直流リンク電圧を１とすれば（図５のような構成例では２Ｅｄ＝１．０）、Ｎレベルインバータでは、搬送波振幅は１／（Ｎ−１）となり、Ｍ個（Ｍ＝Ｎ−１）のしきい値（しきい値１〜しきい値ｍ）は、下記の数式により求めたものを用意する。
しきい値＝１−｛２／（Ｎ−１）｝×Ｍ＋（１／Ｎ−１）
（なお、Ｍ＝１，２，……，Ｎ−１）
【００２３】
よって、９レベルインバータでは、搬送波振幅は０．１２５、８個のしきい値１〜しきい値８は、それぞれ、−０．８７５，−０．６２５，−０．３７５，−０．１２５，０．１２５，０．３７５，０．６２５，０．８７５となる。
【００２４】
上記構成において、ＰＷＭ運転モードから１パルス運転モードに移行する場合には、図４（ａ）または（ｂ）のように、出力周波数または出力電圧が増加するにつれて搬送波振幅または搬送波周波数を徐々に小さくしていき、最終的にゼロにする。また、１パルス運転モードからＰＷＭ運転モードに移行する場合には、出力周波数または出力電圧が減少するにつれて搬送波振幅または搬送波周波数を徐々に大きくしていき、最終的に最大値にする。
これにより、ＰＷＭ運転モードから１パルス運転モードへの移行、あるいはその逆方向の移行を円滑に行なうことができ、インバータ出力電圧の不連続状態や出力電流の急変、負荷のトルクリプル等の発生を防止することができる。
【００２５】
次に、図２は本発明の第２実施形態を示しており、請求項３，４に記載した発明の実施形態に相当する。以下では、図１の第１実施形態と異なる点を中心に説明する。
本実施形態では、出力電圧指令と搬送波とを加算器Ａにより加算すると共に、加算器Ａの出力と各しきい値１〜８とを比較器Ｃ１〜Ｃ８によりそれぞれ比較し、これらの比較器Ｃ１〜Ｃ８及び反転回路Ｉ１〜Ｉ８の出力からＰＷＭパルスを得る。
各しきい値１〜８の大きさや搬送波振幅、波形等は第１実施形態と同様である。
【００２６】
この実施形態においても、搬送波振幅または搬送波周波数を図４（ａ）または（ｂ）のように出力周波数または出力電圧に応じて変化させることで、両運転モード間の円滑な移行を実現することができる。
【００２７】
【発明の効果】
以上のように本発明によれば、複数パルスによるＰＷＭ運転モードから１パルス運転モード、またはその逆に円滑に移行させることができ、移行期間におけるインバータ出力電圧の不連続状態や出力電流の急変、負荷のトルクリプル等の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるパルス発生部の構成図である。
【図２】本発明の第２実施形態におけるパルス発生部の構成図である。
【図３】９レベルインバータにおける１パルス発生原理の説明図である。
【図４】出力周波数または出力電圧と搬送波振幅、搬送波周波数との関係を示す図である。
【図５】９レベルインバータの主回路構成図である。
【図６】図５の９レベルインバータの動作を示す波形図である。
【符号の説明】
１０ 搬送波発生器
２０ 乗算器
Ａ，Ａ１〜Ａ８ 加算器
Ｃ１〜Ｃ８ 比較器
Ｉ１〜Ｉ８ 反転回路
【発明の属する技術分野】
本発明は、インバータの出力電圧レベルが一相当たりＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法に関し、特に、インバータの出力周波数が高い状態において、ＰＷＭ制御されている運転モード（以下、必要に応じてＰＷＭ運転モードという）から１パルス運転モード（インバータ出力周波数とスイッチング素子の最大スイッチング周波数とが同一である運転モード）への移行時、またはその逆方向への移行時におけるスイッチングパターンの決定方法に特徴を有するマルチレベルインバータの制御方法に関する。
【０００２】
【従来の技術】
ここではマルチレベルインバータの例として、一相当たりの出力電圧レベルが９である９レベルインバータについて説明する。
図５は、９レベルインバータの構成例を示している。図において、１００は三相配電系統からＲ，Ｓ，Ｔ相の各相につき４組の三相交流電圧を出力する入力トランス、２０１Ｒ，２０２Ｒは、入力トランス１００のＲ相の４組の三相交流電圧のうちそれぞれ２組の三相交流電圧が入力され、整流器直列回路と、コンデンサ直列回路と、２つの単相３レベルインバータセルの直列回路とからなるＲ相インバータユニットである。同様にして、２０１Ｓ，２０２ＳはＳ相インバータユニット、２０１Ｔ，２０２ＴはＴ相インバータユニットであり、前段の各ユニット２０１Ｒ，２０１Ｓ，２０１Ｔの各相出力端子は一括接続されて出力端中性点となり、後段の各ユニット２０２Ｒ，２０２Ｓ，２０２Ｔの各相出力端子はそれぞれＲ相、Ｓ相、Ｔ相の出力端子として負荷としての三相電動機３００に接続されている。
【０００３】
図６（１）は、図５の９レベルインバータにおけるＰＷＭパルスの演算に用いる搬送波とＲ相電圧指令（変調率指令（振幅指令）をλ＊とする）との関係を示し、図６（２），（３），（４）はＲ相電圧、Ｓ相電圧、Ｒ−Ｓ相線間電圧ＶＲＳをそれぞれ示している。
９レベルインバータでは、各相出力電圧が９レベルをとり、Ｒ相電圧、Ｓ相電圧、Ｒ−Ｓ相線間電圧ＶＲＳにおける階段状の電圧波形の１ステップは、図５における各インバータユニットの直流リンク電圧をＥｄとすれば、Ｅｄ／２となる。
【０００４】
なお、この種のマルチレベルインバータのＰＷＭパルス発生方法は、平成１２年電気学会産業応用部門全国大会 ｐ．７５９や、本出願人による特開２００２−５８２５７（特願２０００−２４０３３９）に係る「多重電力変換器の制御装置」等により公知であるため、ここでは簡単に概略を説明する。
【０００５】
通常のインバータでは、搬送波と出力電圧指令との大小関係を比較してＰＷＭパルスを得ているが、マルチレベルインバータでは、搬送波に直流分を重畳することによりマルチレベルインバータのレベル数に応じた数の搬送波群を作成する。
例えば、９レベルインバータでは、Ｅｄ／２づつ直流レベルの異なる搬送波を図６（１）の如く８つ用意し（２Ｅｄ＝１．０とする）、各搬送波と出力電圧指令との大小関係を比較して対応する相の２つのインバータユニット（例えばＲ相では２０１Ｒ，２０２Ｒ）内の半導体スイッチング素子に対するＰＷＭパルスパターンを決定する。
【０００６】
この結果、Ｒ相、Ｓ相からは図６（２），（３）のような相電圧波形ＶＲ，ＶＳが得られ、その結果、Ｒ−Ｓ相線間電圧ＶＲＳは高調波の少ない正弦波状の電圧波形となる。
【０００７】
ここで、各スイッチング素子のスイッチング周波数は、搬送波の周波数に依存する。搬送波の周波数はインバータの出力周波数より高く設定する必要があるので、インバータの出力周波数が高い場合にはスイッチング素子のスイッチング周波数も高くなる。このようにスイッチング周波数が高い場合、スイッチング素子のスイッチング損失等が増加するため、効率が悪化する。また、場合によっては損失増加によりスイッチング素子が異常発熱し、最悪時には破損するおそれもある。このため、インバータの出力周波数を高くする際に制約があった。
【０００８】
そこで、IEEE Trans. On IA, Vol 32, No.3, 1996, p509に記載されている如く、インバータの出力周波数とスイッチング素子のスイッチング周波数とが同一になるように制御する方式（１パルス運転：インバータ出力電圧の半周期内のスイッチング素子の駆動パルス数を１とする）が提案されている。この１パルス運転方式によれば、スイッチング素子の損失を抑えることができ、高周波出力が可能となる。
【０００９】
【発明が解決しようとする課題】
インバータ出力電圧の半周期内に複数のパルスを発生させてスイッチング素子を駆動する従来のＰＷＭ運転モードから１パルス運転モードに移行する際に、基本波出力電圧の大きさ及び位相が一致していないと、パルス切替え時に、インバータの出力電圧が不連続になるのでインバータの出力電流が急変する。この電流跳躍は、インバータの過電流トリップ機能を働かせてしまったり、インバータの負荷が電動機の場合にトルクリプルを発生させるという問題がある。
そこで本発明は、複数パルスによるＰＷＭ運転モードと１パルス運転モードとの切替を円滑に行わせてインバータ出力電圧の不連続状態を解消し、出力電流の急変や負荷のトルクリプル等を引き起こすことのないマルチレベルインバータの制御方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係からインバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波とインバータの出力電圧指令とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、出力周波数または出力電圧の増加につれて搬送波の振幅または周波数を徐々に小さくするものである。
【００１１】
請求項２記載の発明は、異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波とインバータの出力電圧指令とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、出力周波数または出力電圧の減少につれて搬送波の振幅または周波数を徐々に大きくするものである。
【００１２】
以下に、本発明の作用を説明する。
まず、図３は９レベル（Ｎ＝９）インバータにおける１パルス運転時のパルスパターンの発生原理を示す図であり、上からＲ相電圧ＶＲ、Ｓ相電圧ＶＳ、Ｒ−Ｓ相線間電圧ＶＲＳをそれぞれ示している。
本発明では、インバータの出力電圧指令に対し、Ｅｄ／２ごとに、（−７／４）Ｅｄ〜（７／４）Ｅｄまでの８個（つまりＮ−１）の異なるしきい値を用意し、これらのしきい値を搬送波に重畳すると共に、後述する如く１パルス運転時には実質的に搬送波が前記しきい値のみになるようにした。なお、Ｅｄは図５に示した各インバータユニットにおける直流リンク電圧である。
【００１３】
このように１パルス運転時には、搬送波をしきい値に等しくして出力電圧指令との大小関係を比較することにより、対応するスイッチング素子のスイッチングパターンを決定する。この結果、インバータ出力電圧は図３に示すように方形波パルスを積み重ねた波形となる。
【００１４】
ここで本発明では、複数パルスによるＰＷＭ運転モードから１パルス運転モードへ移行する際に出力電圧が不連続にならないようにするため、この移行期間では、
（ａ）搬送波の振幅を、インバータの出力周波数または出力電圧が高くなるにつれて徐々に小さくし、最終的にゼロにする、
または、
（ｂ）搬送波の周波数を、インバータの出力周波数または出力電圧が高くなるにつれて徐々に小さくし、最終的にゼロにする、
という２つの方法を採ることとした。
１パルス運転モードからＰＷＭ運転モードに移行する際は上記と逆に、その移行期間において、搬送波の振幅または周波数を、インバータの出力周波数または出力電圧が小さくなるにつれて徐々に大きくし、最終的に最大値になるようにした。
【００１５】
図４は、ＰＷＭ運転モード及び１パルス運転モードの期間と両モードの移行期間におけるインバータ出力周波数または出力電圧、搬送波振幅、搬送波周波数の様子を示している。前述した如く、本発明では、ＰＷＭ運転モードと１パルス運転モードとを切り替える際の移行期間に、（ａ）では搬送波の振幅を徐々に変化させ、（ｂ）では搬送波の周波数を徐々に変化させる。
なお、搬送波の振幅または周波数がゼロの状態は、図３において各しきい値と電圧指令とを比較する状態に相当しており、移行期間内に搬送波振幅または搬送波周波数を徐々に小さくして最終的にゼロにすることにより、複数パルスによるＰＷＭ運転モードから１パルス運転モードへのスムーズな切替を実現することができる。
【００１６】
また、請求項３記載の発明は、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、前記インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、前記インバータの出力周波数または出力電圧の増加につれて前記搬送波の振幅または周波数を徐々に小さくするものである。
【００１７】
請求項４記載の発明は、異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較してＰＷＭパルスを作成すると共に、インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、インバータの出力周波数または出力電圧の減少につれて搬送波の振幅または周波数を徐々に大きくするものである。
【００１８】
これらの請求項３，４記載の発明では、出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とを比較することによってＰＷＭパルスを作成し、ＰＷＭ運転モードと１パルス運転モードとの移行期間では前記同様に搬送波の振幅または周波数を徐々に変化させることにより、両モード間の移行を円滑に行わせる。
【００１９】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態におけるＰＷＭパルス発生部の構成図であり、本実施形態は請求項１，２の発明に相当する。図１は一相分（例えばＲ相）のパルス発生部を示しており、実際には、マルチレベルインバータの出力相数に応じた数のパルス発生部が設けられる。本発明はＰＷＭ制御されるマルチレベルインバータのパルスパターンの決定方法を要旨としているため、マルチレベルインバータの主回路構成は、例えば図５に何ら限定されるものではない。
【００２０】
以下では、一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータであってＮ＝９の場合、すなわち９レベルインバータを例にとって実施形態を説明する。
【００２１】
図１に示すパルス発生部は、周波数指令に従って搬送波（周波数成分）を発生する搬送波発生器１０と、この発生器１０から出力される周波数成分に振幅を乗算したものを搬送波として出力する乗算器２０と、この乗算器２０から出力される搬送波に直流分を重畳するため、搬送波と８個（すなわちＮ−１個）のしきい値（しきい値１〜８とする）とをそれぞれ加算する８個の加算器Ａ１〜Ａ８と、出力電圧指令（例えばＲ相出力電圧指令）と加算器Ａ１〜Ａ８１の出力との大小関係を比較してＰＷＭパルスを得る８個の比較器Ｃ１〜Ｃ８と、これらの比較器Ｃ１〜Ｃ８の出力信号の論理を反転させる反転回路Ｉ１〜Ｉ８とから構成されている。そして、比較器Ｃ１〜Ｃ８の出力信号及び反転回路Ｉ１〜Ｉ８の出力信号が、例えば図５のＲ相のインバータユニット２０１Ｒ，２０２Ｒ内の合計１６個の半導体スイッチング素子を駆動するＰＷＭパルスとなる。
なお、搬送波の波形としては、高調波低減の観点から三角波が一般的であるが、のこぎり波や正弦波を使用してもよい。
【００２２】
インバータユニットの直流リンク電圧を１とすれば（図５のような構成例では２Ｅｄ＝１．０）、Ｎレベルインバータでは、搬送波振幅は１／（Ｎ−１）となり、Ｍ個（Ｍ＝Ｎ−１）のしきい値（しきい値１〜しきい値ｍ）は、下記の数式により求めたものを用意する。
しきい値＝１−｛２／（Ｎ−１）｝×Ｍ＋（１／Ｎ−１）
（なお、Ｍ＝１，２，……，Ｎ−１）
【００２３】
よって、９レベルインバータでは、搬送波振幅は０．１２５、８個のしきい値１〜しきい値８は、それぞれ、−０．８７５，−０．６２５，−０．３７５，−０．１２５，０．１２５，０．３７５，０．６２５，０．８７５となる。
【００２４】
上記構成において、ＰＷＭ運転モードから１パルス運転モードに移行する場合には、図４（ａ）または（ｂ）のように、出力周波数または出力電圧が増加するにつれて搬送波振幅または搬送波周波数を徐々に小さくしていき、最終的にゼロにする。また、１パルス運転モードからＰＷＭ運転モードに移行する場合には、出力周波数または出力電圧が減少するにつれて搬送波振幅または搬送波周波数を徐々に大きくしていき、最終的に最大値にする。
これにより、ＰＷＭ運転モードから１パルス運転モードへの移行、あるいはその逆方向の移行を円滑に行なうことができ、インバータ出力電圧の不連続状態や出力電流の急変、負荷のトルクリプル等の発生を防止することができる。
【００２５】
次に、図２は本発明の第２実施形態を示しており、請求項３，４に記載した発明の実施形態に相当する。以下では、図１の第１実施形態と異なる点を中心に説明する。
本実施形態では、出力電圧指令と搬送波とを加算器Ａにより加算すると共に、加算器Ａの出力と各しきい値１〜８とを比較器Ｃ１〜Ｃ８によりそれぞれ比較し、これらの比較器Ｃ１〜Ｃ８及び反転回路Ｉ１〜Ｉ８の出力からＰＷＭパルスを得る。
各しきい値１〜８の大きさや搬送波振幅、波形等は第１実施形態と同様である。
【００２６】
この実施形態においても、搬送波振幅または搬送波周波数を図４（ａ）または（ｂ）のように出力周波数または出力電圧に応じて変化させることで、両運転モード間の円滑な移行を実現することができる。
【００２７】
【発明の効果】
以上のように本発明によれば、複数パルスによるＰＷＭ運転モードから１パルス運転モード、またはその逆に円滑に移行させることができ、移行期間におけるインバータ出力電圧の不連続状態や出力電流の急変、負荷のトルクリプル等の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるパルス発生部の構成図である。
【図２】本発明の第２実施形態におけるパルス発生部の構成図である。
【図３】９レベルインバータにおける１パルス発生原理の説明図である。
【図４】出力周波数または出力電圧と搬送波振幅、搬送波周波数との関係を示す図である。
【図５】９レベルインバータの主回路構成図である。
【図６】図５の９レベルインバータの動作を示す波形図である。
【符号の説明】
１０ 搬送波発生器
２０ 乗算器
Ａ，Ａ１〜Ａ８ 加算器
Ｃ１〜Ｃ８ 比較器
Ｉ１〜Ｉ８ 反転回路
Claims (4)
- 一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波と前記インバータの出力電圧指令とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、出力周波数または出力電圧の増加につれて前記搬送波の振幅または周波数を徐々に小さくすることを特徴とするマルチレベルインバータの制御方法。 - 一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値をそれぞれ重畳させた（Ｎ−１）個の搬送波を作成し、これらの搬送波と前記インバータの出力電圧指令とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、出力周波数または出力電圧の減少につれて前記搬送波の振幅または周波数を徐々に大きくすることを特徴とするマルチレベルインバータの制御方法。 - 一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、前記インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードから前記半周期に１個のパルスを発生させる１パルス運転モードに移行する期間に、前記インバータの出力周波数または出力電圧の増加につれて前記搬送波の振幅または周波数を徐々に小さくすることを特徴とするマルチレベルインバータの制御方法。 - 一相当たりの出力電圧レベルがＮ（Ｎは３以上の自然数）個存在するマルチレベルインバータの制御方法であって、搬送波とインバータの出力電圧指令とを比較してその大小関係から前記インバータの半導体スイッチング素子に対するＰＷＭパルスを作成するマルチレベルインバータの制御方法において、
異なる直流レベルをもつ（Ｎ−１）個のしきい値を作成し、前記インバータの出力電圧指令に搬送波を重畳させた信号と（Ｎ−１）個のしきい値とをそれぞれ比較して前記ＰＷＭパルスを作成すると共に、前記インバータの出力電圧の半周期に１個のパルスを発生させる１パルス運転モードから前記半周期に複数のＰＷＭパルスを発生させるＰＷＭ運転モードに移行する期間に、前記インバータの出力周波数または出力電圧の減少につれて前記搬送波の振幅または周波数を徐々に大きくすることを特徴とするマルチレベルインバータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114757A JP3807340B2 (ja) | 2002-04-17 | 2002-04-17 | マルチレベルインバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114757A JP3807340B2 (ja) | 2002-04-17 | 2002-04-17 | マルチレベルインバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003319662A JP2003319662A (ja) | 2003-11-07 |
| JP3807340B2 true JP3807340B2 (ja) | 2006-08-09 |
Family
ID=29533588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114757A Expired - Fee Related JP3807340B2 (ja) | 2002-04-17 | 2002-04-17 | マルチレベルインバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807340B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101826609B1 (ko) | 2017-08-23 | 2018-03-22 | 주식회사 에코스 | 3상 3레벨 전력변환장치의 pwm 제어 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7252118B2 (en) | 2003-09-30 | 2007-08-07 | Reliance Electric Technologies, Llc | Motor coil winding and insertion method and apparatus |
| US11374505B2 (en) | 2018-08-30 | 2022-06-28 | Hitachi Astemo, Ltd. | Inverter device for performing a power conversion operation to convert DC power to AC power |
| JP2021151077A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社日立製作所 | 電力変換装置、および電力変換装置の制御方法 |
-
2002
- 2002-04-17 JP JP2002114757A patent/JP3807340B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101826609B1 (ko) | 2017-08-23 | 2018-03-22 | 주식회사 에코스 | 3상 3레벨 전력변환장치의 pwm 제어 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003319662A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yaragatti | Design and implementation of active neutral-point-clamped nine-level reduced device count inverter: an application to grid integrated renewable energy sources. | |
| JP5417641B2 (ja) | 電力変換装置 | |
| Do et al. | A PWM scheme for a fault-tolerant three-level quasi-switched boost T-type inverter | |
| Chowdhury et al. | A dual inverter for an open end winding induction motor drive without an isolation transformer | |
| Sanchez-Ruiz et al. | Continuous phase-shifted selective harmonic elimination and DC-link voltage balance solution for H-bridge multilevel configurations, applied to 5L HNPC | |
| Banaei et al. | Analysis of a generalized symmetrical multilevel inverter | |
| Naik et al. | A new two-phase five-level converter for three-phase isolated grid-tied systems with inherent capacitor balancing and reduced component count | |
| JP4096502B2 (ja) | 多重電力変換器の制御装置 | |
| Song et al. | One-Cycle Control of induction machine traction drive for high speed railway part I: Multi-pulse width modulation region | |
| Saied et al. | On three-phase six-switches voltage source inverter: A 150° conduction mode | |
| JPS63242171A (ja) | 電力変換装置 | |
| JP3807340B2 (ja) | マルチレベルインバータの制御方法 | |
| Woldegiorgis et al. | A new DC-link capacitor voltage balancing method for three-level SVM strategies based on two-level space vector diagram | |
| Susheela et al. | Performance analysis of four level NPC and NNPC inverters using capacitor voltage balancing method | |
| Wu et al. | SHE-PWM control for a four-level hybrid-clamped inverter | |
| JP2010220332A (ja) | 電力変換装置 | |
| CN111133668A (zh) | 逆变器系统 | |
| Hou et al. | A novel general space vector modulation algorithm for multilevel inverter based on imaginary coordination | |
| Raki et al. | Reduction of common-mode voltage in cascaded H-bridge inverter under faulty conditions | |
| JP3177085B2 (ja) | 電力変換装置 | |
| Tirupathi et al. | A 3-phase nine-level inverter topology with improved capacitor voltage balancing method | |
| Sharifzadeh et al. | Multi-objective SHM-PWM modulation technique for CMV control in 3-phase inverters | |
| Jamuna et al. | MSPWM & MTPWM techniques for asymmetric H-bridge multilevel inverter | |
| JPH1052062A (ja) | ３レベルインバータの制御装置 | |
| Salehahari et al. | New coupled-inductor based multilevel inverter with extension capability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |