JP4096502B2 - 多重電力変換器の制御装置 - Google Patents
多重電力変換器の制御装置 Download PDFInfo
- Publication number
- JP4096502B2 JP4096502B2 JP2000240339A JP2000240339A JP4096502B2 JP 4096502 B2 JP4096502 B2 JP 4096502B2 JP 2000240339 A JP2000240339 A JP 2000240339A JP 2000240339 A JP2000240339 A JP 2000240339A JP 4096502 B2 JP4096502 B2 JP 4096502B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- power converter
- generating
- pwm
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数台の単相電力変換器を直列接続した多重電力変換器の制御装置に関し、詳しくはＰＷＭ（パルス幅変調）制御方式による多重電力変換器の電圧制御装置に関する。
【０００２】
【従来の技術】
図１３に、直列多重電力変換器の主回路構成を示す。同図において、Ｑ１〜Ｑ２４は主回路のスイッチングを行うためのＩＧＢＴ、Ｃ１〜Ｃ６は平滑コンデンサ、４０１，４０２，５０１，５０２，６０１，６０２は直流電源である。
１０１，１０２，２０１，２０２，３０１，３０２はＲ，Ｓ，Ｔ相のインバータユニットであり、これらはそれぞれが先のＩＧＢＴ４個と平滑コンデンサ１個から構成されている。Ｍは負荷としての交流電動機である。各平滑コンデンサＣ１〜Ｃ６は、それぞれ絶縁された直流電源から電力が供給される構成である。
【０００３】
図１３の例では、２台のインバータユニットの出力端を直列に接続することで１相分の電力変換器を構成し、これを３組用いてスター結線することで３相の直列多重電力変換器を構成している。この構成では、１相当りのインバータユニット数をｎ（ｎは２以上の整数）とすると、最大で（２ｎ＋１）個の電圧レベル（電位）を出力可能である。図１３の例はｎ＝２であるから、出力可能な電圧レベル数は最大５個となる。
なお、図１３では直流電圧源を定電圧源として表現しているが、実際の装置では変圧器の出力側にダイオード整流器などを接続し、交流を直流に変換する方法が一般的である。但し、用途によっては蓄電池や太陽電池を直流電源として動作させることも可能である。
図１３のような構成の主回路は、例えば公知文献１（「Multilevel Conveters ? A New Breed of Power Converters」（IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. 32, NO.3, MAY/JUNE 1996））などに記載されている。
【０００４】
次に、図１４を用いて主回路１相分のスイッチング状態（半導体素子のオンまたはオフの状態）を説明する。図１４は図１３のＲ相１相分のＩＧＢＴ（Ｑ１〜Ｑ８）に対して、スイッチング状態と出力端中性点０を基準とした出力電圧との対応を示している。単相インバータを基本とした構成なので、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６、Ｑ７とＱ８の２個づつの４組の素子はそれぞれオン状態とオフ状態が排他的（一方がオン状態の時、他方はオフ状態）な動作関係になる。
出力電圧が＋２Ｅｄの状態ではＱ２，Ｑ３，Ｑ６，Ｑ７がオン状態、これらと排他的な動作関係のＱ１，Ｑ４，Ｑ５，Ｑ８はオフ状態となる。逆に−２Ｅｄの状態ではＱ１，Ｑ４，Ｑ５，Ｑ８がオン状態、これらと排他的な動作関係のＱ２，Ｑ３，Ｑ６，Ｑ７はオフ状態となる。他の＋Ｅｄ，０（零），−Ｅｄも同様に、図１４からスイッチング状態を決定すれば対応する電圧が出力される。なお、＋Ｅｄ，０（零），−Ｅｄは複数のスイッチング状態の組合わせが考えられるが、該当する出力電圧から適当なスイッチング状態を選択すればよい。
【０００５】
図１５は搬送波４個と正弦波の電圧指令１個を比較することでＰＷＭ演算を行い、出力電圧を制御するＰＷＭ方式の一例である。同図（１）ＰＷＭ演算における電圧指令Ｖ＊は、その振幅を表す変調率指令λ＊と位相指令θ＊とから演算された値である。これらの関係は電圧指令を正弦波として以下の数式（１）で表される。
Ｖ＊＝λ＊・ｓｉｎθ＊ …………（１）
【０００６】
図１５におけるＴＲＩ１〜ＴＲＩ４は、基準となる搬送波にバイアス分を加算または減算した結果である。基準となる搬送波をＴｒとすると、ＴＲＩ１〜ＴＲＩ４はそれぞれの振幅分を考慮して数式（２）〜数式（５）で表される。
ＴＲＩ１＝Ｔｒ＋１．０ …………（２）
ＴＲＩ２＝Ｔｒ−１．０ …………（３）
ＴＲＩ３＝Ｔｒ＋３．０ …………（４）
ＴＲＩ４＝Ｔｒ−３．０ …………（５）
基準となる搬送波Ｔｒは、例えば図１６のような振幅１．０、周波数ｆｃで表される三角波とすればよい。
【０００７】
以上の例のように、電圧指令と搬送波との比較によりＰＷＭ信号を発生する場合、電圧を緻密に制御するには電圧指令が搬送波を越えて変化しないことが望ましい。これは、電圧指令が三角波を越えると電圧指令の大きさに対する出力電圧の大きさの線形性が無くなるためである。
従って、制御装置としての電圧指令の最大振幅は搬送波ＴＲＩ３の正側ピーク点と搬送波ＴＲＩ４の負側ピーク点とする方が良い。このことから、以降の説明では、搬送波ＴＲＩ３の正側ピーク点を電圧指令の＋１００％、搬送波ＴＲＩ４の負側ピーク点を−１００％にそれぞれ基準化して説明する。
図１５の（１）では、（ ）内に示した＋１００％、＋５０％、−５０％、−１００％の値が電圧指令を基準化した値である。
【０００８】
搬送波に対して図１２に示すように電圧指令との位置関係から決定された状態は、図１４に示すスイッチング状態と出力電圧との関係に対応する。これらの関係に基づいて図１７に示すような経路でＱ１〜Ｑ８に対しＰＷＭ信号を分配してスイッチングすれば、インバータユニットごとの出力電圧は図１５の（２），（３）のようになり、これらを合成すると図１５（４）に示すような１相分の出力電圧Ｖが得られる。
但し、図１４に示すごとく、出力電圧では＋２Ｅｄと−２Ｅｄは１通りのスイッチング状態しか存在しないが、＋Ｅｄと−Ｅｄはそれぞれ４通りづつ、０（零電位）は６通りのスイッチング状態が考えられる。複数の状態を持つ出力電圧に移行する場合は、スイッチング動作が最も少なくて済む状態を選べばよい。
【０００９】
図１５は電圧指令の振幅が＋５０％以上（λ＊≧＋５０％）の場合を示しているが、振幅が＋５０％を越えない（λ＊＜＋５０％）時は図２０のような波形となる。
以上、Ｒ相について説明したが、残りのＳ相、Ｔ相についても電圧指令に１２０°づつ位相差を付けて同様のＰＷＭ演算によりそれぞれの出力電圧を決定することができる。なお、電圧指令に対する三角波の数（Ｔｎ個）は１相当たりのインバータユニット数（ｎ台）から決まり、その関係はＴｎ＝２ｎである。先のように、図１３の例ではｎ＝２であるため、Ｔｎ＝４となる。
以上のような電圧指令と複数の三角波とを比較するＰＷＭ方式は、例えば公知文献２（「A New Multilevel PWM Method: A Theoretial Analisys」（IEEE TRANSACTIONS 1992-07 No.3））に記載されている。
【００１０】
図１８は多重電力変換器の別の構成であり、単相３レベルインバータ３台をスター結線した構成となっている。図において、４２１，５２１，６２１は直流電源、１１１，２１１，３１１は各相のインバータユニット、１５１，１５２，２５１，２５２，３５１，３５２は各相のインバータスタックである。
この構成では、１相当りのインバータユニット数をｍ（ｍは１以上の整数）とすると、その出力電圧は最大（４ｍ＋１）個の電圧レベル（電位）を出力可能である。従って、図１８の例ではｍ＝１として、出力可能な電圧レベル（電位）数は最大５個になる。このような変換装置は、例えば公知文献３（「スター結線方式による高圧インバータ」平成１１年電気学会全国大会）や公知文献４（「High Performance Current Control Techniques For Applications to Multilevel High Power Voltage Source Inverter」（IEEE Power Electronics Specialist Conference. Milwaukee, p672−682, 1989）等に記載されている。
【００１１】
図１９は、出力端中性点を基準とした１相分の出力電圧に対応するスイッチング状態をＲ相のＱ１〜Ｑ８に対して示している。単相３レベルインバータを基本とした構成であるため、Ｑ１とＱ３、Ｑ２とＱ４、Ｑ５とＱ７、Ｑ６とＱ８の４組の素子がそれぞれ排他的な動作関係になる。このような３レベルインバータの動作については、特開昭５６−７４０８８号公報などに紹介されている。
【００１２】
以上のような回路方式の変換装置に対しても、先の図１５または図２０と図１２に示すようなＰＷＭ演算によって出力の状態を決定し、その状態を基に図１９からスイッチング状態を決めればよい。これらの関係に基づいて図２１に示す経路によりＱ１〜Ｑ８に対し信号を分配してスイッチングすれば、図１３の変換装置と同様に電圧指令の大きさに応じて図１５または図２０の（４）に示すような出力電圧Ｖが得られる。
なお、図１５と図２０における（２）インバータユニット１と（３）インバータユニット２は、図１８の回路ではそれぞれインバータスタック１と同２に対応する。
【００１３】
ここで、ＰＷＭ演算において電圧指令と比較される三角波の数（Ｔｍ個）はインバータユニット数（ｍ台）に対してＴｍ＝４ｍで表される。従って、図１８の場合はｍ＝１であるから、三角波の数はＴｍ＝４となる。
【００１４】
【発明が解決しようとする課題】
従来技術として図１３に示した多重電力変換器の動作は図１５に示すようになるが、同図において（２）及び（３）はインバータユニット１とインバータユニット２の個別の出力電圧である。この図から明らかなように、従来技術では、電圧指令の１周期中において各インバータユニットが正（図中の＋Ｅｄ）または負（図中の−Ｅｄ）の電圧を出力する期間が異なる。インバータユニットが正または負の電圧を出力する期間は平滑コンデンサを含む直流電源回路から負荷に対して出力電流が流れ、電力が供給される。従って、電圧指令の１周期中において正または負の電圧を出力する期間がインバータユニット毎に異なると、それらの電力分担も異なる。
【００１５】
このように電力分担が異なる（アンバランスな）状態は、図２０のようにインバータ出力電圧が比較的小さい場合は更に顕著となる。すなわち、同図の（２）と（３）から明らかなように、インバータユニット１のみが電力を供給し、インバータユニット２は全く電力を供給しない状態となる。
【００１６】
また、直流電源回路に出力電流が流れると、この電流によって平滑コンデンサの電圧も変動する。この時の電圧変動の大きさは直流電源回路に流れるインバータの出力電流によって決まるので、上述したような電力分担のアンバランスがあるとインバータユニット間で平滑コンデンサの電圧変動の大きさも異なり、一部の平滑コンデンサの変動が大きくなる恐れがある。電力分担のアンバランスは、結果として多重電力変換器の一部の直流電源回路に対する負荷や平滑コンデンサの電圧変動の増大をもたらし、その部分に損失が集中する結果、発熱量が極端に多くなったり機器の耐用年数が短くなる等の問題を生じる。この発熱による問題を回避するには直流電源回路の電力供給能力（容量）を大きくするか、または装置の冷却能力を強化するなどの対策が考えられるが、いずれも装置の大型化や価格の高騰につながるので不経済である。
【００１７】
以上の問題は図１８に示した多重電力変換器についても同様であるが、この構成ではインバータユニットのみならず、同一のインバータユニット内の各スタック間で発熱のアンバランスが発生する。さらに、図１８の例では平滑コンデンサが直列に接続されているため、図１３の場合よりコンデンサの電圧変動の影響も大きくなる。
【００１８】
そこで本発明は、出力電圧の大きさに関係なく多重電力変換器を構成するインバータユニットやスタック間の電力分担のアンバランスや発熱量の増加を防止し、小形で経済的な制御装置を提供しようとするものである。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、直流電源回路に接続されたｎ（ｎは２以上の整数）台の単相電力変換器の交流出力端を直列接続して最大で２ｎ＋１個の電位を出力可能な直列多重電力変換器を制御するための制御装置であって、前記直列多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｎ台の単相電力変換器の半導体素子をスイッチングするための２ｎ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｎ台の単相電力変換器が等しい間隔でスイッチングするように前記２ｎ個のＰＷＭ信号をｎ台の単相電力変換器に均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された２ｎ個のＰＷＭ信号をｎ台の単相電力変換器の半導体素子に与えてスイッチングすることにより、各単相電力変換器による電力分担を均等化させるものである。
【００２０】
請求項２に記載した発明は、直流電源回路両端の正電位点と負電位点との間に直列接続された第１〜第４の半導体素子と、前記正電位点と負電位点との間に直列接続された第１，第２のコンデンサと、前記第１，第２の半導体素子の相互接続点と前記第３，第４の半導体素子の相互接続点との間において前記第２，第３の半導体素子の直列接続回路に対し逆並列接続された第１，第２のダイオードの直列回路と、を備え、これら第１，第２のダイオードの相互接続点が前記第１，第２のコンデンサの相互接続点に接続されるとともに、前記第１〜第４の半導体素子及び第１，第２のダイオードを有するスタックを２個備えてなる単相電力変換器をｍ（ｍは２以上の整数）台組み合わせて構成され、１相当たり最大で４ｍ＋１個の電位を出力可能な多重電力変換器を制御するための制御装置であって、前記多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｍ台の単相電力変換器の半導体素子をスイッチングするための４ｍ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｍ台の単相電力変換器を構成する２ｍ台のスタックが等しい間隔でスイッチングするように前記４ｍ個のＰＷＭ信号を２ｍ台のスタックに均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された４ｍ個のＰＷＭ信号を２ｍ台のスタックの半導体素子に与えてスイッチングすることにより、各単相電力変換器内のスタックによる電力分担を均等化させるものである。
【００２１】
本発明においては、単相電力変換器の半導体素子をスイッチングするＰＷＭ信号を発生するための搬送波に同期した選択信号を生成し、この選択信号に基づきＰＷＭ信号を電圧指令の大きさに合わせて各インバータユニットや各スタックに分配し、インバータユニット同士またはスタック同士が交互にスイッチングするようにして電力分担を均等化させる。
【００２２】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１に記載した発明の実施形態に相当し、図１３に示した多重電力変換器をスイッチング動作させるために電圧指令からＰＷＭ信号を発生する制御ブロック図である。
同図において、１は変調率指令（振幅指令）λ＊と位相指令θ＊とから前述の数式（１）により電圧指令Ｖ＊を決定する電圧指令演算回路、１０は搬送波としての三角波ＴＲＩを発生する搬送波発生回路、２０は三角波ＴＲＩに同期したパルス選択信号ＰＳＥＬを出力する選択信号発生回路、６１は電圧指令Ｖ＊と三角波ＴＲＩとからＰＷＭ信号を演算するＰＷＭ演算部、７１は、ＰＷＭ演算部６１で演算されたＰＷＭ信号を、電圧指令Ｖ＊の大きさとパルス選択信号ＰＳＥＬとに基づいて各インバータユニットに均等に分配するパルス均等化演算部である。
すなわち、パルス均等化演算部７１から出力される４個のＰＷＭ信号とそれらを反転回路（図示せず）により反転させた４個のＰＷＭ信号との計８個の信号が、たとえば図１３のＲ相インバータユニット１０１，１０２の合計８個のＩＧＢＴ Ｑ１〜Ｑ８に与えられる。
【００２３】
次に、図５〜図８を用いて図４に示す電圧指令の各レベル毎の基本的な動作について説明する。これらは一定値の電圧指令に対して従来技術のＰＷＭ演算により一方のインバータユニットのみがスイッチング動作しているものを、図３のようなパルス選択信号ＰＳＥＬによって２台のＲ相インバータユニット１，２（１０１，１０２）に均等に分配する様子を示している。
【００２４】
図５は、図４のレベル０に示すように電圧指令Ｖ＊の大きさが−１００％≦Ｖ＊＜−５０％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ４と比較される状態であり、図１２の状態４と状態５を交互に繰り返す。
パルス均等化前の各インバータユニット１，２の出力電圧は、図５の（２），（３）のようにインバータユニット１が−Ｅｄを出力し続け、インバータユニット２が−Ｅｄと０（零電位）を交互に出力している。このままの状態では電力分担がインバータユニット１に偏るので、パルス選択信号ＰＳＥＬに基づいてパルス均等化演算部７１の演算結果によりインバータユニット１とインバータユニット２が交互に等しい間隔でスイッチングするようにＰＷＭ信号を分配する。
【００２５】
パルス選択信号ＰＳＥＬが図３の区間番号“０”と“１”の状態の時はインバータユニット１、区間番号“２”と“３”の状態の時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。なお、区間番号はパルス選択信号ＰＳＥＬのBit０、Bit１の「Ｌ」または「Ｈ」レベルの組み合わせに対応している。
この結果、パルス均等化後の各インバータユニット１，２の出力電圧は図５の（５）、（６）の如く、互いに等間隔で交互にスイッチングできるようになり、電力分担も均等化される。
図５（７）は１相分の出力電圧（たとえばＲ相出力電圧）であり、各インバータユニット１，２の出力電圧の合成に等しい。同図から明らかなように、パルス均等化の前と後で相電圧の大きさは変化しない。従って、負荷には均等化前と同じ電圧指令通りの電圧が印加されるので、電動機の制御性能は何ら損なわれることがない。
【００２６】
図６は、図４のレベル１に示すように電圧指令Ｖ＊の大きさが−５０％≦Ｖ＊＜０の状態における動作である。この場合、電圧指令は三角波ＴＲＩ２と比較され、パルス均等化前はインバータユニット１が−Ｅｄと０（零電位）を交互に出力する。これに対してパルス均等化後は２台のインバータユニット１，２が交互に等間隔で−Ｅｄと０（零電位）を出力し、電力分担が均等化される。
また、パルス選択信号ＰＳＥＬが図３の区間番号“０”と“３”である時はインバータユニット１、区間番号“１”と“２”である時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２７】
図７は、図４のレベル２に示すように電圧指令Ｖ＊の大きさが０≦Ｖ＊≦５０％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ１と比較され、パルス均等化前はインバータユニット１が０（零電位）と＋Ｅｄを交互に出力し、インバータユニット２は０（零電位）を出力する。これに対してパルス均等化後は２台のインバータユニットが交互に等間隔で０（零電位）と＋Ｅｄを出力し、電力分担が均等化される。また、パルス選択信号ＰＳＥＬが図３の区間番号“２”と“３”である時はインバータユニット１、区間番号“０”と“１”である時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２８】
図８は、図４のレベル３に示すように電圧指令Ｖ＊の大きさが５０％≦Ｖ＊≦１００％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ３と比較され、パルス均等化前はインバータユニット１が０（零電位）と＋Ｅｄを交互に出力し、インバータユニット２は＋Ｅｄを出力する。これに対してパルス均等化後は２台のインバータユニットが交互に等間隔で０（零電位）と＋Ｅｄを出力し、電力分担が均等化される。また、パルス選択信号ＰＳＥＬが図３の区間番号“１”と“２”の状態の時はインバータユニット１、区間番号“０”と“３”の状態ではインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２９】
次に、図９，図１０を用いて正弦波電圧指令の１周期に対する動作を説明する。これらの図は、いずれも均等化後の波形図であり、図９は電圧指令が＋１００％〜−１００％の範囲の場合、図１０は＋５０％〜−５０％の範囲の場合である。
また、図１１は図１におけるパルス均等化演算部７１の処理を示すフローチャートである。
【００３０】
図９の（２）電圧レベル判定は、パルス均等化演算部７１内で演算される信号であり、図４のごとく電圧指令の大きさに基づいてレベル０〜レベル３を判定した結果である。
このようにして電圧指令のレベルが判定されると、図１１のフローチャートによってレベル０の時は図５，レベル１の時は図６，レベル２の時は図７，レベル３の時は図８に示したようにそれぞれの手順でＰＷＭ信号を分配することにより、各インバータユニット間の電力分担が均等化されることになる。
【００３１】
図１０の例では、電圧指令の零を境界としてレベル１の状態とレベル２の状態とが切り替えられ、図９と同様にそれぞれの手順でＰＷＭ信号を分配して各インバータユニット間の電力分担が均等化される。
【００３２】
次に、請求項２に記載した発明の実施形態を説明する。図２は、図１８に示した多重電力変換器の制御ブロック図であり、パルス均等化演算部７２が図１８におけるインバータユニット内のスタック１とスタック２（たとえばＲ相インバータユニット１１１内のスタック１５１，１５２）にＰＷＭ信号を分配する演算を行う。その際、図１の実施形態と同様に、パルス均等化演算部７２から出力される４個のＰＷＭ信号とそれらを反転回路（図示せず）により反転させた４個のＰＷＭ信号との計８個の信号が、図１８のＲ相インバータユニット１１１内のスタック１５１，１５２の合計８個のＩＧＢＴ Ｑ１〜Ｑ８に与えられる。
なお、図２における他の部分については、その構成が図１と同一であるため説明を省略する。
【００３３】
本実施形態における電圧指令のレベル毎の動作は、図５〜図８において「インバータユニット１」を「スタック１」、「インバータユニット２」を「スタック２」と読み替えればよい。また、交流の電圧を発生する過程についても、図９及び図１０において「インバータユニット１」を「スタック１」、「インバータユニット２」を「スタック２」と読み替えればよい。
【００３４】
【発明の効果】
以上のように本発明によれば、図９、図１０をそれぞれ図１５、図２０と比較すれば明らかなごとく、電圧指令の大きさに応じてＰＷＭ信号を分配することにより、各インバータユニットまたは各スタックが正または負の電圧を出力する期間をほぼ等しくして各インバータユニット間または各スタック間の電力分担を均等化することができる。
これにより、損失の集中や発熱量の偏りを防ぎ、装置の小型化、低価格化に寄与することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す制御ブロック図である。
【図２】本発明の他の実施形態を示す制御ブロック図である。
【図３】本発明の実施形態における区間番号と選択信号との対応関係を示す図である。
【図４】本発明の実施形態における電圧レベルと電圧指令の大きさとの対応関係を示す図である。
【図５】本発明の実施形態の動作を示す波形図である。
【図６】本発明の実施形態の動作を示す波形図である。
【図７】本発明の実施形態の動作を示す波形図である。
【図８】本発明の実施形態の動作を示す波形図である。
【図９】本発明の実施形態における電圧指令１周期分の動作波形図である。
【図１０】本発明の実施形態における電圧指令１周期分の動作波形図である。
【図１１】本発明の実施形態の動作を示すフローチャートである。
【図１２】本発明の実施形態における状態１〜５、ＰＷＭ演算及び出力電圧の対応関係を示す図である。
【図１３】従来技術を示す主回路構成図である。
【図１４】図１３の主回路１相分のスイッチング状態を示す図である。
【図１５】従来技術の動作を示す波形図である。
【図１６】従来技術における基準搬送波の説明図である。
【図１７】従来技術におけるＰＷＭ信号の分配方法を示す図である。
【図１８】従来技術を示す主回路構成図である。
【図１９】図１８の主回路１相分のスイッチング状態を示す図である。
【図２０】従来技術の動作を示す波形図である。
【図２１】従来技術におけるＰＷＭ信号の分配方法を示す図である。
【符号の説明】
１ 電圧指令演算回路
１０ 搬送波発生回路
２０ 選択信号発生回路
６１ ＰＷＭ演算部
７１，７２ パルス均等化演算部
【発明の属する技術分野】
本発明は、複数台の単相電力変換器を直列接続した多重電力変換器の制御装置に関し、詳しくはＰＷＭ（パルス幅変調）制御方式による多重電力変換器の電圧制御装置に関する。
【０００２】
【従来の技術】
図１３に、直列多重電力変換器の主回路構成を示す。同図において、Ｑ１〜Ｑ２４は主回路のスイッチングを行うためのＩＧＢＴ、Ｃ１〜Ｃ６は平滑コンデンサ、４０１，４０２，５０１，５０２，６０１，６０２は直流電源である。
１０１，１０２，２０１，２０２，３０１，３０２はＲ，Ｓ，Ｔ相のインバータユニットであり、これらはそれぞれが先のＩＧＢＴ４個と平滑コンデンサ１個から構成されている。Ｍは負荷としての交流電動機である。各平滑コンデンサＣ１〜Ｃ６は、それぞれ絶縁された直流電源から電力が供給される構成である。
【０００３】
図１３の例では、２台のインバータユニットの出力端を直列に接続することで１相分の電力変換器を構成し、これを３組用いてスター結線することで３相の直列多重電力変換器を構成している。この構成では、１相当りのインバータユニット数をｎ（ｎは２以上の整数）とすると、最大で（２ｎ＋１）個の電圧レベル（電位）を出力可能である。図１３の例はｎ＝２であるから、出力可能な電圧レベル数は最大５個となる。
なお、図１３では直流電圧源を定電圧源として表現しているが、実際の装置では変圧器の出力側にダイオード整流器などを接続し、交流を直流に変換する方法が一般的である。但し、用途によっては蓄電池や太陽電池を直流電源として動作させることも可能である。
図１３のような構成の主回路は、例えば公知文献１（「Multilevel Conveters ? A New Breed of Power Converters」（IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. 32, NO.3, MAY/JUNE 1996））などに記載されている。
【０００４】
次に、図１４を用いて主回路１相分のスイッチング状態（半導体素子のオンまたはオフの状態）を説明する。図１４は図１３のＲ相１相分のＩＧＢＴ（Ｑ１〜Ｑ８）に対して、スイッチング状態と出力端中性点０を基準とした出力電圧との対応を示している。単相インバータを基本とした構成なので、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６、Ｑ７とＱ８の２個づつの４組の素子はそれぞれオン状態とオフ状態が排他的（一方がオン状態の時、他方はオフ状態）な動作関係になる。
出力電圧が＋２Ｅｄの状態ではＱ２，Ｑ３，Ｑ６，Ｑ７がオン状態、これらと排他的な動作関係のＱ１，Ｑ４，Ｑ５，Ｑ８はオフ状態となる。逆に−２Ｅｄの状態ではＱ１，Ｑ４，Ｑ５，Ｑ８がオン状態、これらと排他的な動作関係のＱ２，Ｑ３，Ｑ６，Ｑ７はオフ状態となる。他の＋Ｅｄ，０（零），−Ｅｄも同様に、図１４からスイッチング状態を決定すれば対応する電圧が出力される。なお、＋Ｅｄ，０（零），−Ｅｄは複数のスイッチング状態の組合わせが考えられるが、該当する出力電圧から適当なスイッチング状態を選択すればよい。
【０００５】
図１５は搬送波４個と正弦波の電圧指令１個を比較することでＰＷＭ演算を行い、出力電圧を制御するＰＷＭ方式の一例である。同図（１）ＰＷＭ演算における電圧指令Ｖ＊は、その振幅を表す変調率指令λ＊と位相指令θ＊とから演算された値である。これらの関係は電圧指令を正弦波として以下の数式（１）で表される。
Ｖ＊＝λ＊・ｓｉｎθ＊ …………（１）
【０００６】
図１５におけるＴＲＩ１〜ＴＲＩ４は、基準となる搬送波にバイアス分を加算または減算した結果である。基準となる搬送波をＴｒとすると、ＴＲＩ１〜ＴＲＩ４はそれぞれの振幅分を考慮して数式（２）〜数式（５）で表される。
ＴＲＩ１＝Ｔｒ＋１．０ …………（２）
ＴＲＩ２＝Ｔｒ−１．０ …………（３）
ＴＲＩ３＝Ｔｒ＋３．０ …………（４）
ＴＲＩ４＝Ｔｒ−３．０ …………（５）
基準となる搬送波Ｔｒは、例えば図１６のような振幅１．０、周波数ｆｃで表される三角波とすればよい。
【０００７】
以上の例のように、電圧指令と搬送波との比較によりＰＷＭ信号を発生する場合、電圧を緻密に制御するには電圧指令が搬送波を越えて変化しないことが望ましい。これは、電圧指令が三角波を越えると電圧指令の大きさに対する出力電圧の大きさの線形性が無くなるためである。
従って、制御装置としての電圧指令の最大振幅は搬送波ＴＲＩ３の正側ピーク点と搬送波ＴＲＩ４の負側ピーク点とする方が良い。このことから、以降の説明では、搬送波ＴＲＩ３の正側ピーク点を電圧指令の＋１００％、搬送波ＴＲＩ４の負側ピーク点を−１００％にそれぞれ基準化して説明する。
図１５の（１）では、（ ）内に示した＋１００％、＋５０％、−５０％、−１００％の値が電圧指令を基準化した値である。
【０００８】
搬送波に対して図１２に示すように電圧指令との位置関係から決定された状態は、図１４に示すスイッチング状態と出力電圧との関係に対応する。これらの関係に基づいて図１７に示すような経路でＱ１〜Ｑ８に対しＰＷＭ信号を分配してスイッチングすれば、インバータユニットごとの出力電圧は図１５の（２），（３）のようになり、これらを合成すると図１５（４）に示すような１相分の出力電圧Ｖが得られる。
但し、図１４に示すごとく、出力電圧では＋２Ｅｄと−２Ｅｄは１通りのスイッチング状態しか存在しないが、＋Ｅｄと−Ｅｄはそれぞれ４通りづつ、０（零電位）は６通りのスイッチング状態が考えられる。複数の状態を持つ出力電圧に移行する場合は、スイッチング動作が最も少なくて済む状態を選べばよい。
【０００９】
図１５は電圧指令の振幅が＋５０％以上（λ＊≧＋５０％）の場合を示しているが、振幅が＋５０％を越えない（λ＊＜＋５０％）時は図２０のような波形となる。
以上、Ｒ相について説明したが、残りのＳ相、Ｔ相についても電圧指令に１２０°づつ位相差を付けて同様のＰＷＭ演算によりそれぞれの出力電圧を決定することができる。なお、電圧指令に対する三角波の数（Ｔｎ個）は１相当たりのインバータユニット数（ｎ台）から決まり、その関係はＴｎ＝２ｎである。先のように、図１３の例ではｎ＝２であるため、Ｔｎ＝４となる。
以上のような電圧指令と複数の三角波とを比較するＰＷＭ方式は、例えば公知文献２（「A New Multilevel PWM Method: A Theoretial Analisys」（IEEE TRANSACTIONS 1992-07 No.3））に記載されている。
【００１０】
図１８は多重電力変換器の別の構成であり、単相３レベルインバータ３台をスター結線した構成となっている。図において、４２１，５２１，６２１は直流電源、１１１，２１１，３１１は各相のインバータユニット、１５１，１５２，２５１，２５２，３５１，３５２は各相のインバータスタックである。
この構成では、１相当りのインバータユニット数をｍ（ｍは１以上の整数）とすると、その出力電圧は最大（４ｍ＋１）個の電圧レベル（電位）を出力可能である。従って、図１８の例ではｍ＝１として、出力可能な電圧レベル（電位）数は最大５個になる。このような変換装置は、例えば公知文献３（「スター結線方式による高圧インバータ」平成１１年電気学会全国大会）や公知文献４（「High Performance Current Control Techniques For Applications to Multilevel High Power Voltage Source Inverter」（IEEE Power Electronics Specialist Conference. Milwaukee, p672−682, 1989）等に記載されている。
【００１１】
図１９は、出力端中性点を基準とした１相分の出力電圧に対応するスイッチング状態をＲ相のＱ１〜Ｑ８に対して示している。単相３レベルインバータを基本とした構成であるため、Ｑ１とＱ３、Ｑ２とＱ４、Ｑ５とＱ７、Ｑ６とＱ８の４組の素子がそれぞれ排他的な動作関係になる。このような３レベルインバータの動作については、特開昭５６−７４０８８号公報などに紹介されている。
【００１２】
以上のような回路方式の変換装置に対しても、先の図１５または図２０と図１２に示すようなＰＷＭ演算によって出力の状態を決定し、その状態を基に図１９からスイッチング状態を決めればよい。これらの関係に基づいて図２１に示す経路によりＱ１〜Ｑ８に対し信号を分配してスイッチングすれば、図１３の変換装置と同様に電圧指令の大きさに応じて図１５または図２０の（４）に示すような出力電圧Ｖが得られる。
なお、図１５と図２０における（２）インバータユニット１と（３）インバータユニット２は、図１８の回路ではそれぞれインバータスタック１と同２に対応する。
【００１３】
ここで、ＰＷＭ演算において電圧指令と比較される三角波の数（Ｔｍ個）はインバータユニット数（ｍ台）に対してＴｍ＝４ｍで表される。従って、図１８の場合はｍ＝１であるから、三角波の数はＴｍ＝４となる。
【００１４】
【発明が解決しようとする課題】
従来技術として図１３に示した多重電力変換器の動作は図１５に示すようになるが、同図において（２）及び（３）はインバータユニット１とインバータユニット２の個別の出力電圧である。この図から明らかなように、従来技術では、電圧指令の１周期中において各インバータユニットが正（図中の＋Ｅｄ）または負（図中の−Ｅｄ）の電圧を出力する期間が異なる。インバータユニットが正または負の電圧を出力する期間は平滑コンデンサを含む直流電源回路から負荷に対して出力電流が流れ、電力が供給される。従って、電圧指令の１周期中において正または負の電圧を出力する期間がインバータユニット毎に異なると、それらの電力分担も異なる。
【００１５】
このように電力分担が異なる（アンバランスな）状態は、図２０のようにインバータ出力電圧が比較的小さい場合は更に顕著となる。すなわち、同図の（２）と（３）から明らかなように、インバータユニット１のみが電力を供給し、インバータユニット２は全く電力を供給しない状態となる。
【００１６】
また、直流電源回路に出力電流が流れると、この電流によって平滑コンデンサの電圧も変動する。この時の電圧変動の大きさは直流電源回路に流れるインバータの出力電流によって決まるので、上述したような電力分担のアンバランスがあるとインバータユニット間で平滑コンデンサの電圧変動の大きさも異なり、一部の平滑コンデンサの変動が大きくなる恐れがある。電力分担のアンバランスは、結果として多重電力変換器の一部の直流電源回路に対する負荷や平滑コンデンサの電圧変動の増大をもたらし、その部分に損失が集中する結果、発熱量が極端に多くなったり機器の耐用年数が短くなる等の問題を生じる。この発熱による問題を回避するには直流電源回路の電力供給能力（容量）を大きくするか、または装置の冷却能力を強化するなどの対策が考えられるが、いずれも装置の大型化や価格の高騰につながるので不経済である。
【００１７】
以上の問題は図１８に示した多重電力変換器についても同様であるが、この構成ではインバータユニットのみならず、同一のインバータユニット内の各スタック間で発熱のアンバランスが発生する。さらに、図１８の例では平滑コンデンサが直列に接続されているため、図１３の場合よりコンデンサの電圧変動の影響も大きくなる。
【００１８】
そこで本発明は、出力電圧の大きさに関係なく多重電力変換器を構成するインバータユニットやスタック間の電力分担のアンバランスや発熱量の増加を防止し、小形で経済的な制御装置を提供しようとするものである。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、直流電源回路に接続されたｎ（ｎは２以上の整数）台の単相電力変換器の交流出力端を直列接続して最大で２ｎ＋１個の電位を出力可能な直列多重電力変換器を制御するための制御装置であって、前記直列多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｎ台の単相電力変換器の半導体素子をスイッチングするための２ｎ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｎ台の単相電力変換器が等しい間隔でスイッチングするように前記２ｎ個のＰＷＭ信号をｎ台の単相電力変換器に均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された２ｎ個のＰＷＭ信号をｎ台の単相電力変換器の半導体素子に与えてスイッチングすることにより、各単相電力変換器による電力分担を均等化させるものである。
【００２０】
請求項２に記載した発明は、直流電源回路両端の正電位点と負電位点との間に直列接続された第１〜第４の半導体素子と、前記正電位点と負電位点との間に直列接続された第１，第２のコンデンサと、前記第１，第２の半導体素子の相互接続点と前記第３，第４の半導体素子の相互接続点との間において前記第２，第３の半導体素子の直列接続回路に対し逆並列接続された第１，第２のダイオードの直列回路と、を備え、これら第１，第２のダイオードの相互接続点が前記第１，第２のコンデンサの相互接続点に接続されるとともに、前記第１〜第４の半導体素子及び第１，第２のダイオードを有するスタックを２個備えてなる単相電力変換器をｍ（ｍは２以上の整数）台組み合わせて構成され、１相当たり最大で４ｍ＋１個の電位を出力可能な多重電力変換器を制御するための制御装置であって、前記多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｍ台の単相電力変換器の半導体素子をスイッチングするための４ｍ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｍ台の単相電力変換器を構成する２ｍ台のスタックが等しい間隔でスイッチングするように前記４ｍ個のＰＷＭ信号を２ｍ台のスタックに均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された４ｍ個のＰＷＭ信号を２ｍ台のスタックの半導体素子に与えてスイッチングすることにより、各単相電力変換器内のスタックによる電力分担を均等化させるものである。
【００２１】
本発明においては、単相電力変換器の半導体素子をスイッチングするＰＷＭ信号を発生するための搬送波に同期した選択信号を生成し、この選択信号に基づきＰＷＭ信号を電圧指令の大きさに合わせて各インバータユニットや各スタックに分配し、インバータユニット同士またはスタック同士が交互にスイッチングするようにして電力分担を均等化させる。
【００２２】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１に記載した発明の実施形態に相当し、図１３に示した多重電力変換器をスイッチング動作させるために電圧指令からＰＷＭ信号を発生する制御ブロック図である。
同図において、１は変調率指令（振幅指令）λ＊と位相指令θ＊とから前述の数式（１）により電圧指令Ｖ＊を決定する電圧指令演算回路、１０は搬送波としての三角波ＴＲＩを発生する搬送波発生回路、２０は三角波ＴＲＩに同期したパルス選択信号ＰＳＥＬを出力する選択信号発生回路、６１は電圧指令Ｖ＊と三角波ＴＲＩとからＰＷＭ信号を演算するＰＷＭ演算部、７１は、ＰＷＭ演算部６１で演算されたＰＷＭ信号を、電圧指令Ｖ＊の大きさとパルス選択信号ＰＳＥＬとに基づいて各インバータユニットに均等に分配するパルス均等化演算部である。
すなわち、パルス均等化演算部７１から出力される４個のＰＷＭ信号とそれらを反転回路（図示せず）により反転させた４個のＰＷＭ信号との計８個の信号が、たとえば図１３のＲ相インバータユニット１０１，１０２の合計８個のＩＧＢＴ Ｑ１〜Ｑ８に与えられる。
【００２３】
次に、図５〜図８を用いて図４に示す電圧指令の各レベル毎の基本的な動作について説明する。これらは一定値の電圧指令に対して従来技術のＰＷＭ演算により一方のインバータユニットのみがスイッチング動作しているものを、図３のようなパルス選択信号ＰＳＥＬによって２台のＲ相インバータユニット１，２（１０１，１０２）に均等に分配する様子を示している。
【００２４】
図５は、図４のレベル０に示すように電圧指令Ｖ＊の大きさが−１００％≦Ｖ＊＜−５０％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ４と比較される状態であり、図１２の状態４と状態５を交互に繰り返す。
パルス均等化前の各インバータユニット１，２の出力電圧は、図５の（２），（３）のようにインバータユニット１が−Ｅｄを出力し続け、インバータユニット２が−Ｅｄと０（零電位）を交互に出力している。このままの状態では電力分担がインバータユニット１に偏るので、パルス選択信号ＰＳＥＬに基づいてパルス均等化演算部７１の演算結果によりインバータユニット１とインバータユニット２が交互に等しい間隔でスイッチングするようにＰＷＭ信号を分配する。
【００２５】
パルス選択信号ＰＳＥＬが図３の区間番号“０”と“１”の状態の時はインバータユニット１、区間番号“２”と“３”の状態の時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。なお、区間番号はパルス選択信号ＰＳＥＬのBit０、Bit１の「Ｌ」または「Ｈ」レベルの組み合わせに対応している。
この結果、パルス均等化後の各インバータユニット１，２の出力電圧は図５の（５）、（６）の如く、互いに等間隔で交互にスイッチングできるようになり、電力分担も均等化される。
図５（７）は１相分の出力電圧（たとえばＲ相出力電圧）であり、各インバータユニット１，２の出力電圧の合成に等しい。同図から明らかなように、パルス均等化の前と後で相電圧の大きさは変化しない。従って、負荷には均等化前と同じ電圧指令通りの電圧が印加されるので、電動機の制御性能は何ら損なわれることがない。
【００２６】
図６は、図４のレベル１に示すように電圧指令Ｖ＊の大きさが−５０％≦Ｖ＊＜０の状態における動作である。この場合、電圧指令は三角波ＴＲＩ２と比較され、パルス均等化前はインバータユニット１が−Ｅｄと０（零電位）を交互に出力する。これに対してパルス均等化後は２台のインバータユニット１，２が交互に等間隔で−Ｅｄと０（零電位）を出力し、電力分担が均等化される。
また、パルス選択信号ＰＳＥＬが図３の区間番号“０”と“３”である時はインバータユニット１、区間番号“１”と“２”である時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２７】
図７は、図４のレベル２に示すように電圧指令Ｖ＊の大きさが０≦Ｖ＊≦５０％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ１と比較され、パルス均等化前はインバータユニット１が０（零電位）と＋Ｅｄを交互に出力し、インバータユニット２は０（零電位）を出力する。これに対してパルス均等化後は２台のインバータユニットが交互に等間隔で０（零電位）と＋Ｅｄを出力し、電力分担が均等化される。また、パルス選択信号ＰＳＥＬが図３の区間番号“２”と“３”である時はインバータユニット１、区間番号“０”と“１”である時はインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２８】
図８は、図４のレベル３に示すように電圧指令Ｖ＊の大きさが５０％≦Ｖ＊≦１００％の状態における動作である。この場合、電圧指令は三角波ＴＲＩ３と比較され、パルス均等化前はインバータユニット１が０（零電位）と＋Ｅｄを交互に出力し、インバータユニット２は＋Ｅｄを出力する。これに対してパルス均等化後は２台のインバータユニットが交互に等間隔で０（零電位）と＋Ｅｄを出力し、電力分担が均等化される。また、パルス選択信号ＰＳＥＬが図３の区間番号“１”と“２”の状態の時はインバータユニット１、区間番号“０”と“３”の状態ではインバータユニット２がスイッチングするようにＰＷＭ信号を分配する。
【００２９】
次に、図９，図１０を用いて正弦波電圧指令の１周期に対する動作を説明する。これらの図は、いずれも均等化後の波形図であり、図９は電圧指令が＋１００％〜−１００％の範囲の場合、図１０は＋５０％〜−５０％の範囲の場合である。
また、図１１は図１におけるパルス均等化演算部７１の処理を示すフローチャートである。
【００３０】
図９の（２）電圧レベル判定は、パルス均等化演算部７１内で演算される信号であり、図４のごとく電圧指令の大きさに基づいてレベル０〜レベル３を判定した結果である。
このようにして電圧指令のレベルが判定されると、図１１のフローチャートによってレベル０の時は図５，レベル１の時は図６，レベル２の時は図７，レベル３の時は図８に示したようにそれぞれの手順でＰＷＭ信号を分配することにより、各インバータユニット間の電力分担が均等化されることになる。
【００３１】
図１０の例では、電圧指令の零を境界としてレベル１の状態とレベル２の状態とが切り替えられ、図９と同様にそれぞれの手順でＰＷＭ信号を分配して各インバータユニット間の電力分担が均等化される。
【００３２】
次に、請求項２に記載した発明の実施形態を説明する。図２は、図１８に示した多重電力変換器の制御ブロック図であり、パルス均等化演算部７２が図１８におけるインバータユニット内のスタック１とスタック２（たとえばＲ相インバータユニット１１１内のスタック１５１，１５２）にＰＷＭ信号を分配する演算を行う。その際、図１の実施形態と同様に、パルス均等化演算部７２から出力される４個のＰＷＭ信号とそれらを反転回路（図示せず）により反転させた４個のＰＷＭ信号との計８個の信号が、図１８のＲ相インバータユニット１１１内のスタック１５１，１５２の合計８個のＩＧＢＴ Ｑ１〜Ｑ８に与えられる。
なお、図２における他の部分については、その構成が図１と同一であるため説明を省略する。
【００３３】
本実施形態における電圧指令のレベル毎の動作は、図５〜図８において「インバータユニット１」を「スタック１」、「インバータユニット２」を「スタック２」と読み替えればよい。また、交流の電圧を発生する過程についても、図９及び図１０において「インバータユニット１」を「スタック１」、「インバータユニット２」を「スタック２」と読み替えればよい。
【００３４】
【発明の効果】
以上のように本発明によれば、図９、図１０をそれぞれ図１５、図２０と比較すれば明らかなごとく、電圧指令の大きさに応じてＰＷＭ信号を分配することにより、各インバータユニットまたは各スタックが正または負の電圧を出力する期間をほぼ等しくして各インバータユニット間または各スタック間の電力分担を均等化することができる。
これにより、損失の集中や発熱量の偏りを防ぎ、装置の小型化、低価格化に寄与することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す制御ブロック図である。
【図２】本発明の他の実施形態を示す制御ブロック図である。
【図３】本発明の実施形態における区間番号と選択信号との対応関係を示す図である。
【図４】本発明の実施形態における電圧レベルと電圧指令の大きさとの対応関係を示す図である。
【図５】本発明の実施形態の動作を示す波形図である。
【図６】本発明の実施形態の動作を示す波形図である。
【図７】本発明の実施形態の動作を示す波形図である。
【図８】本発明の実施形態の動作を示す波形図である。
【図９】本発明の実施形態における電圧指令１周期分の動作波形図である。
【図１０】本発明の実施形態における電圧指令１周期分の動作波形図である。
【図１１】本発明の実施形態の動作を示すフローチャートである。
【図１２】本発明の実施形態における状態１〜５、ＰＷＭ演算及び出力電圧の対応関係を示す図である。
【図１３】従来技術を示す主回路構成図である。
【図１４】図１３の主回路１相分のスイッチング状態を示す図である。
【図１５】従来技術の動作を示す波形図である。
【図１６】従来技術における基準搬送波の説明図である。
【図１７】従来技術におけるＰＷＭ信号の分配方法を示す図である。
【図１８】従来技術を示す主回路構成図である。
【図１９】図１８の主回路１相分のスイッチング状態を示す図である。
【図２０】従来技術の動作を示す波形図である。
【図２１】従来技術におけるＰＷＭ信号の分配方法を示す図である。
【符号の説明】
１ 電圧指令演算回路
１０ 搬送波発生回路
２０ 選択信号発生回路
６１ ＰＷＭ演算部
７１，７２ パルス均等化演算部
Claims (2)
- 直流電源回路に接続されたｎ（ｎは２以上の整数）台の単相電力変換器の交流出力端を直列接続して最大で２ｎ＋１個の電位を出力可能な直列多重電力変換器を制御するための制御装置であって、前記直列多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｎ台の単相電力変換器の半導体素子をスイッチングするための２ｎ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｎ台の単相電力変換器が等しい間隔でスイッチングするように前記２ｎ個のＰＷＭ信号をｎ台の単相電力変換器に均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された２ｎ個のＰＷＭ信号をｎ台の単相電力変換器の半導体素子に与えてスイッチングすることにより、各単相電力変換器による電力分担を均等化させることを特徴とする多重電力変換器の制御装置。 - 直流電源回路両端の正電位点と負電位点との間に直列接続された第１〜第４の半導体素子と、前記正電位点と負電位点との間に直列接続された第１，第２のコンデンサと、前記第１，第２の半導体素子の相互接続点と前記第３，第４の半導体素子の相互接続点との間において前記第２，第３の半導体素子の直列接続回路に対し逆並列接続された第１，第２のダイオードの直列回路と、を備え、これら第１，第２のダイオードの相互接続点が前記第１，第２のコンデンサの相互接続点に接続されるとともに、前記第１〜第４の半導体素子及び第１，第２のダイオードを有するスタックを２個備えてなる単相電力変換器をｍ（ｍは２以上の整数）台組み合わせて構成され、１相当たり最大で４ｍ＋１個の電位を出力可能な多重電力変換器を制御するための制御装置であって、前記多重電力変換器に対する電圧指令を発生する電圧指令演算手段と、前記電圧指令及び搬送波からｍ台の単相電力変換器の半導体素子をスイッチングするための４ｍ個のＰＷＭ信号を発生するＰＷＭ演算手段と、を備えた制御装置において、
前記搬送波を発生する搬送波発生手段と、
前記搬送波に同期したパルス選択信号を出力する選択信号発生手段と、
前記電圧指令の大きさと前記パルス選択信号とに基づいて、ｍ台の単相電力変換器を構成する２ｍ台のスタックが等しい間隔でスイッチングするように前記４ｍ個のＰＷＭ信号を２ｍ台のスタックに均等に分配するパルス均等化演算手段と、を有し、
前記パルス均等化演算手段から出力される均等化された４ｍ個のＰＷＭ信号を２ｍ台のスタックの半導体素子に与えてスイッチングすることにより、各単相電力変換器内のスタックによる電力分担を均等化させることを特徴とする多重電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240339A JP4096502B2 (ja) | 2000-08-08 | 2000-08-08 | 多重電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240339A JP4096502B2 (ja) | 2000-08-08 | 2000-08-08 | 多重電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058257A JP2002058257A (ja) | 2002-02-22 |
| JP4096502B2 true JP4096502B2 (ja) | 2008-06-04 |
Family
ID=18731711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240339A Expired - Lifetime JP4096502B2 (ja) | 2000-08-08 | 2000-08-08 | 多重電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096502B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4665602B2 (ja) * | 2004-09-10 | 2011-04-06 | 株式会社明電舎 | 多相直列多重電力変換装置のｐｗｍ制御方法 |
| JP2006320103A (ja) * | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 直列多重電力変換装置の制御装置 |
| JP4735188B2 (ja) * | 2005-10-25 | 2011-07-27 | 三菱電機株式会社 | 電力変換装置 |
| JP4915136B2 (ja) * | 2006-04-27 | 2012-04-11 | 富士電機株式会社 | 多重電力変換器の制御装置 |
| JP4931558B2 (ja) * | 2006-11-15 | 2012-05-16 | 栄 柴崎 | スイッチング電源装置 |
| JP5691272B2 (ja) * | 2010-07-13 | 2015-04-01 | 日産自動車株式会社 | 電力変換システム |
| WO2013190610A1 (ja) * | 2012-06-18 | 2013-12-27 | 株式会社 日立製作所 | 電源システム |
| KR101491658B1 (ko) * | 2013-04-25 | 2015-02-09 | 주식회사 피에스텍 | 스위칭 증폭기 장치 및 그 제어 방법 |
| JP6619647B2 (ja) * | 2015-02-26 | 2019-12-11 | 川崎重工業株式会社 | 電力変換装置及び電力変換装置の制御方法 |
| US11183948B2 (en) | 2018-01-29 | 2021-11-23 | Mitsubishi Electric Corporation | Series multiplex inverter |
| JP7002958B2 (ja) * | 2018-02-15 | 2022-01-20 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
| JP6947658B2 (ja) * | 2018-02-15 | 2021-10-13 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
| WO2020250358A1 (ja) | 2019-06-12 | 2020-12-17 | 三菱電機株式会社 | 電力変換装置 |
-
2000
- 2000-08-08 JP JP2000240339A patent/JP4096502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002058257A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016158A (en) | Parallel multi-inverter system and motor drive system using the same | |
| US6005788A (en) | Hybrid topology for multilevel power conversion | |
| EP0571755B1 (en) | Power converter for converting DC voltage into AC phase voltage having three levels of positive, zero and negative voltage | |
| JP4029709B2 (ja) | 電力変換装置 | |
| Rufer et al. | Asymmetric multilevel converter for high resolution voltage phasor generation | |
| Menzies et al. | Five-level GTO inverters for large induction motor drives | |
| US8223517B2 (en) | Power converting apparatus with main converter and sub-converter | |
| JP4999930B2 (ja) | 変換器の相モジュールにおける有効電力均衡の生成 | |
| US6594164B2 (en) | PWM controlled power conversion device | |
| JP4096502B2 (ja) | 多重電力変換器の制御装置 | |
| JP2006320103A (ja) | 直列多重電力変換装置の制御装置 | |
| JP6786017B1 (ja) | 電力変換装置 | |
| JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| Perantzakis et al. | A predictive current control technique for three-level NPC voltage source inverters | |
| Dekka et al. | Voltage balancing of a modular neutral-point-clamped converter with a carrier-based modulation scheme | |
| JP2018182841A (ja) | マルチレベル電力変換回路 | |
| Palanisamy et al. | A comparative analysis of hysteresis current control SVM and 3D-SVM for 3-level NPC inverter | |
| JP3903429B2 (ja) | 電力変換装置 | |
| US5151853A (en) | Cycloconverter and the method of controlling the same | |
| JPH08107698A (ja) | 空間ベクトルｐｗｍ制御方式 | |
| Darijevic et al. | Performance comparison of two four-level five-phase open-end winding drives | |
| JP3807340B2 (ja) | マルチレベルインバータの制御方法 | |
| JP2000037078A (ja) | マルチレベル電力変換装置 | |
| Das et al. | Multilevel converter topology suitable for separate and variable magnitude of DC sources | |
| Huang et al. | Extended operation of flying capacitor multilevel inverters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4096502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |