JPS58165668A - 電圧形インバ−タ - Google Patents
電圧形インバ−タInfo
- Publication number
- JPS58165668A JPS58165668A JP57046754A JP4675482A JPS58165668A JP S58165668 A JPS58165668 A JP S58165668A JP 57046754 A JP57046754 A JP 57046754A JP 4675482 A JP4675482 A JP 4675482A JP S58165668 A JPS58165668 A JP S58165668A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- counter
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１＠の値術分費〕
本発−は電圧時間積比較制御による電圧形インバータに
係り、波形成形する回路を改良しえ電圧形インバータに
調する。
係り、波形成形する回路を改良しえ電圧形インバータに
調する。
一般に電圧形インバータの出力電圧波形は正舷皺形が１
１壇しく、そ〇一方式として電圧時間積比較制御によ番
正蚊皺近似パルス幅ｆ調（以下ＰＷＭと称す）インバー
タが提案されてい番。
１壇しく、そ〇一方式として電圧時間積比較制御によ番
正蚊皺近似パルス幅ｆ調（以下ＰＷＭと称す）インバー
タが提案されてい番。
亀１図は従来の電圧時間積比較制御による正弦波近似Ｐ
ＷＭインバーメの一例を示すもので、１は周波数設定用
の可変抵抗器、ｘＦｔ加減遮制＠關路、１は電圧−ｍｍ
数変換器、４はアドレス指定カウンタで、仁のアドレス
指定カウンタ４は４ビツトアツグ力ウンタ４ｍ、４ｂと
からなっている。ｌは６進りンダカウンメ、＃１゜ａｈ
はリーシ゛オンリーメモリー（以下ＲＯＭと称す）であ
る、ＲＯＭ１ｍには電気角３００−９０°区間の縁間電
圧の電圧時間積値に関す纂データが記憶されている。Ｒ
ＯＭｊｂｉｌ（は電気角９０＠〜ｉｓｏ＠区間の縁間電
圧の電圧時間積値に関するデータが記憶されている。ｉ
ＬＯＭｇｍ。
ＷＭインバーメの一例を示すもので、１は周波数設定用
の可変抵抗器、ｘＦｔ加減遮制＠關路、１は電圧−ｍｍ
数変換器、４はアドレス指定カウンタで、仁のアドレス
指定カウンタ４は４ビツトアツグ力ウンタ４ｍ、４ｂと
からなっている。ｌは６進りンダカウンメ、＃１゜ａｈ
はリーシ゛オンリーメモリー（以下ＲＯＭと称す）であ
る、ＲＯＭ１ｍには電気角３００−９０°区間の縁間電
圧の電圧時間積値に関す纂データが記憶されている。Ｒ
ＯＭｊｂｉｌ（は電気角９０＠〜ｉｓｏ＠区間の縁間電
圧の電圧時間積値に関するデータが記憶されている。ｉ
ＬＯＭｇｍ。
６ｂ（Ｄデータハ３０°〜９０＠及び９Ｇ＠〜１ＢＧ”
の区間を適轟に勢分割され、その区間管でＯ電圧時間積
値Ｏ累計Ｉ［が記憶１れている。
の区間を適轟に勢分割され、その区間管でＯ電圧時間積
値Ｏ累計Ｉ［が記憶１れている。
１１Ｇ！図は＆ＯＭｇａ、ａｋのデータ例を示すもので
、電気角３０°〜９Ｇ＠及びｓｏｌ〜Ｉ Ｓ Ｏ”の区
間をそれぞれ６勢分しえ場合である。
、電気角３０°〜９Ｇ＠及びｓｏｌ〜Ｉ Ｓ Ｏ”の区
間をそれぞれ６勢分しえ場合である。
ＲＯＭｇｍ、及び６ｂに記憶されているデータは、アド
レス指定カランタ４暑、４ｂにより、凰０Ｍｇｍ、＃ｂ
のアドレスが指定され、読み出される。ＲＯＭ１ａＯ出
力は比較ｓｙａ＊８１にそれぞれ入力され、ＲＯＭａｍ
の出力は比較＠Ｗｂ、ａｂＫそれぞれ人力畜れる。
レス指定カランタ４暑、４ｂにより、凰０Ｍｇｍ、＃ｂ
のアドレスが指定され、読み出される。ＲＯＭ１ａＯ出
力は比較ｓｙａ＊８１にそれぞれ入力され、ＲＯＭａｍ
の出力は比較＠Ｗｂ、ａｂＫそれぞれ人力畜れる。
一方、発４７４＠１１から麺値する一定鴫期のパルスは
、アンドゲート（以下ムＮＤと称す）１１に入力され、
これから出力されるパルス例えば４ビツトアツプカウン
タからなる時間積算カウンｊＩ＃麿、１０１及びｆｌｂ
、１０ｂで積算力☆ントされる。この時間積算カウンタ
９゜１＃の積算値とＲＯＭｇ ａ 、ｇ ｂの出力値と
が比較＠ｒ 、 ａにおいてそれぞれ比較される。坤ち
、ＲＯＭｇｍの出力値と時間積算カウンタ９ｍ、１０ｍ
のカウント数がそれぞれ比較器１ａ、ｌｊａにおいてそ
の大小が比較され、オ九ＲＯＭ６ｂの出力値と時間積算
カウンタ９ｂ。
、アンドゲート（以下ムＮＤと称す）１１に入力され、
これから出力されるパルス例えば４ビツトアツプカウン
タからなる時間積算カウンｊＩ＃麿、１０１及びｆｌｂ
、１０ｂで積算力☆ントされる。この時間積算カウンタ
９゜１＃の積算値とＲＯＭｇ ａ 、ｇ ｂの出力値と
が比較＠ｒ 、 ａにおいてそれぞれ比較される。坤ち
、ＲＯＭｇｍの出力値と時間積算カウンタ９ｍ、１０ｍ
のカウント数がそれぞれ比較器１ａ、ｌｊａにおいてそ
の大小が比較され、オ九ＲＯＭ６ｂの出力値と時間積算
カウンタ９ｂ。
１０ｂのカウント数がそれぞれ比較器７ｂ。
８ｂにおいてその大小が比較される。そして（ＲＯＭｇ
ｍ、＃ｂの出力数値）〉（時間積算カウンタ９ｍ、９ｂ
、１０ｍ、１０ｂのカラン）１［）であれば、比較器７
ｍ、７ｂ、ａｍ。
ｍ、＃ｂの出力数値）〉（時間積算カウンタ９ｍ、９ｂ
、１０ｍ、１０ｂのカラン）１［）であれば、比較器７
ｍ、７ｂ、ａｍ。
１にの出力が＠ｌ”レベルになり、ｔた（ＲＯＭａｍ、
６ｂの出力数値）＜（時間積算カウンタ ９ｍ、９
ｂ、１０ｍ、１０ｂのカウントＩＢ）であれば、比ｖ！
ｖｍ＊ｒｂｅｓａｅｇｂの出力が＠Ｏ＃レベルになる。
６ｂの出力数値）＜（時間積算カウンタ ９ｍ、９
ｂ、１０ｍ、１０ｂのカウントＩＢ）であれば、比ｖ！
ｖｍ＊ｒｂｅｓａｅｇｂの出力が＠Ｏ＃レベルになる。
比較器ｒｍ、ｒｂ。
８ｍ、ａｈが１０”レベルを出力していると亀ハ、ソれ
Ｋ１１ｌ係する比較！ （Ｆ ａ 、 Ｆ ｂ 、 ａ
ｍ、８ｂのいずれか）に対する時間積算カウンタ（＃
畠、９ｂ、１０ｍ、ｊａｂのいずれか）はカウントをス
トップする。
Ｋ１１ｌ係する比較！ （Ｆ ａ 、 Ｆ ｂ 、 ａ
ｍ、８ｂのいずれか）に対する時間積算カウンタ（＃
畠、９ｂ、１０ｍ、ｊａｂのいずれか）はカウントをス
トップする。
そして６進りングカウンタ５は、アドレス指定カウンタ
４ｍ、４’ｂのカウントアツプ信号で１つづつ進み、６
パルスで一巡する。また、アドレス指定カウンタ４ｍ、
４ｂのカウントアツプ信号は、電気角で６０＠ごとに出
力される。即ち、アドレス指定カウンタ４ｍ、４ｂの最
大出力数値が電気角６０°分の数値を示し、ＲＯＭ１ｍ
、６ｋｈに記憶されているデータの電気角６０＠分のア
ドレス値となっている。
４ｍ、４’ｂのカウントアツプ信号で１つづつ進み、６
パルスで一巡する。また、アドレス指定カウンタ４ｍ、
４ｂのカウントアツプ信号は、電気角で６０＠ごとに出
力される。即ち、アドレス指定カウンタ４ｍ、４ｂの最
大出力数値が電気角６０°分の数値を示し、ＲＯＭ１ｍ
、６ｋｈに記憶されているデータの電気角６０＠分のア
ドレス値となっている。
ナオ、ｍ中１１１１を発ｆｆ１ｌｉｋ、ｘｓｌはｈＮＤ
ｇｉｍ１４．１６はインバータ、１１，１８Ｆｉラッチ
回路、１９は分配回路、Ｊ４）はトランジスタ駆動回路
、Ｉｌｌ、１１，１１，１４，１１．１６はトランジス
タ、ｓｒ、ｚａ、ｚｔｔ、ｇｏ。
ｇｉｍ１４．１６はインバータ、１１，１８Ｆｉラッチ
回路、１９は分配回路、Ｊ４）はトランジスタ駆動回路
、Ｉｌｌ、１１，１１，１４，１１．１６はトランジス
タ、ｓｒ、ｚａ、ｚｔｔ、ｇｏ。
３１．３１は葺ａｍ、１１は誘導電動顛、Ｊ４ｉｔ ［
ｆＩＩ題１１，３１はワンショット回路である。
ｆＩＩ題１１，３１はワンショット回路である。
このような構成のものにおいて、リングカウンタ５から
分配回路１９に入力される出力偵号は［３１１！Ｑ１）
のようになり、比較器８ａ、ａｈからの出力信号すなわ
ち、ラッチ回路１７，１８の入力信号は第３図（噂、ｅ
→のようになる。そして分配回路１９からはトランジス
タ駆動回路ｊ（ｌｖＣｉ！、第３図に）に示すようにＵ
、Ｕ、Ｖ。
分配回路１９に入力される出力偵号は［３１１！Ｑ１）
のようになり、比較器８ａ、ａｈからの出力信号すなわ
ち、ラッチ回路１７，１８の入力信号は第３図（噂、ｅ
→のようになる。そして分配回路１９からはトランジス
タ駆動回路ｊ（ｌｖＣｉ！、第３図に）に示すようにＵ
、Ｕ、Ｖ。
Ｖ、Ｗ、Ｗの加えられ、これによりインバータ主回路の
トランジスタ２１〜２６が順次動作し、これにより得ら
れる三相交流電圧により誘導電動機３１が回転軽動する
。
トランジスタ２１〜２６が順次動作し、これにより得ら
れる三相交流電圧により誘導電動機３１が回転軽動する
。
以上述べ大従来の電圧形インバー！では１時間積算カウ
ンタ９ ｍ’、 １０畠及び９ｂ、１０ｂの積算値が、
電圧時間積値の素針値を示す為に、６進りングカウンタ
ｉが１つ進むごとに、却ちアドレス指定カウンタ４ｍ、
４ｂがカウント・アップするごとに、時間積算カラン、
夕９ｍ。
ンタ９ ｍ’、 １０畠及び９ｂ、１０ｂの積算値が、
電圧時間積値の素針値を示す為に、６進りングカウンタ
ｉが１つ進むごとに、却ちアドレス指定カウンタ４ｍ、
４ｂがカウント・アップするごとに、時間積算カラン、
夕９ｍ。
１０ｍ及び９ｂ、ｊＯｂをり篭ツトする必要がめる、ま
え電圧時間積値の累計値をデータとして使用する為に、
データの数値は最低２桁（１６進数）、８ビツトを必要
とする。それ故第１図に示すように８ビツト出力のＲＯ
Ｍｇｍ。
え電圧時間積値の累計値をデータとして使用する為に、
データの数値は最低２桁（１６進数）、８ビツトを必要
とする。それ故第１図に示すように８ビツト出力のＲＯ
Ｍｇｍ。
６ｂを２個及びこれに対応する４ビツトの４個の比較器
ｒａ、ａｍ、ｒｂ、ＩＪｂ及び、これに対応する４ビツ
トのアップカラン！すなわち時間積算カウンタ９ｍ、１
０ｍ、９ｂ、１０ｋを４個必要とする。
ｒａ、ａｍ、ｒｂ、ＩＪｂ及び、これに対応する４ビツ
トのアップカラン！すなわち時間積算カウンタ９ｍ、１
０ｍ、９ｂ、１０ｋを４個必要とする。
本発明はこのような事情にかんがみてなされたもので、
ｍ間４圧の電圧時間積値に関するデータを記憶するＲＯ
Ｍを１個、これに対応する比較器を２個、アツプカウン
タを２個にすることが可能な゛磁圧形インバータを提供
することを目的とする。
ｍ間４圧の電圧時間積値に関するデータを記憶するＲＯ
Ｍを１個、これに対応する比較器を２個、アツプカウン
タを２個にすることが可能な゛磁圧形インバータを提供
することを目的とする。
本発明は電圧時間積値ＯＩＫ針″１をデータとして使用
せず、分割した区間の電圧時間積ｉＩｌ［ｔ′データと
して使用することにより上記目的な達成〔発明の実施例
〕 以下本発明の一実施例を第４図に示すプロッタ図を参照
して詳細に説明する。
せず、分割した区間の電圧時間積ｉＩｌ［ｔ′データと
して使用することにより上記目的な達成〔発明の実施例
〕 以下本発明の一実施例を第４図に示すプロッタ図を参照
して詳細に説明する。
図中１は員波数設定器、２は加減制限回路、１は電圧−
周波数変換器（以下Ｖ／Ｆ変換器という）で、とのＶ／
Ｆ変換器３の出力パルスをカウンタ４（以下アドレス指
定カウンタという）でカラン）Ｌ、ＲＯＭｇのアドレス
を順次指定し、ＲＯＭｇのデータを順次読み出す。ＲＯ
ＭＣＫは電圧時間積のデータが配憶されているのである
が、８ビツト中下位４ビットに線間電圧のｓθ°〜９０
”区間の電圧時間積値を、まえ上位４ビツトには線間電
圧の９０’〜１５ｏ０区間の電圧時間積値をデータとし
て記憶する。そして、このデーＪＵ３０’ 〜９０’及
び９０’ 〜１５０’の区間を轡分割して、その区間ご
との電圧時間積値からなり、そして、こめデータの数値
の尖きさを１６進数の１〜ｍｌでの数で表わすものとす
る。さらに、各データの境目、即ち、等分割し九区切の
境目を示す印として、たとえば１６進数のＦを使用し、
几ＯＭ＃のデータ中の境目に区切としてデータに書き込
んでおく。
周波数変換器（以下Ｖ／Ｆ変換器という）で、とのＶ／
Ｆ変換器３の出力パルスをカウンタ４（以下アドレス指
定カウンタという）でカラン）Ｌ、ＲＯＭｇのアドレス
を順次指定し、ＲＯＭｇのデータを順次読み出す。ＲＯ
ＭＣＫは電圧時間積のデータが配憶されているのである
が、８ビツト中下位４ビットに線間電圧のｓθ°〜９０
”区間の電圧時間積値を、まえ上位４ビツトには線間電
圧の９０’〜１５ｏ０区間の電圧時間積値をデータとし
て記憶する。そして、このデーＪＵ３０’ 〜９０’及
び９０’ 〜１５０’の区間を轡分割して、その区間ご
との電圧時間積値からなり、そして、こめデータの数値
の尖きさを１６進数の１〜ｍｌでの数で表わすものとす
る。さらに、各データの境目、即ち、等分割し九区切の
境目を示す印として、たとえば１６進数のＦを使用し、
几ＯＭ＃のデータ中の境目に区切としてデータに書き込
んでおく。
Ｉａ５図は、ＦＬＯＭ６に書き込まれたデータの内容の
一例を示す。電気角３０°〜９０°及び９０”１５０°
を６→分し、それぞれの区間の電圧時間積値データとし
、データの区切りとして、アトＬ／、ＫＪＡ、＃Ａ、７
ｍ、ム＃、Ｄ４．ＦＦＫ区切の印＠ｙ”を蕾き込んであ
る。アドレス指定カウンタ４、及びりングカウンタ５及
び分配器１９０作用は第１図で説明したものと全く同じ
であり、縞１図とは異なる点は、１ｓ４図ではＲＯＭｇ
のデータの内容が区間の電圧時間積を使用しているので
、区間の終りには時間積算カウンタ９０＠をリセットし
ておく必要がある。
一例を示す。電気角３０°〜９０°及び９０”１５０°
を６→分し、それぞれの区間の電圧時間積値データとし
、データの区切りとして、アトＬ／、ＫＪＡ、＃Ａ、７
ｍ、ム＃、Ｄ４．ＦＦＫ区切の印＠ｙ”を蕾き込んであ
る。アドレス指定カウンタ４、及びりングカウンタ５及
び分配器１９０作用は第１図で説明したものと全く同じ
であり、縞１図とは異なる点は、１ｓ４図ではＲＯＭｇ
のデータの内容が区間の電圧時間積を使用しているので
、区間の終りには時間積算カウンタ９０＠をリセットし
ておく必要がある。
このリセット信号をＲＯＭ１に１込んである区切りを示
すｉｉ”Ｆ”の出力ｔ＋Ｖで行なっている。
すｉｉ”Ｆ”の出力ｔ＋Ｖで行なっている。
１１ｉ４図ではＲＯＭｇの＠Ｆ”出力をＡＮＤ回路１５
で検出し１時間積算カウンメ＃なリセットすると共に、
この間時間積算カウンターの入力パルスをストップさせ
る。前述した従来（第１図）のものは電圧時間積値の累
計値をＲＯＭｇｍ、６ｂのデータとして使用している為
に、各々のＲＯＭｇｍ、＃ｂの出力に対して、個々に時
間積算カウンタを必要としたが、第４図の実施例では時
間積算カウンタ９はＲＯＭｇの上位４ビツトのデータ及
び下位４ビツトのデータに対して共通して使用出来るの
が特徴である。
で検出し１時間積算カウンメ＃なリセットすると共に、
この間時間積算カウンターの入力パルスをストップさせ
る。前述した従来（第１図）のものは電圧時間積値の累
計値をＲＯＭｇｍ、６ｂのデータとして使用している為
に、各々のＲＯＭｇｍ、＃ｂの出力に対して、個々に時
間積算カウンタを必要としたが、第４図の実施例では時
間積算カウンタ９はＲＯＭｇの上位４ビツトのデータ及
び下位４ビツトのデータに対して共通して使用出来るの
が特徴である。
そして、ＲＯＭｇの出力データの最大値は１６進数で＠
Ｅ”であるので、時間積算カウンタ９はカウント数＠Ｆ
”（１６進数表示）でカウントをストップしておく必要
がある。さもないと時間積算カウンメクはカウントアツ
プし、再び＠０”からカウントしてしまうからである。
Ｅ”であるので、時間積算カウンタ９はカウント数＠Ｆ
”（１６進数表示）でカウントをストップしておく必要
がある。さもないと時間積算カウンメクはカウントアツ
プし、再び＠０”からカウントしてしまうからである。
この為に、時間積算カウンタ９がカウント数１Ｆ”（１
６進数表示）を出力すると、ＮＡＮＤ回路１２を通し、
ＡＮＤ回路ＩＪのゲートを閉じて、尭儀器１１のパルス
信号が時間積算カウンタ９に入らないようにし、カウン
ト数を”Ｆ”のまま保持する。そしてＲＯＭｇの出力が
＠Ｆ”の数値を出力しで、はじめてリセットし、次の区
間の時間積電を積算カウントする。
６進数表示）を出力すると、ＮＡＮＤ回路１２を通し、
ＡＮＤ回路ＩＪのゲートを閉じて、尭儀器１１のパルス
信号が時間積算カウンタ９に入らないようにし、カウン
ト数を”Ｆ”のまま保持する。そしてＲＯＭｇの出力が
＠Ｆ”の数値を出力しで、はじめてリセットし、次の区
間の時間積電を積算カウントする。
次に比較器ｒにおいてはＲＯＭｇの下位４ビツトのデー
タと時間積算カランタフのカウント数とを比較し、（Ｒ
ＯＭｇの下位４ビツトの出力数値）〉（時間積算カウン
タ４のカウント数）であれば＠ １ ＃レベルを出力し
、（ＲＯＭｇの下位４ビツトの出力数値）Ｓ時間積算カ
ラン１９のカウント数）であれば＠０”レベルを出力す
る。また、比較器８も同様にＲＯＭｇの上位４ビツトの
データと時間積算カランタフのカウント数とを比較し、
（ＲＯＭｇの上位４ビツトの出力数値）〉（時間積算カ
ランタフのカウント数）であれば＠１”レベルを出力し
、（ＲＯＭ５の上位４ビツトの出力数値）≦（時間積算
カウンタ９のカウント数）であればＩＯ”レベルを出力
する。
タと時間積算カランタフのカウント数とを比較し、（Ｒ
ＯＭｇの下位４ビツトの出力数値）〉（時間積算カウン
タ４のカウント数）であれば＠ １ ＃レベルを出力し
、（ＲＯＭｇの下位４ビツトの出力数値）Ｓ時間積算カ
ラン１９のカウント数）であれば＠０”レベルを出力す
る。また、比較器８も同様にＲＯＭｇの上位４ビツトの
データと時間積算カランタフのカウント数とを比較し、
（ＲＯＭｇの上位４ビツトの出力数値）〉（時間積算カ
ランタフのカウント数）であれば＠１”レベルを出力し
、（ＲＯＭ５の上位４ビツトの出力数値）≦（時間積算
カウンタ９のカウント数）であればＩＯ”レベルを出力
する。
そして、これらの比較器ｒ、ａ＠ｏ”。
１１”レベルの匍号はラッチ回＃Ｉｋ１１．１８を通し
１分配−路１＃に与えられ、トランジスタ駆動回路２０
を通し、それぞれのインバーメ主ｌ路のトランジスタ素
子２１，２２，２３゜１４．２１．２６を駆動して、誘
導電動＠ｓｓに三相交流電圧を島える。
１分配−路１＃に与えられ、トランジスタ駆動回路２０
を通し、それぞれのインバーメ主ｌ路のトランジスタ素
子２１，２２，２３゜１４．２１．２６を駆動して、誘
導電動＠ｓｓに三相交流電圧を島える。
第６図４以上の説明内容をタイミング・チャートで示し
たものである。（（イ）は相゛嘔圧の０〜６０°分の出
力電圧値を示す。図では説明上アナＵグ的に示している
が、実際の相電圧としては同図（４）の各相のペース駆
動回路２０の出力が示すようなオン−オフのくり返し波
形の゛電圧が与えられる。（→はＶ／Ｆ変換器３０入力
である。
たものである。（（イ）は相゛嘔圧の０〜６０°分の出
力電圧値を示す。図では説明上アナＵグ的に示している
が、実際の相電圧としては同図（４）の各相のペース駆
動回路２０の出力が示すようなオン−オフのくり返し波
形の゛電圧が与えられる。（→はＶ／Ｆ変換器３０入力
である。
（ハ）はＶ／Ｆ変換器Ｊの出力で、与えられた入力゛電
圧ｖｆに対して、一定周期のパルス列を出力する０図で
は０〜６０°分で１九Ｆｌｉ’（１６進数）のパルス列
を示している。に）はアドレス指定カウンタ４の出力値
を１６進数が示している。出力＠１４，５４．ＩＢ、ム
９．Ｄ４．ＦＦはＲＯＭｇの電圧時間積データの境目を
示すデー ）メ番地を示している。（ホ）はｌ’Ｌ
ＯＭｇのデータ内容を承すものでに）に示す各アドレス
に対応して、上位４ビツト、下位４ビツトに、それぞれ
、前述のように亀５図で示したデータが配憶されている
。（へ）は発信器１１の発信パルスを示している。（ト
）は−関楕算カウンメ９の入力パルスを示し、１〜Ｆｔ
で入る。−は時間積算カウンタ９のカウント数でカウン
ト＠Ｆ”までカウントし、保持し、ＲＯＭの出力が１Ｆ
”でリセットし、′０”となる。（す）９図、（４）は
それぞれ比較器８、比較器１、ベース駆動回路２０の出
力波形を示している。
圧ｖｆに対して、一定周期のパルス列を出力する０図で
は０〜６０°分で１九Ｆｌｉ’（１６進数）のパルス列
を示している。に）はアドレス指定カウンタ４の出力値
を１６進数が示している。出力＠１４，５４．ＩＢ、ム
９．Ｄ４．ＦＦはＲＯＭｇの電圧時間積データの境目を
示すデー ）メ番地を示している。（ホ）はｌ’Ｌ
ＯＭｇのデータ内容を承すものでに）に示す各アドレス
に対応して、上位４ビツト、下位４ビツトに、それぞれ
、前述のように亀５図で示したデータが配憶されている
。（へ）は発信器１１の発信パルスを示している。（ト
）は−関楕算カウンメ９の入力パルスを示し、１〜Ｆｔ
で入る。−は時間積算カウンタ９のカウント数でカウン
ト＠Ｆ”までカウントし、保持し、ＲＯＭの出力が１Ｆ
”でリセットし、′０”となる。（す）９図、（４）は
それぞれ比較器８、比較器１、ベース駆動回路２０の出
力波形を示している。
１ｇ７図は、側６図のθ〜６０＠分をθ〜３６０゜分に
！！１ＮＬ、たものである。（（イ）は第６図の（イ）
をＯ〜３６０°まで示したもので（鴫は總６図のに）を
０〜３６０＠まで示したものである。しうは（ロ）０ｍ
形から一関電圧に直したものである。こむで−関電圧の
波形は正弦波近似ＰＷＭの波形になっている。却も、Ｕ
−Ｖの一関電圧を例にとって説明すると、相電圧Ｕの０
〜６０°間は縁間電圧Ｕ−Ｖ（２）３０°〜９０°に相
当し、しかもζＯｒ＆ｔｌのＵ−ｙ間の波形はＵ相のＩ
Ｉｌ形と同じ形を示している。このことはＲＯＭｇの下
位４ビツトのデータと同じという事で、正弦′ｔ＆電圧
の３０’〜９０゜に正弦波近似された事を意味する。
！！１ＮＬ、たものである。（（イ）は第６図の（イ）
をＯ〜３６０°まで示したもので（鴫は總６図のに）を
０〜３６０＠まで示したものである。しうは（ロ）０ｍ
形から一関電圧に直したものである。こむで−関電圧の
波形は正弦波近似ＰＷＭの波形になっている。却も、Ｕ
−Ｖの一関電圧を例にとって説明すると、相電圧Ｕの０
〜６０°間は縁間電圧Ｕ−Ｖ（２）３０°〜９０°に相
当し、しかもζＯｒ＆ｔｌのＵ−ｙ間の波形はＵ相のＩ
Ｉｌ形と同じ形を示している。このことはＲＯＭｇの下
位４ビツトのデータと同じという事で、正弦′ｔ＆電圧
の３０’〜９０゜に正弦波近似された事を意味する。
次に相電圧Ｕの６０″〜１２０°間は線間′鑵圧Ｕ−Ｖ
間の９０°〜１５０°間に相当し、この間のＵ−Ｖ間の
波形Ｆｉｖ相の波形と同じ波形を示している。このこと
はＲＯＭｇの上位４ビツトのデータと同じという拳で、
正弦波電圧９０°〜１５０゜に正弦波近似された事を意
味する。そして、相゛鑵圧Ｕの１２０°〜１８０°間は
縁間電圧Ｕ−Ｖ間の１５０°〜２１０°間に相当し、こ
の間のＵ−ｒ−ｖカされる。即ち、ＲＯＭ１ｊの上位４
ビツトのデータと、下位４ビツトのデータの差分が出力
され要事を意味し、このことはとりもなおさず正弦波電
圧波形の１５０°〜２１０°に正弦波近似された亭を意
味する。以下相電圧Ｕの１８０’〜３６０°、即ちＵ−
Ｖ−間電圧２１０°〜３９０°は３０°〜２１０°の負
側となる。その他の一関電圧についても同様であるので
、ここでは省略する。
間の９０°〜１５０°間に相当し、この間のＵ−Ｖ間の
波形Ｆｉｖ相の波形と同じ波形を示している。このこと
はＲＯＭｇの上位４ビツトのデータと同じという拳で、
正弦波電圧９０°〜１５０゜に正弦波近似された事を意
味する。そして、相゛鑵圧Ｕの１２０°〜１８０°間は
縁間電圧Ｕ−Ｖ間の１５０°〜２１０°間に相当し、こ
の間のＵ−ｒ−ｖカされる。即ち、ＲＯＭ１ｊの上位４
ビツトのデータと、下位４ビツトのデータの差分が出力
され要事を意味し、このことはとりもなおさず正弦波電
圧波形の１５０°〜２１０°に正弦波近似された亭を意
味する。以下相電圧Ｕの１８０’〜３６０°、即ちＵ−
Ｖ−間電圧２１０°〜３９０°は３０°〜２１０°の負
側となる。その他の一関電圧についても同様であるので
、ここでは省略する。
以上説明した如く、本発明によれば、正弦波近似ＰＷＭ
インバータの波形成形を行なう基本的な部分つまりＲＯ
Ｍ、比較器、アップカウンタを従来の回路の半分の部品
で構成出来る、という大きなメリットを有し、しかも共
通のｌ１号で、二つの関数波形の読み出し及び比較、及
びカウンタのリセット等が行なわれることから出力波形
の完全な同期が取れる為、出力波形にビートを生ずると
いう１％！ｊＭも解決できる電圧形インバータを提供で
きる。
インバータの波形成形を行なう基本的な部分つまりＲＯ
Ｍ、比較器、アップカウンタを従来の回路の半分の部品
で構成出来る、という大きなメリットを有し、しかも共
通のｌ１号で、二つの関数波形の読み出し及び比較、及
びカウンタのリセット等が行なわれることから出力波形
の完全な同期が取れる為、出力波形にビートを生ずると
いう１％！ｊＭも解決できる電圧形インバータを提供で
きる。
Ｉ＠１図は従来の電圧時間積比較制御による正弦波近似
ＰＷＭインバータの回路図、第２図は第１図におけるＲ
ＯＭのデー１例を示す図、第３図は分配器の動作を説明
する為のタイミングチャート図、第４図は本発明の一実
施例を示すブロック図、島５図は同実施例におけるＲＯ
Ｍのデータ例を示す図、第６図は同実施例の動作を説明
するためのタイ建ンダチャート図、１１７図は第６図を
基に第４図の動作をθ〜３６０°に渡り展開し喪、出力
波形のタイミングチャート図である。 １・・・川波数設定用の可変抵抗器、２・・・加減速制
限回路、３・・・電圧−＋１ｔｌｔ数変換器、４・・・
アドレス指定カウンタ、４ｍ、４ｂ・・・４ビツトアツ
プカウンタ、５・・・６進りングカクンメ、６゜６ｍ、
６ｂ・・・リードオンリーメモリー（ＲＯＭ ）、７．
７ａ、７ｂ、Ｊｌ、Ｊｌａ、＃ｂ−比較器、９．９ｍ、
９ｂ、Ｉｅｍ、１０ｂ−・−例えば４ビツトアツプカウ
ンタからなる時間積算カウンタ、１１・・・発信器、１
２・・・ＮＡＮＤゲート、１１゜１５・・・ＡＮＤゲー
ト、１４．ＩＧ・・・インバータゲー）、Ｊ７，１＃・
・・ラッチ回路、１９・・・分配回路、２０・・・トラ
ンジスタ駆動回路、１１゜ｚｘ、ｘｘ、ｘ４．ｘｓ、ｘ
ｔｔｒ・・・トランジスタ、ｘｖ、ｚａ、ｘｔｔ、ｓｏ
、５１ｊｓｚ・・・整流器、１３・・・妨導電動機、３
４・・・直凍゛嘔源、３ト・ワ （ンシ曹ット
回路。 出−人代理人 弁理士 鈴 江 賦 彦ｉ 口 、 、 、＋ｌ ←
ＰＷＭインバータの回路図、第２図は第１図におけるＲ
ＯＭのデー１例を示す図、第３図は分配器の動作を説明
する為のタイミングチャート図、第４図は本発明の一実
施例を示すブロック図、島５図は同実施例におけるＲＯ
Ｍのデータ例を示す図、第６図は同実施例の動作を説明
するためのタイ建ンダチャート図、１１７図は第６図を
基に第４図の動作をθ〜３６０°に渡り展開し喪、出力
波形のタイミングチャート図である。 １・・・川波数設定用の可変抵抗器、２・・・加減速制
限回路、３・・・電圧−＋１ｔｌｔ数変換器、４・・・
アドレス指定カウンタ、４ｍ、４ｂ・・・４ビツトアツ
プカウンタ、５・・・６進りングカクンメ、６゜６ｍ、
６ｂ・・・リードオンリーメモリー（ＲＯＭ ）、７．
７ａ、７ｂ、Ｊｌ、Ｊｌａ、＃ｂ−比較器、９．９ｍ、
９ｂ、Ｉｅｍ、１０ｂ−・−例えば４ビツトアツプカウ
ンタからなる時間積算カウンタ、１１・・・発信器、１
２・・・ＮＡＮＤゲート、１１゜１５・・・ＡＮＤゲー
ト、１４．ＩＧ・・・インバータゲー）、Ｊ７，１＃・
・・ラッチ回路、１９・・・分配回路、２０・・・トラ
ンジスタ駆動回路、１１゜ｚｘ、ｘｘ、ｘ４．ｘｓ、ｘ
ｔｔｒ・・・トランジスタ、ｘｖ、ｚａ、ｘｔｔ、ｓｏ
、５１ｊｓｚ・・・整流器、１３・・・妨導電動機、３
４・・・直凍゛嘔源、３ト・ワ （ンシ曹ット
回路。 出−人代理人 弁理士 鈴 江 賦 彦ｉ 口 、 、 、＋ｌ ←
Claims (1)
- スイッチをオンオフ制御して直流電源から交流電圧を得
る電圧形インバータにおいて、正弦波交流電圧の電圧波
形を一定一の電気角に分割し、この一定幅の電気角の間
での出力電圧波形の時間積値に応じた数値を各々予め配
憶し、かつ前記各々の数値の境目には特定の文字又は記
号を記憶させる関数発生回路と、この関数発生回路に記
憶されたデータを読み田すアドレス指定カウンタと、一
定鳴期のパルス信号をカウントし、時間を積算する時間
積算カウンタと、前記ｌｌ数発生回路の出力信号と前記
時間積算カウンタの出力信号とを比較しこの比較値に応
じて前記スイッチのオン、オフを決定する比較器とを備
え、前記関数発生回路から時間積の境目を示す数値が出
力されたと虐前記時間積算カクンタの人力をとめてこれ
をリセットし、又は時間ＳＯ境目を示す数値が出力され
る前に前記積算カウンタをこの最大カウント以内でカウ
ントを止めることを畳徴とする電圧形インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57046754A JPS58165668A (ja) | 1982-03-24 | 1982-03-24 | 電圧形インバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57046754A JPS58165668A (ja) | 1982-03-24 | 1982-03-24 | 電圧形インバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58165668A true JPS58165668A (ja) | 1983-09-30 |
Family
ID=12756109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57046754A Pending JPS58165668A (ja) | 1982-03-24 | 1982-03-24 | 電圧形インバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165668A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150977A (en) * | 1980-04-25 | 1981-11-21 | Toshiba Corp | Voltage type inverter |
-
1982
- 1982-03-24 JP JP57046754A patent/JPS58165668A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150977A (en) * | 1980-04-25 | 1981-11-21 | Toshiba Corp | Voltage type inverter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW463075B (en) | Control circuit for generating upper and lower dead time for frequency converter | |
| JPH0218031B2 (ja) | ||
| JP2004364366A (ja) | Ｐｗｍ制御システム | |
| JPH10174481A (ja) | ブラシレスモータの駆動方法及びその装置 | |
| US4410937A (en) | Method of controlling polyphase inverters and control circuits therefor | |
| JPS58165668A (ja) | 電圧形インバ−タ | |
| KR940006958B1 (ko) | 교류서보모터의 상전류 명령값 발생장치 및 발생방법 | |
| US4729087A (en) | Inversion process and apparatus | |
| KR900000769B1 (ko) | 유도전동기의 가변속도제어용 3상 펄스나비변조(pwm)파형의 디지탈 발생장치 | |
| US4536835A (en) | Direct A.C. to A.C. converter controlled by a data processor | |
| KR100258308B1 (ko) | 유도 모터 제어 방법 및 제어용 인버터 | |
| JP2730242B2 (ja) | Ｐｗｍインバータ装置 | |
| Neacşu et al. | Over-modulation associated to flash memory based multi-optimal PWM for three-phase inverters | |
| JPS61227696A (ja) | インバ−タの制御方法 | |
| SU1728944A1 (ru) | Устройство дл цифрового задани трехфазного напр жени | |
| JPH06112835A (ja) | パルス幅変調による疑似波形の交流発生回路 | |
| KR200284464Y1 (ko) | 전동기제어용 집적회로 | |
| SU1427526A1 (ru) | Устройство дл управлени преобразователем | |
| JPS5914371A (ja) | インバ−タ制御装置 | |
| JPH0634584B2 (ja) | 三相インバ−タ | |
| JP3131975B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPH0763221B2 (ja) | 電力変換器のゲ−トパルス発生方式 | |
| JPS6091870A (ja) | インバ−タのｐｗｍ信号発生方法 | |
| JPS6320112B2 (ja) | ||
| JPS59172979A (ja) | インバ−タ制御回路 |