JPS6041729B2 - 電子計量装置の中心合せ装置 - Google Patents
電子計量装置の中心合せ装置Info
- Publication number
- JPS6041729B2 JPS6041729B2 JP10033276A JP10033276A JPS6041729B2 JP S6041729 B2 JPS6041729 B2 JP S6041729B2 JP 10033276 A JP10033276 A JP 10033276A JP 10033276 A JP10033276 A JP 10033276A JP S6041729 B2 JPS6041729 B2 JP S6041729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- circuit
- output
- count pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
この発明は、電子計量装置の中心合せ装置に関する。
従来、電子計量装置、例えば電子秤、電子スケールなど
におけるゼロ位置の中心合せは、Ａ／Ｄ変換装置である
エンコーダに微調整装置を取付けこの微調整装置を手動
または電動機などにより操作して調整作業を行なつてい
た。
におけるゼロ位置の中心合せは、Ａ／Ｄ変換装置である
エンコーダに微調整装置を取付けこの微調整装置を手動
または電動機などにより操作して調整作業を行なつてい
た。
ところが、このような微調整方法では、正確な中心合せ
が困難で調整に手間を要するとともに微調整装置を新た
に付加する必要があるなどの欠点を有していた。
が困難で調整に手間を要するとともに微調整装置を新た
に付加する必要があるなどの欠点を有していた。
この発明は係る上記の欠点に鑑みなされたもので、エン
コーダより供給される多相信号を利用して複数のカウン
トパルスを発生し、その複数のカウントパルスのうちで
、その中心合せスイッチを投入した時点の位置が、上記
複数のカウントパルスのうち各カウントパルスにおいて
相近接する２個のパルスのほぼ中央に位置する様なりウ
ントパルスを選択し、結果的に外部スイッチのワンタッ
チ操作のみで自動的に中心合せができるようにし・た電
子計量装置の提供を目的としたものである。
コーダより供給される多相信号を利用して複数のカウン
トパルスを発生し、その複数のカウントパルスのうちで
、その中心合せスイッチを投入した時点の位置が、上記
複数のカウントパルスのうち各カウントパルスにおいて
相近接する２個のパルスのほぼ中央に位置する様なりウ
ントパルスを選択し、結果的に外部スイッチのワンタッ
チ操作のみで自動的に中心合せができるようにし・た電
子計量装置の提供を目的としたものである。
上記の目的を達成するための、この発明の要旨とすると
ころは、前掲の特許請求の範囲に記載した通りである。
以下、この発明の好適な一実施例を図面にもとずいて詳
細に説明する。
ころは、前掲の特許請求の範囲に記載した通りである。
以下、この発明の好適な一実施例を図面にもとずいて詳
細に説明する。
図面の第１図はこの発明の一実施例で、二相信号１周期
１カウントパルス方式のブロックダイアグラムであり、
第２図は第１図の各部の信号の夕イムチヤートである。
１カウントパルス方式のブロックダイアグラムであり、
第２図は第１図の各部の信号の夕イムチヤートである。
そしてこの種の中心合せ装置は、例えば電子秤などの電
子計量装置のゼロ位置中心合せの部分に設けられて、エ
ンコーダから供給される多相信号を入力信号とし、加算
信号、減算信号及びカウントパルスをアップダウンカウ
ンタへ出力する。第１図において、符号ａおよびｂは、
Ａ／Ｄ変換装置であるエンコーダ（図示せず）から供給
される二相信号が入力される入力端子である。
子計量装置のゼロ位置中心合せの部分に設けられて、エ
ンコーダから供給される多相信号を入力信号とし、加算
信号、減算信号及びカウントパルスをアップダウンカウ
ンタへ出力する。第１図において、符号ａおよびｂは、
Ａ／Ｄ変換装置であるエンコーダ（図示せず）から供給
される二相信号が入力される入力端子である。
入力端子ａには、第２図Ａに示す波形の信号がまた入力
端子ｂには、Ａより９０度位相の進んだ第２図Ｂに示す
波形の信号がそれぞれ供給される。これらの各入力信号
ＡおよびＢは、それぞれ波形整形回路１および２に供給
され、第２図ＣおよびＥに示すように波形整形される。
端子ｂには、Ａより９０度位相の進んだ第２図Ｂに示す
波形の信号がそれぞれ供給される。これらの各入力信号
ＡおよびＢは、それぞれ波形整形回路１および２に供給
され、第２図ＣおよびＥに示すように波形整形される。
第１波形整形回路１の出力てある第２図Ｃは第１の微分
回路３にまたインバータ５を介して第２の微分回路４に
それぞれ供給される。第１の微分回路３の出力波形わ第
２図Ｇに、インバータ５の出力波形を第２図Ｄに、第２
の微分回路４の出力波形を第２図Ｈにそれぞれ示す。第
２波形整形回路２の出力である第２図Ｅはインバータ６
に供給される。インバータ６の出力波形を第２図Ｆに示
す。第１の微分回路３の出力波形である第２図ＧはＡＮ
Ｄゲート１１，１２，１３，１４よりなるアンド回路群
２００内のＡＮＤゲート１１，１３にそれぞれ供給され
、第２の微分回路４はＡＮＤゲート１２，１４にそれぞ
れ供給される。
回路３にまたインバータ５を介して第２の微分回路４に
それぞれ供給される。第１の微分回路３の出力波形わ第
２図Ｇに、インバータ５の出力波形を第２図Ｄに、第２
の微分回路４の出力波形を第２図Ｈにそれぞれ示す。第
２波形整形回路２の出力である第２図Ｅはインバータ６
に供給される。インバータ６の出力波形を第２図Ｆに示
す。第１の微分回路３の出力波形である第２図ＧはＡＮ
Ｄゲート１１，１２，１３，１４よりなるアンド回路群
２００内のＡＮＤゲート１１，１３にそれぞれ供給され
、第２の微分回路４はＡＮＤゲート１２，１４にそれぞ
れ供給される。
また、第２の波形整形回路２の出力波形である第２図Ｅ
は，ＡＮＤゲート８，９よりなる記憶制御回路１００内
のＡＮＤゲート８およびＡＮＤゲート１１，１４にそれ
ぞれ供給され、インバータ６の出力波形である第２図Ｆ
はＡＮＤゲート９およびＡＮＤゲート１２，１３にそれ
ぞれ供給される。そして、これらＡＮＤゲート１１，１
２，１３および１４からなるアンド回路群２００は複数
のカウントパルスＩ，Ｊ，ＫおよびＬを出力する。
は，ＡＮＤゲート８，９よりなる記憶制御回路１００内
のＡＮＤゲート８およびＡＮＤゲート１１，１４にそれ
ぞれ供給され、インバータ６の出力波形である第２図Ｆ
はＡＮＤゲート９およびＡＮＤゲート１２，１３にそれ
ぞれ供給される。そして、これらＡＮＤゲート１１，１
２，１３および１４からなるアンド回路群２００は複数
のカウントパルスＩ，Ｊ，ＫおよびＬを出力する。
すなわち第１の微分回路３の出力波形Ｇと第２の波形整
形回路２の出力波形Ｅは．ＡＮＤゲート１１に供給され
、ＡＮＤゲート１１からは、第１の・微分回路３の出力
波形Ｇを加算カウントパルス波形とした場合の加算信号
１が出力される。第２の微分回路４の出力波形Ｈとイン
バータ６の出力波形ＦはＡＮＤゲート１２に供給され、
ＡＮＤゲート１２からは、第２の微分回路４の出力波形
Ｈを加算カウントパルス波形とした場合の加算信号Ｊが
出力される。
形回路２の出力波形Ｅは．ＡＮＤゲート１１に供給され
、ＡＮＤゲート１１からは、第１の・微分回路３の出力
波形Ｇを加算カウントパルス波形とした場合の加算信号
１が出力される。第２の微分回路４の出力波形Ｈとイン
バータ６の出力波形ＦはＡＮＤゲート１２に供給され、
ＡＮＤゲート１２からは、第２の微分回路４の出力波形
Ｈを加算カウントパルス波形とした場合の加算信号Ｊが
出力される。
第１の微分回路３の出力波形Ｇとインバータ６の出力波
形ＦはＡＮＤゲート１３に供給され、ＡＮＤゲート１３
からは、第１の微分回路３の出力波形Ｇを減算カウント
パルス波形とした場合の減算信号Ｋが出力される。
形ＦはＡＮＤゲート１３に供給され、ＡＮＤゲート１３
からは、第１の微分回路３の出力波形Ｇを減算カウント
パルス波形とした場合の減算信号Ｋが出力される。
このことは第２図において、エンコーダの回転方向が加
算方向の場合はＬ信号Ａ，Ｂは左から右に変化するが、
逆に減算方向の場合は信号Ａ，Ｂは右から左に変化する
ことになり、波形Ｃの立上り微分波形Ｇは加算方向の波
形Ｈと同じ位置になる。よつて減算方向の場合は波形Ｇ
と波形Ｆにより減算信号Ｋが出力されることになる。第
２の微分回路４の出力波形Ｈと第２の波形整形回路２の
出力波形ＥはＡＮＤゲート１４に供給され、ＡＮＤゲー
ト１４からは、第２の微分回路４の出力波形Ｈを減算カ
ウントパルス波形とした”場合の減算信号Ｌが出力され
る。
算方向の場合はＬ信号Ａ，Ｂは左から右に変化するが、
逆に減算方向の場合は信号Ａ，Ｂは右から左に変化する
ことになり、波形Ｃの立上り微分波形Ｇは加算方向の波
形Ｈと同じ位置になる。よつて減算方向の場合は波形Ｇ
と波形Ｆにより減算信号Ｋが出力されることになる。第
２の微分回路４の出力波形Ｈと第２の波形整形回路２の
出力波形ＥはＡＮＤゲート１４に供給され、ＡＮＤゲー
ト１４からは、第２の微分回路４の出力波形Ｈを減算カ
ウントパルス波形とした”場合の減算信号Ｌが出力され
る。
第２図において、波形Ｆがハイレベルの状態では、後述
の中心合せスイッチ７をいつ何どき投入しても、その投
入時点は波形１の相近接する２個のパルスの中心から±
２５％以内に位置することが分り、また波形Ｌの相近接
する２個のパルスの中心から±２５％以内に位置するこ
とが分る。
の中心合せスイッチ７をいつ何どき投入しても、その投
入時点は波形１の相近接する２個のパルスの中心から±
２５％以内に位置することが分り、また波形Ｌの相近接
する２個のパルスの中心から±２５％以内に位置するこ
とが分る。
一方、波形Ｅがハイレベルの状態では、後述の中心合せ
スイッチ７をいつ何どき投入しても、その投入時点は波
形Ｊの相近接する２個のパルスの中心から±２５％以内
に位置することが分り、波形Ｋの相近接する２個のパル
スの中心から±２５％以内に位置することが分る。つぎ
に、波形Ｅは、中心合せスイッチ７からの指令信号Ｖ１
カウンタ零信号０とともにＡＮＤゲート８，９よりなる
記憶制御回路１００内のＡＮＤゲート８に供給されてこ
れらの論理積が出力され、記憶回路である双安定マルチ
バイブレータ回路１０のセットＳ１側入力として供給さ
れる。
スイッチ７をいつ何どき投入しても、その投入時点は波
形Ｊの相近接する２個のパルスの中心から±２５％以内
に位置することが分り、波形Ｋの相近接する２個のパル
スの中心から±２５％以内に位置することが分る。つぎ
に、波形Ｅは、中心合せスイッチ７からの指令信号Ｖ１
カウンタ零信号０とともにＡＮＤゲート８，９よりなる
記憶制御回路１００内のＡＮＤゲート８に供給されてこ
れらの論理積が出力され、記憶回路である双安定マルチ
バイブレータ回路１０のセットＳ１側入力として供給さ
れる。
また、波形Ｆは、中心合せスイッチ７からの指令信号Ｖ
１カウンタ零信号０とともにＡＮＤゲート９に供給され
てこれらの論理積が出力され、記憶回路である双安定マ
ルチバイブレータ回路１０のリセットＲ１側入力として
供給される。なお、この場合に、前記カウンタ零信号を
供給しなくても動作するように構成すると±２５％以内
で、どの位置においても中心合せができ、位置補正を行
なわせることができる。記憶回路である双安定マルチバ
イブレータ回路１０は、波形Ｈを加算カウントパルス波
形とし、波形Ｇを減算カウントパルス波形とする場合に
出力Ｑ１を発生する。
１カウンタ零信号０とともにＡＮＤゲート９に供給され
てこれらの論理積が出力され、記憶回路である双安定マ
ルチバイブレータ回路１０のリセットＲ１側入力として
供給される。なお、この場合に、前記カウンタ零信号を
供給しなくても動作するように構成すると±２５％以内
で、どの位置においても中心合せができ、位置補正を行
なわせることができる。記憶回路である双安定マルチバ
イブレータ回路１０は、波形Ｈを加算カウントパルス波
形とし、波形Ｇを減算カウントパルス波形とする場合に
出力Ｑ１を発生する。
出力Ｑ１は、波形Ｈを加算カウントパルス波形とした場
合の加算信号ＪとともにＡＮＤゲート１５，１６，１８
，１９および０Ｒゲート１７，２０からなる加減算弁別
回路３００内のＡＮＤゲート１６に供給されてこれらの
論理積が出力され、０Ｒゲート１７を通して、双安定マ
ルチバイブレータ回路２１のセットＳ２側入力として供
給される。これにより、双安定マルチバイブレータ回路
２１より、加算信号Ｑ２が出力される。また、出力Ｑ１
は、波形Ｇを減算カウントパルス波形とした場合の減算
信号ＫとともにＡＮＤゲート１８に供給さてこれらの論
理積が出力され、０Ｒゲート２０を通して、双安定マル
チバイブレータ回路２１のリセットＲ２側入力として供
給される。これにより、双安定マルチバイブレータ回路
２１より、減算信号′Ｑ２が出力される。同様に、記憶
回路である双安定マルチバイブレータ回路１０は、波形
Ｇを加算カウントパルス波形とし、波形Ｈを減算カウン
トパルス波形とする場合に出力′Ｑ１を発生する。出力
Ｏ１は、波形Ｇを加算カウントパルス波形とした場合の
加算信号ＩとともにＡＮＤゲート１５に供給されてこれ
らの論理積が出力され、０Ｒゲート１７を通して、双安
定マルチバイブレータ回路２１のセットＳ２側入力とし
て供給される。これにより、双安定マルチバイブレータ
回路２１より、加算信号Ｑ２が出力される。また、出力
Ｏ１は、波形Ｈを減算カウントパルス波形として場合の
減算信号ＬとともにＡＮＤゲート１９に供給されてこれ
らの論理積が出力され、０Ｒゲート２０を通して、双安
定マルチバイブレータ回路２１のリセットＲ２側入力と
して供給される。これにより、双安定マルチバイブレー
タ回路２１より、減算信号０２が出力される。０Ｒゲー
ト１７の出力は０Ｒゲート２０の出力とともに０Ｒゲー
ト２２に供給されてこれらの論理和が出力され、カウン
トパルスを形成する。
合の加算信号ＪとともにＡＮＤゲート１５，１６，１８
，１９および０Ｒゲート１７，２０からなる加減算弁別
回路３００内のＡＮＤゲート１６に供給されてこれらの
論理積が出力され、０Ｒゲート１７を通して、双安定マ
ルチバイブレータ回路２１のセットＳ２側入力として供
給される。これにより、双安定マルチバイブレータ回路
２１より、加算信号Ｑ２が出力される。また、出力Ｑ１
は、波形Ｇを減算カウントパルス波形とした場合の減算
信号ＫとともにＡＮＤゲート１８に供給さてこれらの論
理積が出力され、０Ｒゲート２０を通して、双安定マル
チバイブレータ回路２１のリセットＲ２側入力として供
給される。これにより、双安定マルチバイブレータ回路
２１より、減算信号′Ｑ２が出力される。同様に、記憶
回路である双安定マルチバイブレータ回路１０は、波形
Ｇを加算カウントパルス波形とし、波形Ｈを減算カウン
トパルス波形とする場合に出力′Ｑ１を発生する。出力
Ｏ１は、波形Ｇを加算カウントパルス波形とした場合の
加算信号ＩとともにＡＮＤゲート１５に供給されてこれ
らの論理積が出力され、０Ｒゲート１７を通して、双安
定マルチバイブレータ回路２１のセットＳ２側入力とし
て供給される。これにより、双安定マルチバイブレータ
回路２１より、加算信号Ｑ２が出力される。また、出力
Ｏ１は、波形Ｈを減算カウントパルス波形として場合の
減算信号ＬとともにＡＮＤゲート１９に供給されてこれ
らの論理積が出力され、０Ｒゲート２０を通して、双安
定マルチバイブレータ回路２１のリセットＲ２側入力と
して供給される。これにより、双安定マルチバイブレー
タ回路２１より、減算信号０２が出力される。０Ｒゲー
ト１７の出力は０Ｒゲート２０の出力とともに０Ｒゲー
ト２２に供給されてこれらの論理和が出力され、カウン
トパルスを形成する。
この発明は、以上に説明したように、外部操作によつて
中心合せスイッチを投入することにより、そのスイッチ
投入時の指令信号が多相信号の各相から得られる加算方
向と減算方向の複数のカウントパルスのうち相近接する
２個のパルスのほぼ中央に、上記指令信号が位置するよ
うなりウントパルス波形を自動的に選び出して、電気的
精度を容易に向上することができる。従つて、この発明
によれば、正確な中心合せが１回のスイッチ操作すなわ
ちワンタッチ操作のみで自動的に可能となり、従来のよ
うな微調整装置取付の必要もなくなる。
中心合せスイッチを投入することにより、そのスイッチ
投入時の指令信号が多相信号の各相から得られる加算方
向と減算方向の複数のカウントパルスのうち相近接する
２個のパルスのほぼ中央に、上記指令信号が位置するよ
うなりウントパルス波形を自動的に選び出して、電気的
精度を容易に向上することができる。従つて、この発明
によれば、正確な中心合せが１回のスイッチ操作すなわ
ちワンタッチ操作のみで自動的に可能となり、従来のよ
うな微調整装置取付の必要もなくなる。
また、電子秤の風袋引スイッチと連動させると、１回の
スイッチ操作で風袋引きと中心合せを同時に実現するこ
とが出来るので特に有益である。さらに、電子スケール
、電子秤などの位置補正も正確かつ容易となる。なお、
上記実施例では、二相信号による１周期カウントパルス
方式による場合を説明したが、三相信号以上による１周
期１カウントパルス方式による場合、また二相信号以上
の多相信号による１周期多カウントパルス方式による場
合にも同様に適用できることはもちろんてあり、又、微
分回路は同一の働きをする他の回路におきかえても良い
。
スイッチ操作で風袋引きと中心合せを同時に実現するこ
とが出来るので特に有益である。さらに、電子スケール
、電子秤などの位置補正も正確かつ容易となる。なお、
上記実施例では、二相信号による１周期カウントパルス
方式による場合を説明したが、三相信号以上による１周
期１カウントパルス方式による場合、また二相信号以上
の多相信号による１周期多カウントパルス方式による場
合にも同様に適用できることはもちろんてあり、又、微
分回路は同一の働きをする他の回路におきかえても良い
。
第１図は、この発明の一実施例のブロックダイアグラム
、第２図は、第１図の各部の信号のタイムチャートであ
る。 １・・・第１波形整形回路、２・・・第２波形整形回路
、３・・・第１の微分回路、４・・・第２の微分回路、
５，６・・・インバータ、７・・・指令信号供給手段、
１０・・・記憶回路、１００・・・記憶制御回路、２０
０・・・アンド回路群、３・・・加減算弁別回路、Ｉ，
Ｊ，Ｋ，Ｌ・・・複数のカウントパルス、■・・・指令
信号。
、第２図は、第１図の各部の信号のタイムチャートであ
る。 １・・・第１波形整形回路、２・・・第２波形整形回路
、３・・・第１の微分回路、４・・・第２の微分回路、
５，６・・・インバータ、７・・・指令信号供給手段、
１０・・・記憶回路、１００・・・記憶制御回路、２０
０・・・アンド回路群、３・・・加減算弁別回路、Ｉ，
Ｊ，Ｋ，Ｌ・・・複数のカウントパルス、■・・・指令
信号。
Claims (1)
- １ エンコード部より供給される二相信号の一方を波形
整形する第１波形整形回路と、この第１波形整形回路に
よつて波形整形された信号を入力する第１の微分回路と
、上記波形整形された信号をさらにインバータを介して
入力とする第２の微分回路と、上記二相信号の他方を波
形整形する第２波形整形回路と、該波形整形された信号
を反転するインバータと、該インバータの出力信号と前
記第１及び第２の微分回路の出力信号と第２波形整形回
路の出力信号とを入力して複数のカウントパルスを出力
するアンド回路群と、上記複数のカウントパルスのうち
いずれか一つを選択するための中心合せスイッチと、上
記第２波形整形回路の出力信号とこの信号を反転するイ
ンバータの出力信号と中心合せスイッチの信号とを入力
して後述の記憶回路に上記中心合せスイッチの指令信号
を保持させるような制御を行なう記憶制御回路と、上記
中心合せスイッチを投入したとき上記複数のカウントパ
ルスのうち各カウントパルスにおいて相近接する２個の
パルスのほぼ中心に前記指令信号が位置するようなカウ
ントパルスを選定し、その選定された一つのカウントパ
ルスの加算信号または減算信号を得るための加減算弁別
回路を制御するための双安定マルチバイブレータよりな
る記憶回路とからなる電子計量装置の中心合せ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033276A JPS6041729B2 (ja) | 1976-08-23 | 1976-08-23 | 電子計量装置の中心合せ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033276A JPS6041729B2 (ja) | 1976-08-23 | 1976-08-23 | 電子計量装置の中心合せ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5326163A JPS5326163A (en) | 1978-03-10 |
| JPS6041729B2 true JPS6041729B2 (ja) | 1985-09-18 |
Family
ID=14271185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10033276A Expired JPS6041729B2 (ja) | 1976-08-23 | 1976-08-23 | 電子計量装置の中心合せ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041729B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04136709U (ja) * | 1991-06-07 | 1992-12-18 | パロマ工業株式会社 | 水量制御装置 |
-
1976
- 1976-08-23 JP JP10033276A patent/JPS6041729B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04136709U (ja) * | 1991-06-07 | 1992-12-18 | パロマ工業株式会社 | 水量制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5326163A (en) | 1978-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW463075B (en) | Control circuit for generating upper and lower dead time for frequency converter | |
| GB1559457A (en) | Absolute resolver digitzer | |
| JPS6041729B2 (ja) | 電子計量装置の中心合せ装置 | |
| US4247890A (en) | Reversible inverter system having improved control scheme | |
| US3641443A (en) | Frequency compensated pulse time discriminator | |
| JPH1078315A (ja) | 変位量検出装置 | |
| US4777602A (en) | Digital autopilot controller for marine vessels | |
| JPS5952369B2 (ja) | 電子計量装置の中心合せ装置 | |
| JPH0634684A (ja) | 位相差デジタル変換回路 | |
| US4988936A (en) | Correlated coarse position error processor | |
| GB1371025A (en) | Function generators | |
| JP2870195B2 (ja) | デジタルサーボ制御装置 | |
| SU1064458A1 (ru) | Преобразователь код-ШИМ | |
| JPH07301545A (ja) | エンコーダの内挿装置 | |
| JPH025051B2 (ja) | ||
| JPS644377B2 (ja) | ||
| SU1582355A1 (ru) | След щий аналого-цифровой преобразователь | |
| JPH01503349A (ja) | 整流器式電気駆動装置 | |
| SU920766A1 (ru) | Функциональный преобразователь | |
| JPS59101920A (ja) | デイジタルフイルタ | |
| SU1005131A1 (ru) | Двухканальный преобразователь перемещений | |
| SU435505A1 (ru) | ИМПУЛЬСНО-ФАЗОВОЕ УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯВ ПТ Бе'тг?"Р4j,i>&;ljil.l | |
| JPH0746856A (ja) | デジタル式ｐｗｍ回路 | |
| JPS58168331A (ja) | 複制御式アツプダウンカウンタ | |
| JPH01277026A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 |