JPH0353869B2 - - Google Patents
Info
- Publication number
- JPH0353869B2 JPH0353869B2 JP55120820A JP12082080A JPH0353869B2 JP H0353869 B2 JPH0353869 B2 JP H0353869B2 JP 55120820 A JP55120820 A JP 55120820A JP 12082080 A JP12082080 A JP 12082080A JP H0353869 B2 JPH0353869 B2 JP H0353869B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- rom
- inverter
- degrees
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
- H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
- H02M7/529—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発相は、Ｐ−ROM（プログラマブルROM）
またはマスクROM等のROMに記憶させてある
通電パターンを介してインバータを制御する制御
装置に係り、特に制御信号の特性を利用して、
ROMの通電パターンを定め、この使用効率を改
善し、制御分解能を向上するようにしたインバー
タ制御装置に関する。
またはマスクROM等のROMに記憶させてある
通電パターンを介してインバータを制御する制御
装置に係り、特に制御信号の特性を利用して、
ROMの通電パターンを定め、この使用効率を改
善し、制御分解能を向上するようにしたインバー
タ制御装置に関する。
インバータは、トランジスタやシリコン制御素
子付整流器をブリツジ回路に接続し、これらトラ
ンジスタのベースやシリコン制御整流素子に制御
信号を与え、直流を単相又は三相の交流電力にす
るものである。このインバータの制御信号を得る
方法としては、種々のものがあるが、可変周波数
発生のインバータでは、通電パターンが多いので
良くROM（Read Only Memory）やその他の演
算素子が使用されている。
子付整流器をブリツジ回路に接続し、これらトラ
ンジスタのベースやシリコン制御整流素子に制御
信号を与え、直流を単相又は三相の交流電力にす
るものである。このインバータの制御信号を得る
方法としては、種々のものがあるが、可変周波数
発生のインバータでは、通電パターンが多いので
良くROM（Read Only Memory）やその他の演
算素子が使用されている。
しかしこれらROMの記憶方法としては、従来
インバータの制御通電パターンを一周期にわたり
記憶させていたため、ROMの使用効率が悪く正
確な制御を行なうためには、大容量のROMを援
用しなければならず、又従来の容量のROMでは
制御分解能を下げなければならなかつた。
インバータの制御通電パターンを一周期にわたり
記憶させていたため、ROMの使用効率が悪く正
確な制御を行なうためには、大容量のROMを援
用しなければならず、又従来の容量のROMでは
制御分解能を下げなければならなかつた。
これを図面によつて更に詳細に説明する。
第１図は一般に使用されているトランジスタ形
３相インバータの基本回路１０である。この基本
回路は、直流電源Ｅと、この直流電源Ｅに接続さ
れ、３相交流電力を発生するブリツジ回路１２と
から成る。ブリツジ回路１２は開閉作用をする６
個のトランジスタTr1〜Tr6から成り図示のよう
にトランジスタTr1とTr4の間に接続されるＵ端
子、トランジスタTr2とTr5の間に接続されるＶ
端子、トランジスタTr3とTr6との間に接続され
るＷ端子を有する。
３相インバータの基本回路１０である。この基本
回路は、直流電源Ｅと、この直流電源Ｅに接続さ
れ、３相交流電力を発生するブリツジ回路１２と
から成る。ブリツジ回路１２は開閉作用をする６
個のトランジスタTr1〜Tr6から成り図示のよう
にトランジスタTr1とTr4の間に接続されるＵ端
子、トランジスタTr2とTr5の間に接続されるＶ
端子、トランジスタTr3とTr6との間に接続され
るＷ端子を有する。
しかして前記トランジスタTr1〜Tr6の各ベー
スB1〜B6には詳細を後述する制御回路からの制
御信号を与え、Ｕ、Ｖ、Ｗ端子から３相交流電力
を得るようにしたものである。
スB1〜B6には詳細を後述する制御回路からの制
御信号を与え、Ｕ、Ｖ、Ｗ端子から３相交流電力
を得るようにしたものである。
このインバータの基本回路の制御回路としては
従来から第２図に示すようなものを採用してい
た。図において、図示しない周波数データ入力器
より5bitの信号２０を発生させ、その出力信号の
全部部を詳細を後述するレートマルチプライヤ２
１に、4bitをROM２２に、1bitをデータセレク
タ２３に夫々与える。
従来から第２図に示すようなものを採用してい
た。図において、図示しない周波数データ入力器
より5bitの信号２０を発生させ、その出力信号の
全部部を詳細を後述するレートマルチプライヤ２
１に、4bitをROM２２に、1bitをデータセレク
タ２３に夫々与える。
レイトマルチプライヤ２１（Rate
Multipliers）は、発振器２４の信号（fin）を受
け、この信号を下記信号foutに変換するものであ
る。
Multipliers）は、発振器２４の信号（fin）を受
け、この信号を下記信号foutに変換するものであ
る。
fout＝Ｍ・fin／64 ……(1)
ここで、64はレイトマルチプライヤ２１により
定まる常数Ｍは5bit数により定まる定数である。
それ故レイトマルチプライヤ２１は、発振周波数
finを周波数発振データと比例した周波数に変換
する。このレイトマルチプライヤ２１の出力信号
foutは分周器２５に与えられ、その出力（fp）は
下式のようにfoutを分周したものとなる。
定まる常数Ｍは5bit数により定まる定数である。
それ故レイトマルチプライヤ２１は、発振周波数
finを周波数発振データと比例した周波数に変換
する。このレイトマルチプライヤ２１の出力信号
foutは分周器２５に与えられ、その出力（fp）は
下式のようにfoutを分周したものとなる。
fp＝fout×１／2n＝Ｍ・fin／2n×64 ……(2)
ここでｎは、分周段数である。この分周器２５
の出力をカウンタ２６によつて２進カウントする
ことにより前記ROM２２の容量と指定周波数デ
ータのビツト数によつて定まるビツト数の２進カ
ウント出力を得る。
の出力をカウンタ２６によつて２進カウントする
ことにより前記ROM２２の容量と指定周波数デ
ータのビツト数によつて定まるビツト数の２進カ
ウント出力を得る。
前記ROM２２は一般に2048Word、8bitの記憶
容量を有するものが使用される。このROM２２
は、前述のように周波数データ入力器より4bitの
信号を受けるので、カウンタ２６からは、7bitの
信号を受けることが出来る。それ故ROM２２
は、周波数データ入力器からは4bitであるから16
種類、8bitのデータを半部づつ使用しても32種類
の周波数データを受けることができる。又カウン
タ２６は7bitであるから128の信号を受けること
ができる。
容量を有するものが使用される。このROM２２
は、前述のように周波数データ入力器より4bitの
信号を受けるので、カウンタ２６からは、7bitの
信号を受けることが出来る。それ故ROM２２
は、周波数データ入力器からは4bitであるから16
種類、8bitのデータを半部づつ使用しても32種類
の周波数データを受けることができる。又カウン
タ２６は7bitであるから128の信号を受けること
ができる。
このROM２２の記憶方法としては第３図に示
すような方法で行われていた。即ち横軸にカウン
タ２６の電気角データを縦軸には周波数データ入
力器からのデータを受け入れるように構成する。
すような方法で行われていた。即ち横軸にカウン
タ２６の電気角データを縦軸には周波数データ入
力器からのデータを受け入れるように構成する。
従つてこのROM２２では、16種類又は32種類
のデータを128の区分にわたつて記憶させるもの
であるから、横軸の１つのデータによる電気角
360゜の分解能は約3゜のものである。
のデータを128の区分にわたつて記憶させるもの
であるから、横軸の１つのデータによる電気角
360゜の分解能は約3゜のものである。
このデータは、周波数データ入力器の指定値
と、カウンタ２６によつてカウントされる信号を
受けてROM２２からデータセレクタ２３に与え
られ、交流出力信号を得るものである。
と、カウンタ２６によつてカウントされる信号を
受けてROM２２からデータセレクタ２３に与え
られ、交流出力信号を得るものである。
この信号は、直接6bitレジスタ２７に与えるも
のと、位相転換器２８を介して入れられるものと
に分けて与える。この信号は6bitレジスタ２７で
前記分周器２５の信号を受けてタイミングを揃
え、インバータの基本回路１０のベースB1〜B6
に制御信号として与えられ交流出力を得るように
したものである。
のと、位相転換器２８を介して入れられるものと
に分けて与える。この信号は6bitレジスタ２７で
前記分周器２５の信号を受けてタイミングを揃
え、インバータの基本回路１０のベースB1〜B6
に制御信号として与えられ交流出力を得るように
したものである。
このような方法による制御回路は、ROMが
4bitの周波数指定データと7bitの一周期分割デー
タとによりインバータを制御するものであるた
め、2048Word、8bitのROMでは、角周波数の分
解能が約3゜となり、非常に精度のあらいものであ
つた。この精度を上げるには大容量のROMを使
用すればよいが、製造コストが大となるばかりか
価格も高くなり、実用に適さない欠点があつた。
4bitの周波数指定データと7bitの一周期分割デー
タとによりインバータを制御するものであるた
め、2048Word、8bitのROMでは、角周波数の分
解能が約3゜となり、非常に精度のあらいものであ
つた。この精度を上げるには大容量のROMを使
用すればよいが、製造コストが大となるばかりか
価格も高くなり、実用に適さない欠点があつた。
本発明は上記の欠点を除去するためになされた
インバータ制御装置であつて、特に、制御信号の
特性が任意の電気角ごとに相似的に変化すること
を利用してROMの分解能を従来と同一容量のも
のを使用しても６倍まで高めるようにしたインバ
ータ制御装置を得るものである。
インバータ制御装置であつて、特に、制御信号の
特性が任意の電気角ごとに相似的に変化すること
を利用してROMの分解能を従来と同一容量のも
のを使用しても６倍まで高めるようにしたインバ
ータ制御装置を得るものである。
以下図面について３相インバータの制御装置に
ついて説明する。
ついて説明する。
先ず、理想的な制御用３相交流について考える
と第４図ａに示すような、120゜づつ位相を異にし
て、Ｕ相、Ｖ相及びＷ相がある。ここで縦軸は電
圧を、横軸は時間又は電気角を表わす。この３相
交流の負の部分を位相反転器等によつて反転する
と第４図ｂのような正の波形のみになる。
と第４図ａに示すような、120゜づつ位相を異にし
て、Ｕ相、Ｖ相及びＷ相がある。ここで縦軸は電
圧を、横軸は時間又は電気角を表わす。この３相
交流の負の部分を位相反転器等によつて反転する
と第４図ｂのような正の波形のみになる。
この第４図ｂの波形は、電気角60゜で分割し、
第Ｉ、第、第、……とするとＵ、Ｖ、Ｗ相の
違いはあるものの全く同一波形となる。これらの
波形は各区分の中間即ち１点鎖線で示す位置でも
前後対象となる。
第Ｉ、第、第、……とするとＵ、Ｖ、Ｗ相の
違いはあるものの全く同一波形となる。これらの
波形は各区分の中間即ち１点鎖線で示す位置でも
前後対象となる。
この波形が30゜ずらせて重ね合せると、第４図
ｃのような６個の特性D0D1D2D4D5D6になる。こ
れは逆にいえば第４図ｃの特性を適宜組合せるこ
とにより理想的な交流波形とすることができる。
即ちＵ相を得るには0゜〜30゜ではD0特性を、30〜
60゜ではD1特性を、60〜90゜ではD2特性を、90゜〜
120゜ではD6特性を、120゜〜150゜ではD5特性を150゜
〜180゜ではD4特性を順次選択すれば正の半波正弦
波を連続的に取り出すことができる。次に180゜〜
360゜までの負の波形を得るには上記方法で選択さ
れた波形を位相転換すれば完全な正弦波とするこ
とができる。この正弦波は、位相を120゜ずつずら
せば即ち上記特性を任意に選択すれば理想的な３
相交流に戻すことができる。
ｃのような６個の特性D0D1D2D4D5D6になる。こ
れは逆にいえば第４図ｃの特性を適宜組合せるこ
とにより理想的な交流波形とすることができる。
即ちＵ相を得るには0゜〜30゜ではD0特性を、30〜
60゜ではD1特性を、60〜90゜ではD2特性を、90゜〜
120゜ではD6特性を、120゜〜150゜ではD5特性を150゜
〜180゜ではD4特性を順次選択すれば正の半波正弦
波を連続的に取り出すことができる。次に180゜〜
360゜までの負の波形を得るには上記方法で選択さ
れた波形を位相転換すれば完全な正弦波とするこ
とができる。この正弦波は、位相を120゜ずつずら
せば即ち上記特性を任意に選択すれば理想的な３
相交流に戻すことができる。
それ故３相正弦波は上述のように0゜〜30゜の角
度の中に選択された６個の特性によつて表わすこ
とができる。このことは、これら特性を記憶して
おけば３相制御信号として使用することができ
る。
度の中に選択された６個の特性によつて表わすこ
とができる。このことは、これら特性を記憶して
おけば３相制御信号として使用することができ
る。
これは従来360゜の区分を27＝128Wordで分割し
て得られた通電データが30゜の区間を26＝64Word
で分割して得られることになり電気分解能として
は360゜／128≒3゜から30゜／64≒0.5となり６倍にも
高めることができることになる。
て得られた通電データが30゜の区間を26＝64Word
で分割して得られることになり電気分解能として
は360゜／128≒3゜から30゜／64≒0.5となり６倍にも
高めることができることになる。
本発明者は上記事実に着目して従来一般に使用
されている小容量のROMで制御分解能を６倍に
するようにしたインバータ制御回路を得るように
したものである。
されている小容量のROMで制御分解能を６倍に
するようにしたインバータ制御回路を得るように
したものである。
第５図以下により本発明制御回路の一実施例を
説明する。
説明する。
第５図において周波数データ入力器により5bit
の信号５０を発生させ、これをROM５１、レー
トマルチプライヤ５２に与える。レートマルチプ
ライヤ５２は、発振器５３の信号finを受け、こ
の信号を前記第１式のような関係の出力即ちfout
＝Ｍ・fin／64にし、これを分周器５４に与える。こ の分周器５４は、前記信号を受けその出力即ちfp
＝１／2nfout＝Ｍ・fin／2n×64として、カウンタ５５
に与 える。これらの構成は従来と全く同一である。し
かして、このカウンタ５５は、非可逆的なカウン
タ、つまりアツプカウンタあるいはダウンカウン
タのいずれか一方向の非可逆的な計数を行い、自
己内にプリセツトされた計数値に到達するとリセ
ツト信号で原点に復帰する単なる正あるいは負の
一方向にのみ計数演算をするカウンタでもつて構
成されている。
の信号５０を発生させ、これをROM５１、レー
トマルチプライヤ５２に与える。レートマルチプ
ライヤ５２は、発振器５３の信号finを受け、こ
の信号を前記第１式のような関係の出力即ちfout
＝Ｍ・fin／64にし、これを分周器５４に与える。こ の分周器５４は、前記信号を受けその出力即ちfp
＝１／2nfout＝Ｍ・fin／2n×64として、カウンタ５５
に与 える。これらの構成は従来と全く同一である。し
かして、このカウンタ５５は、非可逆的なカウン
タ、つまりアツプカウンタあるいはダウンカウン
タのいずれか一方向の非可逆的な計数を行い、自
己内にプリセツトされた計数値に到達するとリセ
ツト信号で原点に復帰する単なる正あるいは負の
一方向にのみ計数演算をするカウンタでもつて構
成されている。
このカウンタ５５はその出力fpをカウントと
し、電気角でROM５１と12進カウンタ５６とに
夫々出力信号を出す。
し、電気角でROM５１と12進カウンタ５６とに
夫々出力信号を出す。
前記ROM５１の容量は従来のものと同じく
2048Word、8bitでありその記憶方法は、第４図
Ｃのような特性D0〜D7とし、第６図のようにす
る。
2048Word、8bitでありその記憶方法は、第４図
Ｃのような特性D0〜D7とし、第６図のようにす
る。
ROM５１の縦軸は、８個のデータD0D1……D7
を１ブロツクとし、周波数データ入力器の5bitの
信号（32種類のWord）で記録する。
を１ブロツクとし、周波数データ入力器の5bitの
信号（32種類のWord）で記録する。
ここで図中ｆは周波数を示したもので、１つの
ブロツクとして０Hzと表示されているものは０
Hz、25Hzと表示されているものは25Hzを、以下同
様に32種類で最終は75Hzまで記録されている。
ブロツクとして０Hzと表示されているものは０
Hz、25Hzと表示されているものは25Hzを、以下同
様に32種類で最終は75Hzまで記録されている。
又横軸はカウンタ５５によつてカウントされ、
周波数の30゜を6bitにより指定し64個の信号で表
示するものである。ここで、図中30／64は電気角
30゜を64個に分割したことを表わしたものである。
周波数の30゜を6bitにより指定し64個の信号で表
示するものである。ここで、図中30／64は電気角
30゜を64個に分割したことを表わしたものである。
このような表示ができるROM５１を使つて第
４図Ｃの特性曲線D0，D1，D2，D3＝０（遊び）
D4，D5，D6，D7＝０（遊び）を第６図の夫々D0，
D1，D2，D3，D4，D5，D6，D7に記録したもので
ある。
４図Ｃの特性曲線D0，D1，D2，D3＝０（遊び）
D4，D5，D6，D7＝０（遊び）を第６図の夫々D0，
D1，D2，D3，D4，D5，D6，D7に記録したもので
ある。
このような記録がされているROM５１を周波
数データ入力50例えば25Hzでアドレスすれば次の
ようにして出力信号を得ることができる。
数データ入力50例えば25Hzでアドレスすれば次の
ようにして出力信号を得ることができる。
先ずＵ相を得るには、詳細を後述する12進カウ
ンタ５６により30゜即ち64個のデータで走査して
いる間にデータセレクタ５７では、ROM５１の
記憶からD0，D1，D2，D6，D5，D4の順に取り出
して180゜までの半サイクルを得、次の半サイクル
ではD0，D1，D2，D6，D5，D4，を位相反転して
負の波形にすればよい。
ンタ５６により30゜即ち64個のデータで走査して
いる間にデータセレクタ５７では、ROM５１の
記憶からD0，D1，D2，D6，D5，D4の順に取り出
して180゜までの半サイクルを得、次の半サイクル
ではD0，D1，D2，D6，D5，D4，を位相反転して
負の波形にすればよい。
同様にしてＶ相では位相反転したD2，D6，D5，
D4と位相反転しないD0，D1とで、負の−60゜から
正の60゜までの半サイクルを作り次に位相反転し
ないD2，D6，D5，D4，と、位相反転したD0，D1
とで次の半サイクルをデータセレクタ５８で取り
出す。以下同様な方法によりＷ相をデータセレク
タ５９から取り出す。
D4と位相反転しないD0，D1とで、負の−60゜から
正の60゜までの半サイクルを作り次に位相反転し
ないD2，D6，D5，D4，と、位相反転したD0，D1
とで次の半サイクルをデータセレクタ５８で取り
出す。以下同様な方法によりＷ相をデータセレク
タ５９から取り出す。
前記特性曲線D0からD1に移すには即ち30゜進め
るには前記12進カウンタ５６によつて行う。この
12進カウンタ５６は、第７図に示すように横軸に
時間を縦軸Ａ，Ｂ，Ｃ，Ｄのごとき０，１のよう
な波形出力を出すようにしたものである。この波
形の合成により０から11までの信号を出し、デー
タセレクタ５７，５８，５９により周波数データ
を30゜ずつ順次移送し、ROM５１から前述のごと
き特性曲線D0，D1，〜D7を選択し、第８図に示
すような出力信号を得ることができるのである。
るには前記12進カウンタ５６によつて行う。この
12進カウンタ５６は、第７図に示すように横軸に
時間を縦軸Ａ，Ｂ，Ｃ，Ｄのごとき０，１のよう
な波形出力を出すようにしたものである。この波
形の合成により０から11までの信号を出し、デー
タセレクタ５７，５８，５９により周波数データ
を30゜ずつ順次移送し、ROM５１から前述のごと
き特性曲線D0，D1，〜D7を選択し、第８図に示
すような出力信号を得ることができるのである。
データセレクタ５７，５８，５９によつて取り
出された信号は、第８図のようなものであるた
め、これを正弦波形にするには次のようにする。
即ち前記データセレクタ５７，５８，５９の各信
号を排他論理和回路６０，６１，６２に与える一
方、12進カウンタ５６の出力によつて附勢される
３相デコーダ６３から第９図のごとき120゜ずつ位
相のずれた信号Ｅ，Ｆ，Ｇを発生させ、これを前
記排他論理和回路６０，６１，６２に与える。こ
の排他論理和回路６０，６１，６２では夫々デー
タセレクタの信号と、３相デコーダの両信号によ
り出力の反転と非反転をさせられ、第１０図のよ
うな正弦波形に近いＵ、Ｖ、Ｗ相に交流制御信号
を得ることができる。この出力は、夫々１つは直
接に、他の１つは位相反転器６４，６５，６６を
介して6bitレジスタに与える。この信号は前記分
周器５４の出力信号と共に6bitレジスタ６７に受
け入れられ、タイミングを揃えてから前記トラン
ジスタの各ベースに加えられ、直流をインバータ
１２を介して25Hzの周波数に変換することができ
る。
出された信号は、第８図のようなものであるた
め、これを正弦波形にするには次のようにする。
即ち前記データセレクタ５７，５８，５９の各信
号を排他論理和回路６０，６１，６２に与える一
方、12進カウンタ５６の出力によつて附勢される
３相デコーダ６３から第９図のごとき120゜ずつ位
相のずれた信号Ｅ，Ｆ，Ｇを発生させ、これを前
記排他論理和回路６０，６１，６２に与える。こ
の排他論理和回路６０，６１，６２では夫々デー
タセレクタの信号と、３相デコーダの両信号によ
り出力の反転と非反転をさせられ、第１０図のよ
うな正弦波形に近いＵ、Ｖ、Ｗ相に交流制御信号
を得ることができる。この出力は、夫々１つは直
接に、他の１つは位相反転器６４，６５，６６を
介して6bitレジスタに与える。この信号は前記分
周器５４の出力信号と共に6bitレジスタ６７に受
け入れられ、タイミングを揃えてから前記トラン
ジスタの各ベースに加えられ、直流をインバータ
１２を介して25Hzの周波数に変換することができ
る。
他の周波数を発生させるにも、上記方法と同様
の作動で取り出すことができる。
の作動で取り出すことができる。
このようにしてインバータ１２から発生する３
相交流は理想的な正弦波には近い。
相交流は理想的な正弦波には近い。
以上説明したごとく、本発明は、理想的な３相
交流が120゜位相の従属性のある交流電源であるこ
と、交流出力が正の半波と負の半波とが同一波形
であることに着目し、ROMの記憶パターンを１
Hzの1/6にし、その使用効率を高めたものである。
これにより同一の記憶容量を有するROMでは６
倍の記憶ができる。換言すれば記憶パターンを６
倍の精度で記憶することができるのである。
交流が120゜位相の従属性のある交流電源であるこ
と、交流出力が正の半波と負の半波とが同一波形
であることに着目し、ROMの記憶パターンを１
Hzの1/6にし、その使用効率を高めたものである。
これにより同一の記憶容量を有するROMでは６
倍の記憶ができる。換言すれば記憶パターンを６
倍の精度で記憶することができるのである。
それ故に通電パターンの自由度が大きくとれ、
かつROM周辺のロジツク回路が簡単になり、イ
ンバータの制御信号線とした場合には、高い電気
分解能を持たせることができる等種々のメリツト
を有する。しかも、本発明では、スイツチング素
子に供給する３相制御信号を30度または60度の範
囲に区分し、同一タイミングで各スイツチング素
子に与える３相制御信号を同一アドレスに記憶さ
せた記憶手段のアドレスを順次読み出すように構
成したため、三相交流のいずれの相の０クロス点
も位相各上誤差なく出力できるという格段の効果
を奏することができる。
かつROM周辺のロジツク回路が簡単になり、イ
ンバータの制御信号線とした場合には、高い電気
分解能を持たせることができる等種々のメリツト
を有する。しかも、本発明では、スイツチング素
子に供給する３相制御信号を30度または60度の範
囲に区分し、同一タイミングで各スイツチング素
子に与える３相制御信号を同一アドレスに記憶さ
せた記憶手段のアドレスを順次読み出すように構
成したため、三相交流のいずれの相の０クロス点
も位相各上誤差なく出力できるという格段の効果
を奏することができる。
第１図は従来一般に使用されているトランジス
タ形３相インバータの基本回路図、第２図は３相
インバータに制御信号を与える従来のインバータ
制御回路図、第３図は第２図のインバータ制御回
路に採用されるROMの記憶方法を示す図、第４
図ａ，ｂ，ｃは理想的な３相交流電力の波形図及
びその合成波形図、第５図は本発明のインバータ
制御回路図、第６図は本発明のインバータ制御回
路に採用されるROMの記憶方法を示す図、第７
図は第５図の12進カウンタの出力波形図、第８図
は第５図のデータセレクタ５７，５８，５９より
取り出される出力波形図、第９図は第５図の３相
デコーダ６３の出力波形図、第１０図は第５図の
6bitレジスタ６７の出力波形図であつて３相イン
バータの制御信号となるものである。 ５１……ROM、５２……レイトマルチプライ
ヤ、５４……分周器、５５……カウンタ、５６…
…12進カウンタ、５７，５８，５９……データセ
レクタ、６０，６１，６２……排他論理和回路、
６３……３相デコーダ、６７……6bitレジスタ。
タ形３相インバータの基本回路図、第２図は３相
インバータに制御信号を与える従来のインバータ
制御回路図、第３図は第２図のインバータ制御回
路に採用されるROMの記憶方法を示す図、第４
図ａ，ｂ，ｃは理想的な３相交流電力の波形図及
びその合成波形図、第５図は本発明のインバータ
制御回路図、第６図は本発明のインバータ制御回
路に採用されるROMの記憶方法を示す図、第７
図は第５図の12進カウンタの出力波形図、第８図
は第５図のデータセレクタ５７，５８，５９より
取り出される出力波形図、第９図は第５図の３相
デコーダ６３の出力波形図、第１０図は第５図の
6bitレジスタ６７の出力波形図であつて３相イン
バータの制御信号となるものである。 ５１……ROM、５２……レイトマルチプライ
ヤ、５４……分周器、５５……カウンタ、５６…
…12進カウンタ、５７，５８，５９……データセ
レクタ、６０，６１，６２……排他論理和回路、
６３……３相デコーダ、６７……6bitレジスタ。
Claims (1)
- 【特許請求の範囲】 １ 複数のスイツチング素子からなり、３相交流
を出力するインバータを制御するインバータ制御
装置において、 単相交流の180度の角度範囲の前記スイツチン
グ素子に供給する制御信号を30度ずつに区分して
得られる６つの30度の角度範囲の前記スイツチン
グ素子に供給する制御信号列を、一方向へ順次ア
ドレス指定により、各々の信号列が30度ずつずれ
かつ各々の信号列が角度に対し連続した状態で並
列に出力されるように記憶したROMと、 このROMを前記一方向にのみ順次アドレス指
定するアドレス指定手段と、 このアドレス指定手段によるアドレス指定によ
つてROMから並列に出力される６つの30度ずつ
ずれた制御信号を入力し、120度ずつずれた制御
信号に変換してインバータの各スイツチング素子
に供給することにより一周期分の３相交流を前記
インバータから出力させる論理制御手段とを設け
たことを特徴とするインバータ制御回路。 ２ 前記論理制御手段は、30度を１単位とする12
進カウンタと、この12進カウンタの出力に基づき
前記ROMから並列に出力される６つの30度ずつ
ずれた制御信号の中から３つの制御信号を選択し
て出力するデータセレクタと、このデータセレク
タから出力される３つの制御信号の内、前記12進
カウンタの出力に基づき特定の制御信号のみ反転
出力させる論理回路を有することを特徴とする特
許請求の範囲第１項記載のインバータ制御回路。 ３ 前記アドレス指定手段は、レートマルチプラ
イヤーと、このレートマルチプライヤーに一定周
波数の信号を与える発信器と、前記レートマルチ
プライヤーからの出力を分周する分周器と、この
分周器の出力を一方向にのみ計数し、この計数出
力を前記ROMのアドレス指定信号としたカウン
タとを有することを特徴とする特許請求の範囲第
１項記載のインバータ制御回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55120820A JPS5746677A (en) | 1980-09-01 | 1980-09-01 | Invertor controlling circuit |
| US06/295,106 US4410937A (en) | 1980-09-01 | 1981-08-21 | Method of controlling polyphase inverters and control circuits therefor |
| GB8125772A GB2083959B (en) | 1980-09-01 | 1981-08-24 | Method of controlled polyphase inverters and control circuits therefor |
| AU74651/81A AU536937B2 (en) | 1980-09-01 | 1981-08-26 | Controlling polyphase inverters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55120820A JPS5746677A (en) | 1980-09-01 | 1980-09-01 | Invertor controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746677A JPS5746677A (en) | 1982-03-17 |
| JPH0353869B2 true JPH0353869B2 (ja) | 1991-08-16 |
Family
ID=14795765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55120820A Granted JPS5746677A (en) | 1980-09-01 | 1980-09-01 | Invertor controlling circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4410937A (ja) |
| JP (1) | JPS5746677A (ja) |
| AU (1) | AU536937B2 (ja) |
| GB (1) | GB2083959B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992776A (ja) * | 1982-11-17 | 1984-05-29 | Mitsubishi Electric Corp | パルス幅変調インバ−タ装置の変調波発生回路 |
| JPS59169368A (ja) * | 1983-03-12 | 1984-09-25 | Toshiba Corp | インバ−タ制御装置 |
| JPS59201683A (ja) * | 1983-04-28 | 1984-11-15 | Mitsubishi Electric Corp | インバ−タの制御回路 |
| JPS6014693U (ja) * | 1983-07-05 | 1985-01-31 | 株式会社東芝 | インバ−タ制御回路 |
| JPS60245474A (ja) * | 1984-05-18 | 1985-12-05 | Meidensha Electric Mfg Co Ltd | 正弦波発生回路 |
| JPS60249895A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 周波数変換装置 |
| JPS6158476A (ja) * | 1984-08-30 | 1986-03-25 | Mitsubishi Electric Corp | インバ−タの制御回路 |
| JPH0810994B2 (ja) * | 1986-02-18 | 1996-01-31 | 株式会社東芝 | インバ−タ装置 |
| JPS63294266A (ja) * | 1987-05-26 | 1988-11-30 | Toshiba Corp | Ｐｗｍ制御型インバ−タの制御装置 |
| FR2674994A1 (fr) * | 1991-04-04 | 1992-10-09 | Electro Mec Nivernais | Commande de moteur electrique a stator bobine notamment pour appareil electromenager. |
| JPH06165519A (ja) * | 1992-11-27 | 1994-06-10 | Sanyo Electric Co Ltd | 電動機の駆動方法 |
| AT515243A1 (de) * | 2013-12-19 | 2015-07-15 | Schneider Electric Power Drives Gmbh | Verfahren zur Ansteuerung parallel geschalteter Inverter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258447A (en) * | 1975-11-10 | 1977-05-13 | Mitsubishi Electric Corp | Digital type three phase function generator |
| JPS5532494A (en) * | 1978-07-06 | 1980-03-07 | Siemens Ag | Converter controller |
| JPH0218031A (ja) * | 1988-07-07 | 1990-01-22 | Kubota Ltd | 繊維強化フェノール樹脂発泡体の製法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2831589C3 (de) * | 1978-07-18 | 1981-11-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Bildung von periodischen Impulsmustern |
| DE3007629A1 (de) * | 1980-02-29 | 1981-09-10 | Standard Elektrik Lorenz Ag | Verfahren und anordnung zur erzeugung eines dreiphasendrehstromes durch wechselrichten |
| JPS573582A (en) * | 1980-06-05 | 1982-01-09 | Toshiba Corp | Controller for inverter |
-
1980
- 1980-09-01 JP JP55120820A patent/JPS5746677A/ja active Granted
-
1981
- 1981-08-21 US US06/295,106 patent/US4410937A/en not_active Expired - Fee Related
- 1981-08-24 GB GB8125772A patent/GB2083959B/en not_active Expired
- 1981-08-26 AU AU74651/81A patent/AU536937B2/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258447A (en) * | 1975-11-10 | 1977-05-13 | Mitsubishi Electric Corp | Digital type three phase function generator |
| JPS5532494A (en) * | 1978-07-06 | 1980-03-07 | Siemens Ag | Converter controller |
| JPH0218031A (ja) * | 1988-07-07 | 1990-01-22 | Kubota Ltd | 繊維強化フェノール樹脂発泡体の製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083959A (en) | 1982-03-31 |
| AU7465181A (en) | 1982-03-11 |
| AU536937B2 (en) | 1984-05-31 |
| GB2083959B (en) | 1983-11-30 |
| JPS5746677A (en) | 1982-03-17 |
| US4410937A (en) | 1983-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353869B2 (ja) | ||
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| US4595976A (en) | Inverter control | |
| US3052833A (en) | Polyphase static inverter | |
| JPS5922472B2 (ja) | パルス幅変調装置 | |
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| US4654773A (en) | Inverter control circuit | |
| JPS631835B2 (ja) | ||
| US4464711A (en) | Gate pulse phase shifter | |
| JPH02139599A (ja) | 周波数ナンバー制御クロツク装置 | |
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| SU1182617A1 (ru) | Регулируемый инвертор | |
| JP3570476B2 (ja) | 電力変換装置 | |
| SU1343541A1 (ru) | Цифровой трехфазный генератор | |
| JPS5858875A (ja) | インバ−タ装置 | |
| SU1457141A1 (ru) | Устройство дл управлени электродвигателем переменного тока | |
| JPS6149667A (ja) | インバ−タ制御装置 | |
| SU1356140A1 (ru) | Устройство формировани сигнала обратной св зи в стабилизированных преобразовател х | |
| JPS60207458A (ja) | インバ−タの制御回路 | |
| JPS62110480A (ja) | インバ−タ制御装置 | |
| JPH06112835A (ja) | パルス幅変調による疑似波形の交流発生回路 | |
| JPS59201683A (ja) | インバ−タの制御回路 | |
| JPS5914370A (ja) | インバ−タ制御装置 | |
| JPS61251484A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPS63259414A (ja) | 測定装置の補間回路 |