JPS60245474A - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JPS60245474A JPS60245474A JP59100154A JP10015484A JPS60245474A JP S60245474 A JPS60245474 A JP S60245474A JP 59100154 A JP59100154 A JP 59100154A JP 10015484 A JP10015484 A JP 10015484A JP S60245474 A JPS60245474 A JP S60245474A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- phase
- data
- sine wave
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は正弦波発生回路に係わり、特にＲＯＭから正弦
波データを読出して周波数と電圧を制御した正弦波３相
出力を得る回路に関する。
波データを読出して周波数と電圧を制御した正弦波３相
出力を得る回路に関する。
（従来の技術）
ＰＷＭ（パルス幅変訓）方式インバータを構成し、正弦
波出力制御をするときにはその基準となる正弦波波形と
搬送波とを合成変調した出力信号でインバータ主回路を
スイッチングさせる。正弦波を得るための回路は種々あ
るが、アナログ的なものは周波数や電圧制御した３相出
力を得るのに回路が複雑になったり特性に問題があるの
に対してディジタル的なものとしてＲＯＭから正弦波デ
ータを読出す方式のものが簡単で良好な波形を得ること
ができ、正弦波ＰＷＮ方式インバータに好適となる。
波出力制御をするときにはその基準となる正弦波波形と
搬送波とを合成変調した出力信号でインバータ主回路を
スイッチングさせる。正弦波を得るための回路は種々あ
るが、アナログ的なものは周波数や電圧制御した３相出
力を得るのに回路が複雑になったり特性に問題があるの
に対してディジタル的なものとしてＲＯＭから正弦波デ
ータを読出す方式のものが簡単で良好な波形を得ること
ができ、正弦波ＰＷＮ方式インバータに好適となる。
第３図は従来の回路を示す。正弦波出力周波数の制御信
号Ｖｆは電圧・周波数変換器１で比例した周波数のパル
スに変換され、該パルスがカウンタ２の計数入力にされ
る。カウンタ２の計数出力はＲＯＭ３ ｔｒ 、 ３
ｗのアドレスデータとされる。ＲＯＭ３Ｕ、３Ｗは、夫
々Ｕ相、Ｗ相の正弦波サンプリングデータが誉込まれて
おり、カウンタ２のアドレス指定に従ってサンプリング
データを出力する。
号Ｖｆは電圧・周波数変換器１で比例した周波数のパル
スに変換され、該パルスがカウンタ２の計数入力にされ
る。カウンタ２の計数出力はＲＯＭ３ ｔｒ 、 ３
ｗのアドレスデータとされる。ＲＯＭ３Ｕ、３Ｗは、夫
々Ｕ相、Ｗ相の正弦波サンプリングデータが誉込まれて
おり、カウンタ２のアドレス指定に従ってサンプリング
データを出力する。
Ｄ／Ａ変換器４Ｕ、４Ｗは夫々ＲＯＭ３ Ｕ 、３Ｗの
出力データを対応するアナログ信号に変換し、この変換
に波高値（電圧）の制御信号ＶＶに比例したアナログ信
号にする。ローパスフィルタ５Ｕ。
出力データを対応するアナログ信号に変換し、この変換
に波高値（電圧）の制御信号ＶＶに比例したアナログ信
号にする。ローパスフィルタ５Ｕ。
５Ｗけ夫々Ｄ／Ａ変換器４Ｕ、４Ｗのアナログ信号から
基本波成分のみを取出し、夫々の出力にＵ相、Ｗ相の正
弦波出力Ｕ、Ｗを得る。加算器５ｖはフィルタ５Ｕと５
Ｗの出力を加算してＶ相の正弦波出力Ｖを得る。
基本波成分のみを取出し、夫々の出力にＵ相、Ｗ相の正
弦波出力Ｕ、Ｗを得る。加算器５ｖはフィルタ５Ｕと５
Ｗの出力を加算してＶ相の正弦波出力Ｖを得る。
（発明が解決しようとする問題点）
第３図の構成において、ＲＯＭのアドレスに対するデー
タ変化時のグリッジ等の影響を増除くためのフィルタ５
Ｕ、５Ｗの定数を適当にすれば良好な波形が得られるが
、信号Ｖｆで設定する広い周波数範囲全域にわたって適
当な定数設定が難しくなる問題がある。また、ＲＯＭ、
Ｄ／Ａ変換器を２組必要とし、コスト及び取付スペース
に問題がある。
タ変化時のグリッジ等の影響を増除くためのフィルタ５
Ｕ、５Ｗの定数を適当にすれば良好な波形が得られるが
、信号Ｖｆで設定する広い周波数範囲全域にわたって適
当な定数設定が難しくなる問題がある。また、ＲＯＭ、
Ｄ／Ａ変換器を２組必要とし、コスト及び取付スペース
に問題がある。
本発明はこのような問題を解決した正弦波発生回路を提
供することを目的とする。
供することを目的とする。
（問題点を解決するだめの手段及び作用）“本発明は、
１つのＲＯＭに正弦波の各相サンプル値データを１デー
タブロツクとして正弦波１周期分のサンプル数だけ記憶
させておき、周波数制御信号に応じて第１のカウンタで
ＲＯＭのブロックをアドレス指定し、第１のカウンタよ
りも高い周波数を計数入力とする第２のカウンタでＲＯ
Ｍの各ブロックでの各相データをアドレス指定し、ＲＯ
Ｍからの各相データを１つのＤ／Ａ変換器で順次アナロ
グ信号に変換し、Ｄ／Ａ変換器の出力を第２のカウンタ
の計数値に従って各相を分離しかつ各相の後半時間をサ
ンプル・ホールドして各相正弦波出力を得る構成にした
ことを特徴とする。
１つのＲＯＭに正弦波の各相サンプル値データを１デー
タブロツクとして正弦波１周期分のサンプル数だけ記憶
させておき、周波数制御信号に応じて第１のカウンタで
ＲＯＭのブロックをアドレス指定し、第１のカウンタよ
りも高い周波数を計数入力とする第２のカウンタでＲＯ
Ｍの各ブロックでの各相データをアドレス指定し、ＲＯ
Ｍからの各相データを１つのＤ／Ａ変換器で順次アナロ
グ信号に変換し、Ｄ／Ａ変換器の出力を第２のカウンタ
の計数値に従って各相を分離しかつ各相の後半時間をサ
ンプル・ホールドして各相正弦波出力を得る構成にした
ことを特徴とする。
（実施例）
第１図は本発明の一実施例を示す回路図である。
正弦波出力周波数の制御信号Ｖｆは電圧・周波数変換器
６で比例した周波数のパルスに変換され、該パルスが第
１のカウンタになるカウンタ７の計数入力にされる。Ｒ
ＯＭ８は正弦波の各相サンプル値データを１データブロ
ツクとして正弦波の１周期分のサンプル数だけ記憶され
る。第２のカウンタになるカウンタ９は、パルス発振器
１０の出力を計数入力として３ビット桁の計数出力を得
るもので、該計数入力はカウンタ７の計数入力よりも高
い周波数になるようパルス発振器１０の周波数が設定さ
れる。
６で比例した周波数のパルスに変換され、該パルスが第
１のカウンタになるカウンタ７の計数入力にされる。Ｒ
ＯＭ８は正弦波の各相サンプル値データを１データブロ
ツクとして正弦波の１周期分のサンプル数だけ記憶され
る。第２のカウンタになるカウンタ９は、パルス発振器
１０の出力を計数入力として３ビット桁の計数出力を得
るもので、該計数入力はカウンタ７の計数入力よりも高
い周波数になるようパルス発振器１０の周波数が設定さ
れる。
ＲＯＭ ８は各データブロックのアドレスデータをカウ
ンタ７の計数出力で与えられ、各ブロック内の各相デー
タの指定にカウンタ９の上位２ビツトがアドレスデータ
とされる。Ｄ／Ａ変換器１１はＲＯＭ８の各相データを
ｊ−次アナログ信号に変換し、この変換に電圧制御信号
ＶＶに比例した増幅度で行なう。サンプリング用アナロ
グスイッチ１２は各相夫々に対応づけたアナログスイッ
チ素子１２ Ｕ 、 １２Ｖ。
ンタ７の計数出力で与えられ、各ブロック内の各相デー
タの指定にカウンタ９の上位２ビツトがアドレスデータ
とされる。Ｄ／Ａ変換器１１はＲＯＭ８の各相データを
ｊ−次アナログ信号に変換し、この変換に電圧制御信号
ＶＶに比例した増幅度で行なう。サンプリング用アナロ
グスイッチ１２は各相夫々に対応づけたアナログスイッ
チ素子１２ Ｕ 、 １２Ｖ。
１２Ｗを並列に有してＤ／Ａ変換器１１の出力をサンプ
リング入力とし、各スイッチ素子１２Ｕ、１２ｖ。
リング入力とし、各スイッチ素子１２Ｕ、１２ｖ。
１２Ｗのサンプル期間及びサンプリング順序をカウンタ
９の３ビツトデータで行なうデコーダを有する。このデ
コーダはカウンタ９の上位２ビツトをＤ／Ａ変換器の出
力から各相分離のために使い、カウンタ９の下位１ビツ
トを分離した各相信号の後半時間をサンプル期間とする
のに使う。
９の３ビツトデータで行なうデコーダを有する。このデ
コーダはカウンタ９の上位２ビツトをＤ／Ａ変換器の出
力から各相分離のために使い、カウンタ９の下位１ビツ
トを分離した各相信号の後半時間をサンプル期間とする
のに使う。
ホールド回路１３０ 、１３Ｖ 、 １３Ｗはスイッチ
１２の各スイッチ素子１２Ｕ 、 １２ｖ 、 １２ｗ
を通した各相出力を夫々コンデンサの充電電圧としてホ
ールドし、該ホールド電圧を高入力インピーダンスで受
ける電圧ホロワの出力に各相正弦波出力［１，Ｖ、Ｗを
得る。
１２の各スイッチ素子１２Ｕ 、 １２ｖ 、 １２ｗ
を通した各相出力を夫々コンデンサの充電電圧としてホ
ールドし、該ホールド電圧を高入力インピーダンスで受
ける電圧ホロワの出力に各相正弦波出力［１，Ｖ、Ｗを
得る。
こうした構成の回路における各部動作波形を第２図に例
示する。ＲＯＭ８にはＵ、Ｖ、Ｗ相のデータとスペース
（０）とを組にしたデータブロックをサンプル数だけ記
憶し、該データブロックの選択がカウンタ７の入力パル
スタイミングで順次切換えられ、各データブロック内の
データ選択が１デー］ タブロック当り８個の入力パルスが与えられるカウンタ
９の上位２ビット桁″Ｂ＃ 、 ＩＩ Ｃ＃で順次切換
見られる。これにより、ＲＯＭ８の出力データはデータ
“°Ｏ”、′”Ｕ ｎ 、 ｍ Ｖ ｐｒ、“Ｗ＃の順
になり、各データかＤ／Ａ変換器１１でアナログ信号に
順次変換される。一方、カウンタ９の最下位ビット桁″
Ａ＃も含めたビット桁゛Ｂ”、“Ｃ＃の内容がアナログ
スイッチ１２でデコードされて各スイッチ素子ｉ２ｃ＋
＋１２ｖｔ１２Ｗが各相データＵ、Ｖ、Ｗの後半時間で
オンされて当該データのサンプリングを行なう。このサ
ンプリングはＲＯＭ８の各相アドレス指定と同期して行
なわれ、しかも各データの後半時間にされる。
示する。ＲＯＭ８にはＵ、Ｖ、Ｗ相のデータとスペース
（０）とを組にしたデータブロックをサンプル数だけ記
憶し、該データブロックの選択がカウンタ７の入力パル
スタイミングで順次切換えられ、各データブロック内の
データ選択が１デー］ タブロック当り８個の入力パルスが与えられるカウンタ
９の上位２ビット桁″Ｂ＃ 、 ＩＩ Ｃ＃で順次切換
見られる。これにより、ＲＯＭ８の出力データはデータ
“°Ｏ”、′”Ｕ ｎ 、 ｍ Ｖ ｐｒ、“Ｗ＃の順
になり、各データかＤ／Ａ変換器１１でアナログ信号に
順次変換される。一方、カウンタ９の最下位ビット桁″
Ａ＃も含めたビット桁゛Ｂ”、“Ｃ＃の内容がアナログ
スイッチ１２でデコードされて各スイッチ素子ｉ２ｃ＋
＋１２ｖｔ１２Ｗが各相データＵ、Ｖ、Ｗの後半時間で
オンされて当該データのサンプリングを行なう。このサ
ンプリングはＲＯＭ８の各相アドレス指定と同期して行
なわれ、しかも各データの後半時間にされる。
これＫより、各相データの不連続した切換えになるＲＯ
Ｍ８の出力データとアナログスイッチ１２の切換えにＤ
／Ａ変換器１１の遅れやＲＯＭ８のグリッジ等の影響に
よってホールド回路１３［ｒ ｌ １３Ｖ 、 １３Ｗ
のコンデンサの電荷急変や電圧ホロワへの影響を取除い
たアナログデータの確立後のサンプリングをする。
Ｍ８の出力データとアナログスイッチ１２の切換えにＤ
／Ａ変換器１１の遅れやＲＯＭ８のグリッジ等の影響に
よってホールド回路１３［ｒ ｌ １３Ｖ 、 １３Ｗ
のコンデンサの電荷急変や電圧ホロワへの影響を取除い
たアナログデータの確立後のサンプリングをする。
なお、第２図の例ではカウンタ７と９の入力が同期する
場合で示すが、これは１データブロツクの選択に対して
各相データを２回以上の任意回数選択ししかも非同期選
択にして不都合はないし、Ｄ／Ａ変換器の応答節囲内で
カウンタ９の入力周波数を高くしてホールド時間を短か
くするほど回路のリーク等の影響を受けに＜＜シて使用
部品や回路構成を簡易にする。また、ＲＯＭ８のデータ
ブロックにスペース“０”区間を設けることによシ、２
進構成になる一般のＩＣ素子の使用を容易にする。
場合で示すが、これは１データブロツクの選択に対して
各相データを２回以上の任意回数選択ししかも非同期選
択にして不都合はないし、Ｄ／Ａ変換器の応答節囲内で
カウンタ９の入力周波数を高くしてホールド時間を短か
くするほど回路のリーク等の影響を受けに＜＜シて使用
部品や回路構成を簡易にする。また、ＲＯＭ８のデータ
ブロックにスペース“０”区間を設けることによシ、２
進構成になる一般のＩＣ素子の使用を容易にする。
（発明の効果）
本発明によれば、１つのＲＯＭに各相データをブロック
単位で記憶して周波数制御信号に従ってデータブロック
の選択、該制御信号とは独立した周波数でブロック内各
相データの選択をして１つのＤ／Ａ変換器によるアナロ
グ信号の変換及び各アナログ信号を同期サンプリングと
ホールドをする構成のため、１つのＲＯＭと１つのＤ／
Ａ変換器で済み、通常のＲＯＭが形状が大きく取付スペ
ースを大きく必要とする反面その記憶容量に比較的余裕
度が大きいことから１個のＲＯＭによる構成でスペース
及びコストの上で有利となる。同様に高価なり／Ａ変換
器を１個にし得ることはアナログスイッチ等の追加部品
の増になるもコストダウンになる（なお、パルス発振器
１０け他の回路で使用されるクロック等を利用し得る）
。
単位で記憶して周波数制御信号に従ってデータブロック
の選択、該制御信号とは独立した周波数でブロック内各
相データの選択をして１つのＤ／Ａ変換器によるアナロ
グ信号の変換及び各アナログ信号を同期サンプリングと
ホールドをする構成のため、１つのＲＯＭと１つのＤ／
Ａ変換器で済み、通常のＲＯＭが形状が大きく取付スペ
ースを大きく必要とする反面その記憶容量に比較的余裕
度が大きいことから１個のＲＯＭによる構成でスペース
及びコストの上で有利となる。同様に高価なり／Ａ変換
器を１個にし得ることはアナログスイッチ等の追加部品
の増になるもコストダウンになる（なお、パルス発振器
１０け他の回路で使用されるクロック等を利用し得る）
。
また、本発明によれば、カウンタ９はカウンタ７とは独
立した計数動作になり、正弦波出力周波数の全域に渡っ
てサンプリング周波数を一定の高い周波数にして同一性
能の出力波形特性を得ることができる。
立した計数動作になり、正弦波出力周波数の全域に渡っ
てサンプリング周波数を一定の高い周波数にして同一性
能の出力波形特性を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作説明のための各部波形図、第３図は従来の回路
図である。 ６・・・電圧・周波数変換器、７，９・・・カウンタ、
８・・・ＲＯＭ、 １０・・・パルス発振器、１１・・
・Ｄ／Ａ変換器、１２・・・アナログスイッチ、１３Ｕ
ｌ １３Ｖ ｌ １３Ｗ・・・ホールド回路。
図の動作説明のための各部波形図、第３図は従来の回路
図である。 ６・・・電圧・周波数変換器、７，９・・・カウンタ、
８・・・ＲＯＭ、 １０・・・パルス発振器、１１・・
・Ｄ／Ａ変換器、１２・・・アナログスイッチ、１３Ｕ
ｌ １３Ｖ ｌ １３Ｗ・・・ホールド回路。
Claims (1)
- 正弦波周波数の制御信号に比例した周波数のパルスを計
数入力とする第１のカウンタと、このカウンタの計数入
力よりも高い周波数のパルスを計数入力とする第２のカ
ウンタと、正弦波の各相サンプル値データを１データブ
ロツクとして正弦波１周期分のサンプル数だけ記憶し上
記第１のカウンタの計数値をデータブロックのアドレス
データとし上記第２のカウンタの計数値を各ブロック内
の各相アドレスデータとするＲＯＭと、このＲＯＭの読
出しデータを正弦波電圧の制御信号に比例した増幅度で
アナログ信号に変換するＤ／Ａ変換器と、上記第２のカ
ウンタの計数値に従って上記Ｄ／Ａ変換器の出力から各
相を分離しかつ分離した各相信号の稜半時間を夫々サン
プル・ホールドして各相正弦波出力を得るサンプル・ホ
ールド回路とを備えたことを特徴とする正弦波発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59100154A JPS60245474A (ja) | 1984-05-18 | 1984-05-18 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59100154A JPS60245474A (ja) | 1984-05-18 | 1984-05-18 | 正弦波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245474A true JPS60245474A (ja) | 1985-12-05 |
Family
ID=14266400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59100154A Pending JPS60245474A (ja) | 1984-05-18 | 1984-05-18 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245474A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746677A (en) * | 1980-09-01 | 1982-03-17 | Toshiba Corp | Invertor controlling circuit |
| JPS589093B2 (ja) * | 1976-07-23 | 1983-02-18 | フアイザ−・インコ−ポレ−テッド | 動物用抗ビ−ルス剤 |
-
1984
- 1984-05-18 JP JP59100154A patent/JPS60245474A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589093B2 (ja) * | 1976-07-23 | 1983-02-18 | フアイザ−・インコ−ポレ−テッド | 動物用抗ビ−ルス剤 |
| JPS5746677A (en) * | 1980-09-01 | 1982-03-17 | Toshiba Corp | Invertor controlling circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727468A (en) | Digital PWM control circuit | |
| US5426354A (en) | Vector control for brushless DC motor | |
| JPH0218031B2 (ja) | ||
| US5793180A (en) | Fully digital drive system for brushless motor with voltage or current profiles read from a digital memory | |
| US4410937A (en) | Method of controlling polyphase inverters and control circuits therefor | |
| JPS60245474A (ja) | 正弦波発生回路 | |
| Zuckerberger et al. | Determination of commutation sequence with a view to eliminating harmonics in microprocessor-controlled PWM voltage inverter | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| JPH0230625U (ja) | ||
| EP0858163B1 (en) | Pulse width modulation operation circuit | |
| JP2003142993A (ja) | 変調信号発生装置 | |
| US4688163A (en) | Method for controlling the phase angle of the output current or the output voltage of a frequency converter and apparatus for carrying out the method | |
| GB2125239A (en) | A three phase supply synthesis arrangement | |
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| JPH08111641A (ja) | 比較装置，ａ／ｄ変換装置，ｐｗｍ信号生成装置，電源装置，電源制御装置 | |
| SU1481861A1 (ru) | Аналоговое запоминающее устройство | |
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| JPS6039906A (ja) | 正弦波発生回路 | |
| JPS6118363A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| SU1343541A1 (ru) | Цифровой трехфазный генератор | |
| Wolf et al. | Generating complex waveforms | |
| SU1312740A1 (ru) | Цифровое устройство управлени трехфазным мостовым инвертором | |
| SU1483642A1 (ru) | Преобразователь код-напр жение | |
| JP2832947B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 |