JP2003142993A

JP2003142993A - 変調信号発生装置

Info

Publication number: JP2003142993A
Application number: JP2001338148A
Authority: JP
Inventors: Kazuyuki Sato; 一幸佐藤
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 2001-11-02
Filing date: 2001-11-02
Publication date: 2003-05-16
Anticipated expiration: 2021-11-02
Also published as: JP3637891B2

Abstract

(57)【要約】【課題】本発明は、外部信号の振幅と変調度を自由に
設定でき、外部信号のＡＤ変換の分解能を最大限に利用
するＤＤＳ方式変調信号発生装置を提供する。【解決手段】周波数レジスタ１、累積加算器２、累積
加算レジスタ３により、被変調波信号を生成する。変調
メモリ１３に、ＡＤ変換データを変調データに変換する
ためのテーブルが記憶され、外部信号Ｓ_EがＡＤ変換器
１３でＡＤ変換されたＡＤ変換データに従って変換テー
ブルから変調データを読み出し、変調波レジスタ１１で
変調波信号を出力する。デジタルコンパレータ７で、被
変調波信号と変調波を比較し、ＰＷＭ変調信号Ｓ_PWMを
得る。変換テーブルの変調データは、予めＣＰＵ等から
任意に書き換える。変換テーブルの変調データによる前
記変調波信号は、外部信号Ｓ_Eによる位相変調又は周波
数変調にも使用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイレクトデジタ
ルシンセサイザ方式による信号発生原理を使用した変調
信号発生装置に関し、特に、任意の外部信号による変調
機能を有する変調信号発生装置に関するものである。

【０００２】

【従来の技術】一般的に、正弦波、方形波、三角波等の
各種波形の信号を発生させるダイレクトデジタルシンセ
サイザ（ＤＤＳ）方式の信号発生原理は、従来から知ら
れている。ここで、図４のＤＤＳ方式信号発生器につい
て説明する。

【０００３】このＤＤＳ方式の信号発生器は、図４に示
されるように、周波数レジスタ１、累積加算器２、加算
結果を格納する累積加算レジスタ３、波形メモリ４、Ｄ
Ａ変換器５、ローパスフィルタ６から構成されており、
これらの各構成要素は、同一クロックに同期して動作す
るものである。図４の信号発生器では、正弦波信号を出
力する場合を示している。

【０００４】累積加算器２と累積加算レジスタ３とでア
ドレス演算器を構成している。累積加算器２の一方の入
力端子には、周波数レジスタ１から周波数データが入力
され、累積加算器２の出力は、累積加算レジスタ３を介
してさらに累積加算器２の他の入力端子に入力される。
波形メモリ４には、正弦波に係る波形データが記憶さ
れ、アドレス演算器で求められたアドレスデータによ
り、当該アドレスに記憶された波形デジタルデータが読
み出される。波形メモリ４から読み出された波形デジタ
ルデータは、ＤＡ変換器５、ローパスフィルタ６に送出
されて、正弦波信号が信号発生器の出力波形信号Ｓとな
る。

【０００５】このような構成において、累積加算器２に
周波数レジスタ１から、周波数データｎが与えられたと
する。このとき、累積加算器２の他方の入力端子は、０
であるとすると、累積加算器２は、クロックに同期して
データｎを累積加算レジスタ３に出力し、累積加算レジ
スタ３は、そのままデータｎを波形メモリ４に送出す
る。このデータｎは、波形メモリ４の最初のアドレスと
なる。一方、累積加算レジスタ３の出力は、累積加算器
２の他方の入力端子にも供給されているので、その結
果、累積加算器２は、次のクロックに同期して周波数デ
ータ２ｎを出力することになる。この様にして、累積加
算器２は、これ以降、クロックに同期して、データ３
ｎ、４ｎ…を波形メモリ４に順次送出する。これらのデ
ータが、波形メモリ４の読み出しアドレスを指定するこ
とになり、波形メモリ４は、この指定されたアドレスに
従って、波形に係るデジタルデータを発生する。波形メ
モリ４に、正弦波以外にも、方形波、三角波に係るデジ
タルデータを記憶しておけば、ＤＤＳ方式信号発生器と
してアナログ波形信号Ｓを出力することができる。

【０００６】このような構成によるＤＤＳ方式信号発生
器では、周波数レジスタ１は、ＣＰＵなどから値を設定
できるようになっており、ＤＤＳ方式による信号発生器
の周波数を決定するレジスタである。

【０００７】ところで、ＤＤＳ方式の信号発生器を用い
て方形波信号を発生させる場合に、一般的に、波形メモ
リ４に方形波の波形データを記憶させて行っており、ま
た、発生させる方形波のデューティ比を変える場合に
も、波形メモリのデータをデューティ比に従って書き換
えて方形波信号を発生している。ただし、波形メモリ４
のデータを書き換えるには時間を要する。そのため、特
に、パルス幅変調（ＰＷＭ）のように、デューティ比を
比較的高速に変化させるような場合には、図４に示され
る波形メモリ４によるデジタルデータを用いるのではな
く、累積加算レジスタ３の出力とデューティ比データと
をデジタル比較して、方形波信号を出力するようにして
いる。

【０００８】デジタル比較によるＤＤＳ方式信号発生器
の例を図５に示した。図５において、図４と同じ部分に
は同じ符号を付した。累積加算レジスタ３の出力をデジ
タルコンパレータ７の一方の端子に入力し、他方の端子
には、ＣＰＵ等で書き換え可能であるデューティ比設定
レジスタ９の出力を入力している。そして、デジタルコ
ンパレータ７の出力をラッチさせるＰＷＭ出力レジスタ
８から方形波の出力を得るような構成をとっている。

【０００９】このような構成をとれば、累積加算レジス
タ３の出力は、図６に示されるように、鋸歯状波の波形
信号Ｓ_Rとなるため、デューティ比設定レジスタ９の出
力値を変えることにより、例えば、値Ｓ_D1から値Ｓ_D2へ
と変化させると、デジタルコンパレータ７により、それ
ぞれデューティ比Ｄ₁、Ｄ₂の方形波信号Ｓ_SQを発生させ
ることができる。

【００１０】さらに、予め決まった波形でＰＷＭ変調を
かけた方形波信号を発生させる場合には、デューティ比
レジスタ９の代わりに、変調メモリ１０、及びそのデー
タ出力をラッチする変調波レジスタ１１が使用される。
図５においては、この変調を行う場合について、レジス
タ１１とデジタルコンパレータ７の他方の端子との接続
を破線で示した。変調メモリ１０には、変調波データを
書き込んでおき、変調メモリ１０のアドレスがカウンタ
１２で周期的にカウントアップされ、変調波データが読
み出される。そして、読み出された変調波データは、変
調波レジスタ１１を介して、デジタルコンパレータ７の
他方の端子に供給される。デジタルコンパレータ７は、
累積加算出力レジスタ３の出力と変調波データとをデジ
タル比較することにより、ＰＷＭ変調が実現され、ＰＷ
Ｍ変調波信号が出力される。

【００１１】

【発明が解決しようとする課題】変調信号の波形が、正
弦波などの予め決められた波形であるならば、上述した
ように、この波形に該当する波形データを変調波データ
として変調メモリ１０に書き込んでおくことにより、Ｐ
ＷＭ変調を行うことが可能である。しかし、任意の波形
を有する外部信号によって変調をかけたい場合には、別
途ＡＤ変換器（図示なし）を用意する必要がある。その
ＡＤ変換器のデジタル出力をデジタルコンパレータ７の
一方の端子に入力するようにし、他方の端子に供給され
る累積加算レジスタ３の出力との比較により、デジタル
コンパレータ７から任意のＰＷＭ変調信号を出力するこ
とが可能である。ところが、この場合では、ＡＤ変換結
果とデューティ比との関係が固定的になるという欠点が
生じる。

【００１２】ここで、例えば、累積加算レジスタ３の出
力が１６ビットの信号であるとすると、デジタルコンパ
レータ７の入力信号も必然的に１６ビットとなる。そこ
で、ＡＤ変換器の分解能が８ビットであるとすると、デ
ューティ比の全範囲にわたってＰＷＭ変調を行いたい場
合には、デジタルコンパレータ７の他方の端子への入力
が１６ビットであることから、このビット数に合わせる
ため、ＡＤ変換器出力を１６ビットのうちの上位８ビッ
トに割り当て、そして、その下位８ビットには“０”等
のように固定して割り当てる必要がある。

【００１３】ＡＤ変換器のアナログ入力を±１Ｖとする
と、デューティ比は、下位８ビット分の誤差を含むが、
−１Ｖの時に１００％、０Ｖの時に５０％、＋１Ｖの時
に０％と一意的に決まってしまう。そのため、例えば、
デューティ比を２０％から６０％までの範囲でＰＷＭ変
調させたい場合には、ＡＤ変換器の入力レベルを＋０．
６Ｖから−０．２Ｖにあわせる必要があり、非常に使い
づらいものとなった。

【００１４】また、デジタルコンパレータ７の入力を上
位１６ビットの全てを使用するのではなく、８ビットの
信号を、例えば、上位２ビット目から９ビット目に入力
するようにすると、ＡＤ変換結果と、デューティ比との
関係を変えることが可能である。しかし、このとき、最
上位ビットは、０又は１のいずれかに固定される。その
ため、最上位ビットが１の場合に、デューティ比の可変
範囲は約５０％から約１００％までとなり、この場合で
も、やはり、ＡＤ変換結果とデューティ比との関係が固
定的になる。

【００１５】そこで、本発明は、ＤＤＳ方式の信号発生
を使用して、任意の外部信号による変調機能を備え、外
部信号に対応して変調度を自由に設定でき、外部信号を
ＡＤ変換する際の分解能を最大限に活かして変調を行う
ことができる変調信号発生装置を提供することを目的と
する。

【００１６】

【課題を解決するための手段】この課題を解決するた
め、本発明では、ＤＤＳ方式信号発生を利用した変調信
号発生装置において、所定周波数を有する被変調デジタ
ル信号を生成する被変調波信号生成手段と、入力された
外部信号をデジタル信号に変換するＡＤ変換手段と、前
記外部信号の振幅に対応した任意の変調度に変換するテ
ーブルを予め書き込むことができる変調メモリ手段と、
前記テーブルから読み出した前記変調度を有する変調波
信号を出力する変調信号出力手段と、前記被変調デジタ
ル信号を前記変調波信号で変調する変調手段とを備え
た。

【００１７】そして、前記ＡＤ変換手段は、所定ビット
数を有し、前記テーブルに書き込まれる前記変調度は、
前記所定ビット数より大きいビット数を有する前記変調
波信号に対応して、データ補間されるようにした。

【００１８】また、前記変調手段には、三角波である前
記被変調デジタル信号と、前記変調波信号とを比較する
比較手段を含め、前記外部信号によるＰＷＭ変調信号を
出力でき、前記変調手段には、位相加算手段を含め、前
記位相加算手段は、前記被変調デジタル信号と前記変調
波信号とに基づいて、前記外部信号による位相変調信号
を出力できるようにした。さらに、前記変調手段には、
前記被変調デジタル信号の前記周波数を変える変更手段
を含め、前記周波数が変化する前記被変調デジタル信号
と前記変調波信号とに基づいて、前記外部信号による周
波数変調信号を出力できるようにした。

【００１９】前記変調波信号を前記比較手段、前記位相
加算手段又は前記変更手段に切り換え供給できる変調セ
レクタを備え、該変調セレクタは、前記変調手段が前記
ＰＷＭ変調信号、前記位相変調信号又は前記周波数変調
信号を選択して出力できるように切り換えられ、前記変
調手段が前記ＰＷＭ変調、前記位相変調又は前記周波数
変調を行わないときには、前記比較手段、前記位相加算
手段又は前記変更手段に前記変調波信号として所定の設
定信号を供給するようにした。

【００２０】

【作用】このような構成によれば、ＤＤＳ方式を応用し
た変調信号発生装置において、外部信号によって変調を
行う場合、外部信号をＡＤ変換器でデジタル化したデー
タにより、変調メモリに書き込まれたテーブルに従って
当該変調度を読み出し、そのときの変調度に応じた変調
波信号に変換することができるので、外部信号の振幅
を、変調度にあわせて作成する必要がなくなる。

【００２１】同様に、外部信号のレベルと変調度を自由
に対応させることが可能なので、外部信号をＡＤ変換す
る際の分解能を最大限に活用することができる。

【００２２】

【発明の実施の形態】図１は、本発明の一実施形態によ
るＤＤＳ方式の変調信号発生装置における回路ブロック
を示している。変調機能として、ＰＷＭ変調、位相変
調、周波数変調があるが、図１の信号発生装置では、Ｐ
ＷＭ変調を例にした場合を示している。

【００２３】本実施形態におけるＤＤＳ方式の変調信号
発生装置は、周波数レジスタ１、累積加算器２、累積加
算レジスタ３で構成され、ＤＤＳ方式の信号発生の原理
を基本とした構成である。ＰＷＭ変調を行う場合は、上
述した従来例と同様に、累積加算レジスタ３の出力をデ
ジタルコンパレータ７の一方の端子に入力している。そ
して、デジタルコンパレータ７のもう一方の端子には、
デューティ比を決定するデータを入力する。図１に示し
た具体例では、外部入力信号を変調波データとして入力
する。

【００２４】１３は、外部信号をＡＤ変換するためのＡ
Ｄ変換器であり、そのＡＤ変換器１３の出力は変調メモ
リのアドレスに入力される。１０は、変調メモリであ
り、従来の信号発生器では、変調波を格納するのに使わ
れるメモリであるが、本実施形態では、変調メモリ１０
は、変調度に応じて外部信号のＡＤ変換出力に対する最
適な変調データに変換するためのデータテーブルを格納
するメモリとして使用されている。

【００２５】一方、変調メモリ１０のデータ出力は、そ
のデータをラッチするための変調波レジスタ１１を介し
て、デジタルコンパレータ７の他方の端子に入力され
る。デジタルコンパレータ７の比較結果は、ＰＷＭ出力
レジスタ８にラッチされ、ＰＷＭ変調のパルス出力とし
て使用される。

【００２６】なお、実際には、振幅、オフセット電圧等
を制御して使用することになるが、これらに関連する部
分は、本発明の説明を簡単化するために省略した。

【００２７】また、予め外部信号の入力レベルと、デュ
ーティ比の可変範囲との対応を任意に変更できるよう
に、変調メモリ１０には、ＣＰＵ等から書き換え可能な
手段が用意される。具体的には、変調メモリ１０のアド
レスバス、データバスを図１の構成から分離するための
バッファ等を備えることになるが、これらは、一般的な
ＣＰＵ周辺回路であることと、本発明を説明するための
回路ブロック図が複雑になることを考慮して、省略し
た。

【００２８】また、図中において、システムクロックも
省略してあるが、一般的な同期回路を備えており、シス
テムクロックが累積加算レジスタ３、変調波レジスタ１
１、ＰＷＭ出力レジスタ８にも入力され、各レジスタは
システムクロック毎に入力データをラッチしている。Ａ
Ｄ変換器１３も、システムクロックに同期したクロック
でＡＤ変換動作をするが、その分周レートは、外部入力
信号にあわせて任意に設定可能である。

【００２９】次に、図１に示された回路ブロック構成の
変調信号発生装置の動作について説明する。なお、図１
中において、回路ブロック間の接続線上に記入された数
字は、当該線に伝送されるデータのビット数を表してい
る。

【００３０】ここで、累積加算器２のビット数を３２ビ
ットとすると、一般的には、周波数レジスタ１も３２ビ
ットのレジスタとする。システムクロックをＦ_clkと
し、周波数レジスタ１の設定値をｎとすると、ＤＤＳ方
式の発振原理の式から出力周波数Ｆ₀は下式で表され
る。

【００３１】Ｆ₀＝（ｎ／２³²）・Ｆ_clk 今、仮にＰＷＭ変調のデューティ比可変範囲を２０％か
ら６０％を想定し、また、ＡＤ変換器１３は、コスト、
変換スピードから考えて８ビットを想定する。

【００３２】図１に示した実施形態では、累積加算レジ
スタ３は、累積加算器２の出力における上位１６ビット
を用いて、従来例で説明したように、００００ｈからＦ
ＦＦＦｈまで直線的にデータが増加し、周波数Ｆ₀で繰
り返されるランプ波の波形になっている。

【００３３】ＡＤ変換器１３、変調メモリ１０を介し
て、変調波レジスタ１１に外部入力信号に対応したデー
タが次々に現われれば、デジタルコンパレータ７からＰ
ＷＭ変調された出力が得られる。その様子を図２に示
す。図２では外部信号として三角波を入力した例を示し
ている。累積加算レジスタ３から、周波数レジスタ１で
設定された周波数の三角波Ｓ_Rが出力され、デジタルコ
ンパレータ７の一方の端子に入力される。そして、変調
波レジスタ１１から、外部信号Ｓ_Eに対応した変調信号
Ｓ_Mが出力され、デジタルコンバータ７の他方の端子に
入力される。そこで、デジタルコンパレータ７は、三角
波Ｓ_Rと変調信号Ｓ_Mを比較し、その比較結果をＰＷＭ出
力レジスタ８に送り、ＰＷＭ出力信号Ｓ_PWMが出力され
る。図１に示した例では、外部信号Ｓ_Eに正弦波を入力
しているので、ＰＷＭ出力信号Ｓ_PWMは、正弦波で変調
されたパルス幅を有するパルス列になっている。

【００３４】ところで、デジタルコンパレータ７におい
て、例えば、デューティ比に相当する変調データは００
００ｈ（０ｄ）で１００％、１０００ｈで５０％（３２
７６８ｄ）、ＦＦＦＦｈ（６５５３５ｄ）で約０％とな
る。

【００３５】一方、ＡＤ変換器１３に入力する電圧の範
囲を±１Ｖとする。ＡＤ変換器１３は８ビットを想定し
ているので、代表的なＡＤ変換器の例では、−１Ｖ入力
時に００ｈ、０Ｖ入力時８０ｈ、＋１Ｖ入力時ＦＦｈと
なる。

【００３６】ここで、キャリア周波数、例えば、１０ｍ
Ｈｚから１５ＭＨｚまでのように、広い範囲の周波数に
わたり高分解能とするため、累積加算器４には、３２ビ
ットのものが使用される。このことから、累積加算レジ
スタ３も３２ビットであるが、この上位１６ビットをデ
ジタルコンパレータ７の一方の端子に入力する。そのた
め、デジタルコンパレータ７のビット数は、累積加算レ
ジスタ３のビット数に合わせざるを得ず、１６ビットの
ものが用いられる。そうすると、変調波レジスタ１１
も、１６ビットのもとなる。

【００３７】しかし、ＡＤ変換機１３には、通常用いら
れている８ビットのものである。ＡＤ変換器１３の出力
を変調波レジスタ１１の上位８ビットに直接入力した場
合、下位８ビットは、００ｈ固定と考えれば、従来例で
説明したように、外部信号の方で、デューティ比２０％
から６０％に相当する振幅になるように調整しなければ
ならない。また、デューティ比可変の分解能も１００％
を８ビットで制御するので、約０．４％と固定的とな
る。

【００３８】そこで、本発明の実施形態のように、変調
メモリ１０を使用し、変調度によって予め変換テーブル
を書き込んでおけば、振幅を有する外部信号で自由に変
調度を変えることが可能になる。

【００３９】−１Ｖ入力時のデューティ比を２０％、＋
１Ｖ入力時のデューティ比を６０％に対応させたい場合
は、予めＣＰＵ等から変調メモリ１０の中に下記に従っ
て変換テーブルを記憶させておく。変調メモリ１０のア
ドレスは、外部信号の振幅に対応させてある。

【００４０】アドレス００ｈのデータは、デューティ比
２０％に相当する値ＣＣＣＤｈ（５２４２９ｄ）とし、
アドレスＦＦｈのデータは、デューティ比６０％に相当
する値６６６６ｈ（２６２１４ｄ）とする。その間のア
ドレスデータは、前記２値を直線補間した値で埋めてお
く。この様にして作成された変換テーブルの例を、表１
として次に示す。なお、表１中の（）内は、１０進数
を表している。（表１）変調メモリのアドレス変調メモリのデータ００ｈ（０）ＣＣＣＤｈ（５２４２９）０１ｈ（１）ＣＢＦＥｈ（５２３２６）：：８０ｈ（１２８）９９６６ｈ（３９２７０）：：ＦＥｈ（２５５）６６ＣＤｈ（２６３１７）ＦＦｈ（２５６）６６６６ｈ（２６２１４）表１のような変換テーブルを作成し、変調メモリ１０に
予め書き込み記憶しておけば、デューティ比２０％から
６０％までを８ビットの分解能で、外部信号によるＰＷ
Ｍ変調を実現することができる。その時の分解能も、２
０％から６０％までの４０％分を８ビットで制御できる
ため、約０．１６％の分解能となる。

【００４１】図１の実施形態では、変調メモリ１０に格
納する変換テーブルのデータにおいて、デューティ比２
０％と６０％の間のデータを直線補間した値としたが、
補間式を変えることにより、対数的な変化をさせ、或い
は、任意の相関関係を持つ変換データを作成することも
可能である。

【００４２】また、図１の実施形態では、ＤＤＳ方式信
号発生原理を利用したＰＷＭ変調の場合を中心に説明し
てきたが、ＤＤＳ方式で信号発生させる場合、位相変調
や、周波数変調においても応用可能である。そこで、図
３に、先に説明した図１のＰＷＭ変調機能に加えて、位
相変調機能、周波数変調機能を切り換えて各種変調を実
行できる他の実施形態を示した。なお、図３中におい
て、図１と同様に、回路ブロック間の接続線上に記入さ
れた数字は、当該線に伝送されるデータのビット数を表
している。

【００４３】図３に示した変調信号発生装置において
は、ＰＷＭ変調機能、位相変調機能、周波数変調機能を
切り換えて実行できる構成としているが、外部信号Ｓ_E
に対応する変調度の変調波信号を生成する回路ブロッ
ク、即ち、ＡＤ変換器１３、変調メモリ１０、変調波レ
ジスタ１１は、各変調を実行する際に共用されている。

【００４４】また、周波数変調機能を実行する構成とし
て、図４に示されたＤＤＳ方式信号発生回路を利用し、
周波数レジスタ１と累積加算器２との間に、周波数加算
器１４と周波数加算レジスタ１５が挿入されている。周
波数加算器１４の一方の入力端子には、周波数レジスタ
１の出力を、そして、その他方の入力端子には、変調波
レジスタ１１からの変調波信号がそれぞれ入力されるこ
とにより、周波数変調信号Ｓ_FMを信号発生回路の出力と
することができる。

【００４５】さらに、位相変調機能を実行する構成とし
て、図４に示されたＤＤＳ方式信号発生回路を利用し、
累積加算レジスタ３と波形メモリ４との間に、位相加算
器１６と位相加算レジスタ１７が挿入されている。位相
加算器１６の一方の入力端子には、累積加算レジスタ３
の出力を、そして、その他方の入力端子には、変調波レ
ジスタ１１からの変調波信号がそれぞれ入力されること
により、位相変調信号Ｓ_Pを信号発生回路の出力とする
ことができる。

【００４６】そして、ＰＷＭ変調機能、位相変調機能、
周波数変調機能の各々の実行するための構成に切り換え
るために、ＰＷＭセレクタＳＷ₁、位相変調セレクタＳ
Ｗ₂、周波数変調セレクタＳＷ₃が備えられている。

【００４７】なお、図３では、図１に示した変調信号発
生装置及び図４に示したＤＤＳ方式信号発生器と同様な
部分には同じ符号を付した。

【００４８】次に、先ず、図３の変調信号発生装置にお
けるＰＷＭ変調機能を実行する場合について説明する。
周波数レジスタ１、累積加算器２、累積加算レジスタ
３、波形メモリ４、ＤＡ変換器５、ローパスフィルタ６
はそれぞれ、従来例として説明した図４のＤＤＳ式信号
発生器のものと同様の働きをしている部分である。ま
た、ＡＤ変換器１３、変調メモリ１０、変調波レジスタ
１１、デジタルコンパレータ７、ＰＷＭ出力レジスタ８
は、図１に示した本実施形態で説明したＰＷＭ変調の動
作を実行し、外部信号Ｓ_EによるＰＷＭ変調信号Ｓ_PWMを
出力する。

【００４９】外部信号Ｓ_EによるＰＷＭ変調の場合と、
デューティ比固定の変調の場合とを考慮して、接点ａ₁
及びａ₂を有するＰＷＭセレクタＳＷ₁が接続されてい
る。接点ａ₁は、変調波レジスタ１１に接続され、接点
ａ₂は、デューティ比設定レジスタ９に接続されてい
る。ここで、外部信号Ｓ_EによるＰＷＭ変調をＯＦＦす
る場合には、図３に示されるように、ＰＷＭセレクタＳ
Ｗ₁のスイッチを接点ａ₂側にして、デジタルコンパレー
タ７にデューティ比設定レジスタ９が選ばれるようにす
る。デューティ比設定レジスタ９は、ＣＰＵ等から所定
値に設定されており、ＰＷＭ出力レジスタ８の出力のデ
ューティ比は、デューティ比設定レジスタ９で設定され
た値で固定となる。

【００５０】図１の変調波信号発生装置では、変調メモ
リ１０と変調波レジスタ１１に１６ビットのものを使用
したが、図３の変調信号発生装置では、ＰＷＭ変調機能
の他に、周波数変調機能をも実現するため、３２ビット
の周波数加算器１４に周波数変調セレクタＳＷ₃を介し
て変調波レジスタ１１の外部信号Ｓ_Eによる変調データ
を供給する関係から、変調メモリ１０と変調波レジスタ
１１には、３２ビットのものを使用している。ＡＤ変換
器１３は、８ビットであるので、変調メモリ１０には、
表１と同様に、８ビットのＡＤ変換データを３２ビット
の変調データに変換できるテーブルを作成し、書き込ん
でおけばよい。

【００５１】次いで、図３に示されるＤＤＳ方式の変調
信号発生装置において位相変調機能を実行する場合に
は、累積加算レジスタ３と波形メモリ４の間に、１６ビ
ットの位相加算器１６と１６ビットの位相加算レジスタ
１７を追加される。そこで、１６ビットによる位相加算
器１６の一方の端子には、累積加算レジスタ３の出力が
入力され、さらに、位相変調セレクタＳＷ₂の接点ｂ₁に
切り換えることにより、その他方の端子には、変調波レ
ジスタ１１の１６ビットのデータを入力する。そうする
と、位相加算器１６は、累積加算レジスタ３の出力と変
調波レジスタ１１の出力とを加算して、位相変調を行
う。そして、外部信号Ｓ_Eによる位相変調信号Ｓ_Pが出力
される。

【００５２】また、位相変調をＯＦＦにする場合には、
位相変調セレクタＳＷ₂を接地されている接点ｂ₂に切り
換え、全ビット“０”固定とすることにより、累積加算
レジスタ３の値と位相加算器１６の出力は、同じになっ
て位相変調をＯＦＦの状態にすることが出きる。この様
に、位相変調セレクタＳＷ₂を接点ｂ₁又は接点ｂ₂に切
り換えることにより、外部信号による位相変調か又は位
相変調ＯＦＦとを選択できる。外部信号Ｓ_Eの入力レベ
ルと、位相変調度との関係は予めＣＰＵ等から変調メモ
リ１０に変換テーブルを書き込んでおくことで自由に設
定できる。なお、位相変調を行うときには、周波数変調
をＯＦＦにしておく。

【００５３】さらに、図３のＤＤＳ方式の変調信号発生
装置において、周波数変調機能を実行する場合には、周
波数レジスタ１と累積加算器２の間に、３２ビットの周
波数加算器１４と周波数加算レジスタ１５を追加挿入さ
れることで実現可能となる。この場合でも、周波数変調
をＯＮ又はＯＦＦするためには、接点ｃ₁及び接点ｃ₂を
有する周波数変調セレクタＳＷ₃が必要である。周波数
変調をＯＦＦにする場合には、周波数変調セレクタＳＷ
₃を接地されている接点ｃ₂に切り換え、全ビット“０”
を選択する。この場合、周波数加算レジスタ１５の値
は、周波数レジスタ１の値と同じになり、その周波数は
固定される。周波数変調をＯＮにする場合には、周波数
変調セレクタＳＷ₃を接点ｃ₁に切り換え、変調波レジス
タ１１の出力を周波数加算器１４の他方の端子に入力す
るようにする。接点ｃ₁側が選択されることにより、外
部信号Ｓ_Eによる周波数変調信号Ｓ_FMが出力可能とな
る。この周波数変調機能を実行するときには、位相変調
セレクタＳＷ₂を接点ｂ₂に切り換えて、位相変調機能を
ＯＦＦにしておく。

【００５４】図３に示した変調信号発生装置の場合、周
波数加算器１４は、３２ビットで構成されているので、
変調メモリ１０、変調波レジスタ１１、周波数変調セレ
クタＳＷ₃は、それそれ３２ビット数が必要になる。し
かし、図３には明示していないが、変調メモリ１０から
のデータ読み出しレートをＡＤ変換器１３の変換レート
の２倍にし、変調メモリ１０からの出力データを２ワー
ドで１データに組み立てる回路を周波数変調セレクタＳ
Ｗ₃と、周波数加算器１４との間に設けることにより、
各部分のビット数を１６ビットに節約可能である。変調
度と外部入力信号のレベルとの関係は、ＣＰＵ等で作成
された変換テーブルを変調メモリ１０に予め書き込み記
憶しておくことにより、自由に設定できる。

【００５５】なお、図３では、図１と同様に変調メモリ
１０のデータを予めＣＰＵ等から書き換えられる手段を
有しているが、この手段については、説明を簡単化する
ため、図では省略されている。

【００５６】さらに、図３では、図１と同様に、システ
ムクロックも省略している。図３に示されるものにおい
ても、システムクロックは、周波数加算レジスタ１５、
累積加算レジスタ３、位相加算レジスタ１７、ＤＡ変換
器５、変調波レジスタ１１、ＰＷＭ出力レジスタ８に入
力されており、一般的な同期回路を備えている。また、
ＡＤ変換器１３にも、システムクロックに同期した分周
クロックが入力され、分周レート等は、入力する外部信
号の周波数等に応じて任意に選択可能である。

【００５７】図３を参照して説明してきた他の実施形態
による変調信号発生装置では、全ての各種変調機能を搭
載しなくても、例えば、位相変調機能又は周波数変調機
能だけを搭載するシステムが考えられることは言うまで
もない。

【００５８】

【発明の効果】以上説明したように、本発明のＤＤＳ方
式の変調信号発生装置において、ＰＷＭ変調機能、位相
変調機能、周波数変調機能等の各種変調機能を切り換え
実行できるようにして、外部信号による各種変調を行い
たい場合、外部信号が入力されるＡＤ変換器の出力に変
調メモリを追加し、その変調メモリに、予めＣＰＵ等か
ら、変調度に応じて外部信号との関係を対応付け、外部
信号の振幅から変調波データヘの変換を行う変換テーブ
ルを書き込み記憶しておくようにしたので、外部信号を
ＡＤ変換するＡＤ変換器の能力を最大に活かした状態で
各種変調を行うことができるという性能上の利点が生じ
る。また、使用する外部信号の振幅について、変調度に
あわせて調整する必要がないという利点がある。

【図面の簡単な説明】

【図１】本発明をＰＷＭ変調に適用した一実施形態によ
る信号発生器の回路ブロック構成を示す図である。

【図２】図１の信号発生器におけるＰＷＭ変調の波形を
示した図である。

【図３】本発明をＰＷＭ変調、位相変調、周波数変調に
適用した他の実施形態による信号発生器の回路構成を示
す図である。

【図４】ＤＤＳ方式による従来の信号発生器に係る回路
ブロック構成を示す図である。

【図５】ＰＷＭ変調に適用した従来の信号発生器の回路
ブロック構成を示す図である。

【図６】ＰＷＭ変調の原理を表す波形図である。

【符号の説明】

１…周波数レジスタ２…累積加算器３…累積加算レジスタ４…波形メモリ５…ＤＡ変換器６…ローパスフィルタ７…デジタルコンパレータ８…ＰＷＭ出力レジスタ９…デューティ比設定レジスタ１０…変調メモリ１１…変調波レジスタ１２…カウンタ１３…ＡＤ変換器１４…周波数加算器１５…周波数加算レジスタ１６…位相加算器１７…位相加算レジスタ

Claims

【特許請求の範囲】

【請求項１】所定周波数を有する被変調デジタル信号
を生成する被変調波信号生成手段と、入力された外部信号をデジタル信号に変換するＡＤ変換
手段と、前記外部信号の振幅に対応した任意の変調度に変換する
テーブルを予め書き込むことができる変調メモリ手段
と、前記テーブルから読み出した前記変調度を有する変調波
信号を出力する変調信号出力手段と、前記被変調デジタル信号を前記変調波信号で変調する変
調手段とを有する変調信号発生装置。
【請求項２】前記ＡＤ変換手段は、所定ビット数を有
し、前記テーブルに書き込まれる前記変調度は、前記所定ビ
ット数より大きいビット数を有する前記変調波信号に対
応して、データ補間されていることを特徴とする請求項
１に記載の変調信号発生装置。
【請求項３】前記変調手段は、三角波である前記被変
調デジタル信号と、前記変調波信号とを比較する比較手
段を含み、前記外部信号によるＰＷＭ変調信号を出力す
ることを特徴とする請求項１又は２に記載の変調信号発
生装置。
【請求項４】前記変調手段は、位相加算手段を含み、前記位相加算手段は、前記被変調デジタル信号と前記変
調波信号とに基づいて、前記外部信号による位相変調信
号を出力することを特徴とする請求項１又は２に記載の
変調信号発生装置。
【請求項５】前記変調手段は、前記被変調デジタル信
号の前記周波数を変える変更手段を含み、前記周波数が
変化する前記被変調デジタル信号と前記変調波信号とに
基づいて、前記外部信号による周波数変調信号を出力す
ることを特徴とする請求項１又は２に記載の変調信号発
生装置。
【請求項６】前記変調波信号を前記比較手段、前記位
相加算手段又は前記変更手段に切り換え供給できる変調
セレクタを有し、前記変調セレクタは、前記変調手段が前記ＰＷＭ変調信
号、前記位相変調信号又は前記周波数変調信号を選択し
て出力できるように切り換えられることを特徴とする請
求項３乃至５に記載の変調信号発生装置。
【請求項７】前記変調セレクタは、前記変調手段が前
記ＰＷＭ変調、前記位相変調又は前記周波数変調を行わ
ないときには、前記比較手段、前記位相加算手段又は前
記変更手段に前記変調波信号として所定の設定信号を供
給することを特徴とする請求項６に記載の変調信号発生
装置。