JPS6255795B2

JPS6255795B2 -

Info

Publication number: JPS6255795B2
Application number: JP57230755A
Authority: JP
Inventors: Masanori Ishibashi
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1982-12-28
Filing date: 1982-12-28
Publication date: 1987-11-20
Also published as: JPS59121396A

Description

【発明の詳細な説明】本発明はデジタル回路によつて波形を発生する
ようにし、特に高調波成分が変調信号によつて変
化するようにした電子楽器の楽音発生装置に関す
る。

デジタル技術の進歩に伴い、デジタル回路で波
形データを発生し、そのデジタル波形データをデ
ジタル−アナログ変換器でアナログ信号に変換し
てアナログ信号波形を発生することが可能となつ
た。このようなデジタル回路による波形発生は電
子楽器にも用いられ、種々の音色の波形が発生可
能な電子楽器が製品化されている。

従来、前述のようなデジタル回路による電子楽
器の楽音発生方式として、(イ)正弦波合成方式、(ロ)
可変フイルタ方式、(ハ)波形メモリ読出し方式と、
(ニ)周波数変調方式等がある。

前述(イ)の正弦波合成方式は基本波並びに高調波
の正弦波信号をデジタル回路で発生し、そのデジ
タル波形信号を合成して所望の音色の楽音を発生
する方式である。この方式は所望の倍音構成の楽
音を得る場合には必要とする倍音の種類数の計算
チヤンネルを必要とする。さらに時間的にスペク
トラムを変化させる場合には各倍音ごとに振幅レ
ベルを可変するための倍音の種類数の高調波制御
信号を必要とする。この方式は前述の計算チヤン
ネル並びに高調波制御信号が倍音の種類数の回路
を必要とするので発生回路が大きくなり、さらに
高調波制御信号の発生制御が複雑となる問題を有
している。

(ロ)の可変フイルタ方式はデジタルフイルタを用
いるもので、フイルタの周波数特性を高調波制御
信号によつて変化させる方式である。この方式は
デジタルフイルタの回路が大きくなる問題を有す
る。さらに固定サンプリングレートで波形を発生
した場合、すなわち固定サンプリングレートでデ
ジタルフイルタの入力となる原音を発生した場合
には高調波を多く有する波形を得ることが難し
く、ひいてはデジタルフイルタの高調波領域での
効果が半減するという問題を有する。またさらに
この方式は折返し歪を発生する問題を有してい
る。

(ハ)の波形メモリ読み出し方式はあらかじめメモ
リ等に記憶されている波形データを順次位相角に
対応して読み出して波形を発生する方式である。
前述の波形メモリに記憶されている波形データは
楽音として発生する楽音波形のデータであるため
その波形のスペクトラムは固定となつていた。そ
のためスペクトラムを変化させるにはスペクトラ
ムの変化に対応した波形データをメモリに記憶し
ておかなければならず、さらにそれらを順次スペ
クトラムの変化に対応して読み出すための制御回
路を必要とする。それゆえこの方式はメモリの容
量は増大し制御回路も複雑となる問題を有してい
た。なお、この(ハ)の波形メモリ読出し方式のひと
つの展開として、特開昭54−61511号公報、特開
昭54−61512号公報、特開昭55−164898号公報な
どがある。これらの開示技術は、楽音の周波数を
決定する周波数情報を、波形一周期の途中で切替
えるようにしたもので、波形メモリに記憶された
波形（例えば正弦波）を、歪んだ形状の波形とし
て読み出すようになる。

しかし、この先行技術において、波形の歪ませ
方を変更しようとすれば、周波数情報を適宜変更
せねばならず、しかも発生楽音の周波数を変化さ
せることなく、波形の歪ませ方を変えるには、複
雑な計算を必要とするなど、改善すべき問題があ
つた。

(ニ)の方式は周波数変調を応用したものであり、
搬送波と変調波すなわち２個の正弦波を用いて周
波数比、変調深さを変えることにより倍音を変化
させる方式である。この方式は倍音をある程度制
御することは可能であるが、各倍音がベツセル関
数的に変化するため、スペクトラムの包絡がなめ
らかに変化する楽音を得ることが困難であつた。

本発明は、上述した背景に基づきなされたもの
で、正弦波あるいは余弦波を歪ませてインパルス
波もしくは、一周期内に２以上のインパルス波を
もつような波形を得るもので、当該波形の位相の
変調度合を、変調信号によつて設定できるように
した電子楽器の楽音発生装置を提供することを目
的とする。

即ち、本発明は、波形一周期にわたり均一レー
トで変化するアドレス信号を、変調信号にて除算
することにより、該アドレス信号が前記波形の一
周期の最初の位相から前記変調信号にて指定され
る位相までを指定する第１の期間において、記憶
手段より少なくとも１周期の波形を表現する波形
情報を読み出すための修正アドレス信号を修正手
段から生成するようにし、且つ前記変調信号にて
指定される位相から前記波形の一周期の最終の位
相までを指定する残余の第２の期間において、前
記第１の期間における最終アドレスを指定するア
ドレス信号を前記修正手段から修正アドレス信号
として生成出力するようにし、この修正アドレス
信号にて前記記憶手段に記憶されている正弦波も
しくは余弦波をアクセスすることによつて前述の
ような歪んだ波形を得るようにしたことを特徴と
する。

以下、図面を用いて本発明を詳細に説明する。

第１図は本発明の実施例の回路構成図である。
第１図においては本発明を電子鍵盤楽器に応用し
た実施例である。鍵盤１の第１の出力は周波数情
報発生回路２に、第２の出力は高調波制御信号発
生回路４とエンベロープ制御信号発生回路５に入
力する。周波数情報発生回路２の出力は位相角計
算回路３の第１の入力端子に加わる。位相角計算
回路３の出力はその第２の入力端子と波形合成回
路８の入力端子Ａに接続される。高調波制御信号
発生回路４の出力は加算回路６の第１の入力端子
に接続される。加算回路６の第２の入力端子には
図示しない他の回路からの制御信号が入力する。
加算回路６の出力は波形合成回路８の入力端子Ｂ
に入力する。エンベロープ乗算回路７の第１の入
力端子には波形合成回路８の出力端子Ｃが、第２
の入力端子にはエンベロープ制御信号発生回路５
の出力がそれぞれ接続される。エンベロープ乗算
回路７の出力は図示しないデジタル−アナログ変
換回路DACに接続される。鍵盤１は押下された
鍵の位置情報や押下された鍵のタイミング信号を
発生する回路であり、鍵の位置情報は周波数情報
発生回路２に、鍵のタイミング信号は高調波制御
信号発生回路４、エンベロープ制御信号発生回路
５にそれぞれ入力する。周波数情報発生回路２は
前述の押下された鍵の位置情報から、その鍵に対
応した周波数情報すなわち位相角情報を発生する
回路であり、たとえば特定のクロツクによつて順
次位相角情報を出力する。位相角計算回路３は第
１の入力端子と第２の入力端子とに印加される情
報を加算し出力する。位相角計算回路３の出力は
位相角計算回路３の第２の入力端子に加わるので
周波数情報発生回路２より発生した位相角情報は
特定のクロツクによつて順次位相角計算回路３の
内容に加算される。すなわち、位相角計算回路３
によつて周波数情報発生回路２より発生した位相
角情報は累算される。その累算は１周期単位で行
なわれ、１周期以上の位相角となつた場合には１
周期の位相が減算される。第１図の実施例におい
ては、たとえば2¹²を１周期の位相角（即ち２π
に相当する）とし、それ以上の値となつたときに
は、キヤリーが出力されるがそのキヤリーを使用
していないので、結果的には１周期分の位相角を
減算したものとなつている。位相角計算回路３の
出力は波形合成回路８の入力端子Ａに入力する。
高調波制御信号発生回路４には前記タイミング信
号が入力し、高調波制御信号発生回路４によつて
例えば、時間と共に高調波成分を変化させるため
の音色制御信号に変換される。その出力すなわち
音色制御信号は加算回路６において外部からの制
御信号例えば外部の操作子によつて音色を変化さ
せるための制御信号と加算される。加算回路６は
外部から制御信号を入力しない場合には省略も可
能である。加算回路６の出力は波形合成回路８の
入力端子Ｂに加わる。波形合成回路８は入力端子
Ａより入力する均一レートで変化する位相角即ち
アドレス信号から１周期間にわたつてレートが変
化する修正アドレス信号を得、波形をアクセスす
るための回路であり、入力端子Ｂより入力する制
御信号によつてそのレートは変化する。

たとえば、波形合成回路８は第２図に示す様に
割算回路９と波形メモリ１０よりなる。割算回路
９は入力端子Ａより入力する位相角を特定の位相
角範囲で入力端子Ｂより入力する音色制御信号即
ち変調信号によつて割算し、他の特定範囲で異な
る値でさらに割算するような動作をする。すなわ
ち、波形合成回路８において位相角の進み方が１
周期にわたつて一定ではなく、変化するようにな
されたものである。その結果は波形合成回路８内
の波形メモリ１０をアクセスし、波形データが出
力端子Ｃより出力される。この時のメモリアクセ
スは１周期にわたつて一定ではなく１周期内で変
化するので、波形メモリ１０に格納されている波
形の位相を歪ませた波形データが出力端子Ｃより
出力される。

鍵盤１のタイミング信号はさらにエンベロープ
制御信号発生回路５に入力する。エンベロープ制
御信号発生回路５は、出力する楽音の振幅を変化
させる制御データを発生する。その出力すなわち
エンベロープ信号はエンベロープ乗算回路７に入
力する。一方、波形合成回路８の出力端子Ｃより
出力された波形データがエンベロープ乗算回路７
に入力しており、エンベロープ乗算回路７におい
て、その波形データとエンベロープ信号が乗算さ
れ、出力される。

第３図は第２図に示した本発明の実施例の波形
合成回路８の第１の実施例の詳細な回路図であ
る。入力端子Ｎ，Ｍはそれぞれ第１図における波
形合成回路の入力Ａ，Ｂに対応する。すなわち、
入力端子Ｎには第１図の位相角計算回路３の出力
例えば12ビツトの位相角データN₀〜N₁₁が入力
し、入力端子Ｍには第１図の加算回路６からの例
えば12ビツトの変調深さデータM₀〜M₁₁が入力す
る。入力端子Ｎに入力した位相角データN₀〜N₁₁
はそれぞれ割算器DIVの入力端子Ａ（A₀〜A₁₁）に
入力し、入力端子Ｍに入力した変調深さデータ
M₀〜M₁₁はそれぞれ割算器DIVの入力端子Ｂ（B₀
〜B₁₁）に入力する。割算器DIVの演算出力D₀〜
D₁₀は排他的論理オア群EORAの一方の入力端子
に入力し、排他的論理オアEORAを介してリード
オンリメモリROMのアドレス入力端子A₀〜A₁₀
に入力している。また、割算器DIVの演算出力
D₁₁は排他的論理オア群EORAの他方の入力端子
に入力している。リードオンリメモリROMの出
力O₀〜O₁₀は波形合成回路８より出力され、第１
図のエンベロープ乗算回路７に入力されている。

第３図における波形合成回路は、波形の１周期
の長さをＴ（本実施例においては２進数で2¹²）、
入力端子Ｍより入力する変調深さ情報をMX
（MX≦Ｔ）とし、第１図における位相角計算回
路３からの入力端子Ｎに入力する位相角アドレス
値NXがNX≦MX（NX＜MX）の範囲では余弦波
のＫ周期（Ｋ＝１、２、………整数）がMXとな
るようにリードオンリメモリROMの読み出しア
ドレスを逐次演算して求め、Ｔ≧NX＞MX（Ｔ
≧NX≧MX）の範囲では振幅値が“１”となる
ようにリードオンリメモリROMのアドレスデー
タを固定するように働く。

以下、第３図の詳細な動作について第４図及び
第５図を用いて説明する。

第４図は変調深さ情報MXに対して、余弦波の
１周期がMXとなる場合の波形で、波形AXは変
調深さ情報MXがMX＝Ｔの場合を、波形BXは
MXがMX＜Ｔの場合を示している。横軸は時間
ｔを、縦軸は振幅の正規化値を示す。また第５図
は変調深さ情報MXに対して、余弦波の２周期が
MXとなる場合の波形で、波形AXは変調深さ情
報MXがMX＝Ｔの場合を、波形BXはMXがMX＜
Ｔの場合を示している。（横軸と縦軸の意味は第
４図の場合と同様である。）第１図における位相角計算回路３からの位相角
アドレス値NXに対し、変調深さ情報MXに応じ
新たな演算後の位相角アドレス値LXを求めるに
は次の演算を行う。元の波形の１周期の長さがＴ
であるとすると、第４図のように波形の１周期が
MXの長さとなるようにすればよく、NX₁
（NX₂）に対してLX₁（LX₂）を求め、このLX₁
（LX₂）が実際の波形テーブルのアドレス値とな
る。入力位相角データがNX₁の場合は MX：Ｔ＝NX₁：LX₁ の関係が成り立ち、故に LX₁＝（NX₁／MX）・Ｔとして、新たな位相角アドレスLX₁が求まる。ま
た、第５図の場合には波形の２周期がMXの長さ
となるようにすればよく、第１図と同様にして MX：Ｔ＝NX₁：LX₁ の関係が成り立ち、これより LX₁＝（NX₁／MX）・Ｔとして新たな位相角アドレス値LX₁が求まる。こ
こで、本来のアドレス信号即ち位相角計算回路３
から与えられる位相角アドレス値をNX′とする
と、ここで表現されている位相角アドレス値NX
は、 NX＝2NX′ となる。

また、一般的に波形のＫ周期（Ｋ＝１、２……
整数）がMXの長さとなるようにすれば NX＝Ｋ・NX′ の関係が成り立ち、 LX＝（NX′／MX）・KT として、入力位相角データＮに対して、新たな位
相角アドレス値LXが求まる。

第３図は上記の演算式を回路で示したものであ
る。ここでリードオンリメモリROMは半周期例
えば2048ステツプ（11ビツト）の振幅例えば11ビ
ツトの余弦波形を記憶している。ここで記憶波形
を半周期としたのは、余弦波形の１周期が半周期
の波形を折り返した波形となつているため、読み
出しアドレス値が半周期に相当するアドレスを越
えたら今まで読み出してきた逆の順でアドレスを
アクセスするようにすればよいためであり、これ
によつてリードオンリメモリROMのメモリ容量
を節約できる。この場合、演算器の構成を工夫す
ることにより記憶波形に１周期のものや、1/4周
期のものを用いることによつても同様に実現でき
るが実施例は省略する。

いま、第４図の場合、すなわち変調深さ情報
MXに対して余弦波の一周期がMXとなるような
波形を合成する場合において、大きく二つの場合
に分けて考え、まず、割算器DIVの入力端子Ａに
入力した位相角アドレス値NXが、割算器DIVの
入力端子Ｂに入力した変調深さ情報MXに対し
て、０＜NX≦MXの関係のときを考える。この
場合、さらに細かく分けて考え、NX≦1/2MXの
場合には前述した演算LX＝（NX／MX）・Ｔによ
り、割算器DIVの出力端子D₀〜D₁₀から新しい位
相角アドレス値LXを出力する。この場合、割算
器DIVはNX／MXのみの演算を行い、Ｔを乗じて
いないが、これは出力端子D₀〜D₁₁がNX／MXの
結果としての小数点以下の値（２進数）を出力
し、それぞれ小数点以下第12位〜第１位の値を出
力しており、それらの出力のうちD₀〜D₁₀が排他
的論理オア群EORAを介してリードオンリメモリ
ROMのアドレス入力の第０位〜第10位の端子A₀
〜A₁₀に直接接続されることによつて、その値が
２進数で12ビツトシフトされたことになり、等価
的にＴすなわち２進数で2¹²を乗じているからで
ある。また０＜NX≦1/2MXの場合には、D₁₁の出
力端子はローレベルであるため、排他的論理オア
群EORAへの他方の入力はローレベルとなり、排
他的論理オア群EORAは単なるバツフアとして働
く。これにより、新しく演算された位相角アドレ
ス値LXによつて、リードオンリメモリROMを順
次アクセスしリードオンリメモリROMに記憶さ
れた余弦波の半波形の振幅値がリードオンリメモ
リROMの出力端子O₀〜O₁₀から出力される。

次に同じくNX≦MXで、NX＞1/2MXの場合に
は、割算器DIVの出力端子D₁₁が桁上がりにより
ハイレベルとなり、排他的論理オア群EORAの他
方の入力がハイレベルとなる。これにより排他的
論理オア群EORAはインバータとして働き、リー
ドオンリメモリROMのアドレス入力端子A₀〜
A₁₀には、LXを反転した値LX＝Ｔ−LXが入力す
る。これにより、NXの値が1/2MX＜NX≦MXの
範囲で順次増加するに従つて、LXは減少するの
で、０＜NX≦1/2MXの場合と逆の順序でリード
オンリメモリROMのアドレスをアクセスし、折
り返した半波形の振幅値がリードオンリメモリ
ROMの出力端子O₀〜O₁₀より出力する。以上に
よつて、０＜NX≦MXの範囲で新しく演算され
た位相角アドレス値LX（またはLX）によつて、
まず余弦波の１周期分の振幅値がリードオンリメ
モリROMより出力される。

次にNX＜MX≦Ｔ、すなわち割算器DIVの出力
NX／MXが１以上の場合には、割算器DIVの出力
端子D₀〜D₁₁はすべてハイレベルとなるように回
路が構成されている。出力端子D₁₁がハイレベル
となるため、排他的論理オア群EORAの他方の入
力がハイレベルとなり、インバータとして働く。
これによつて、リードオンリメモリROMの入力
アドレス端子A₀〜A₁₀にはすべて“０”が入力さ
れ、それに対応する波形の振幅値がリードオンリ
メモリROMの出力端子O₀〜O₁₀より出力され
る。以上によつて、第４図に示した１周期分の新
しい波形が合成される。

さらに、第５図の場合すなわち変調深さ情報
MXに対して余弦波の２周期が生成されるような
場合においては、本来の位相角アドレス値NX′、
変調深さ情報MX、新たな位相角アドレス値LX、
及びリードオンリメモリROM中の波形の１周期
Ｔとの間には前述したようにLX＝（NX′／MX）・
2Tなる関係が成り立つので、第３図において割
算器DIVの出力とリードオンリメモリROMのア
ドレス入力の接続は、割算器DIVの出力を第３図
の場合に比べて、１ビツト上位にシフトして、リ
ードオンリメモリROMのアドレス入力とすれば
2Tが乗じられることになる。すなわち、割算器
DIVの出力端子D₀〜D₉を排他的論理オア群EORA
を介してそれぞれリードオンリメモリROMのア
ドレス入力端子A₁〜A₁₀に接続すればよい。

この場合、A₀端子にはローレベルを排他的論
理オア群EORAを介して与え、D₁₀端子は排他的
論理オア群EORAの他方の入力とし、D₁₁端子は
無視する。このように接続することによつて位相
角アドレス値LXがアドレスを進める速さは、第
４図の場合に比べて２倍になり、Ｏ＜NX≦1/4
MXでリードオンリメモリROMに記憶された余弦
波の半波形の振幅値をリードオンリメモリROM
の出力端子O₀〜O₁₀より出力する。そして、NX
＝1/4MXで割算器DIVの出力端子D₁₀がハイレベ
ルとなるので、1/4MX＜NX≦1/2MXにおいて、
第４図の場合の動作のときと同様にして、LXが
排他的論理オア群EORAで反転された値LX＝Ｔ
−LXがリードオンリメモリROMのアドレス入力
端子に入力され、NXの値が1/4MX＜NX≦1/2
MXで増加するに従つて、LXが減少し、０＜NX
≦1/4MXの場合と逆の順序でリードオンリメモ
リROMのアドレスをアクセスし、折り返した半
波形の振幅値をリードオンリメモリROMの出力
端子O₀〜O₁₀より出力する。これにより、０＜
NX≦1/2MXにおいて、リードオンリメモリROM
の余弦波形の１周期分の振幅値が出力される。
NX＝1/2MXとなると、桁上がりにより割算器
DIVの出力端子D₀〜D₁₀は再びすべてローレベル
となるので、排他的論理オア群EORAは単なるバ
ツフアの働きにもどり（D₁₀端子がローレベルと
なるので）、リードオンリメモリROMのアドレス
は再びすべて“０”からアクセスし、1/2MX＜
NX≦MXにおいて、０＜NX≦1/2MXのときと同
様の動作を繰り返して、リードオンリメモリ
ROMの余弦波形の１周期分の振幅値が出力され
る。ここまでの動作で、０＜NX≦MXで、リー
ドオンリメモリROMの余弦波形の２周期分の振
幅値が出力される。

MX＜NX≦Ｔにおいては、第４図の場合と同
様にして、割算器DIVの出力端子D₀〜D₁₁がハイ
レベルとなり、排他的論理オア群EORAによつて
端子D₀〜D₉の出力が反転することによつて、リ
ードオンリメモリROMのアドレス入力端子A₀〜
A₁₀がすべて“０”となり、それに対応する波形
の振幅値“１”が出力される。以上の動作によつ
て、第５図に示した１周期分の新しい波形が合成
される。なお、以上は、割算器DIVとリードオン
リメモリROMとの接続関係を変更することによ
つて、第５図に示した波形を得たが、リードオン
リメモリROMに例えば１周期分の波形を記憶さ
せても良い。

この他、変調深さ情報MXに対して余弦波のＫ
周期（Ｋ＝１、２、………整数）がMXとなるよ
うな場合においても、同様にして回路を構成でき
るが本実施例においては特に述べない。

第６図〜第１０図は第１図の波形を第３図の回
路で合成した場合において、変調深さ情報MXの
値が、それぞれ100％〔MX＝Ｔ〕、75％〔MX＝
（3/4）Ｔ〕、50％〔MX＝1/2Ｔ〕、25％〔MX＝1/
４Ｔ〕、6.25％〔MX＝（1/16）Ｔ〕の場合の出力波
形ａとスペクトラムｂを示す。第６図〜第１０図
のａの横軸は時間ｔ、縦軸は正規化された振幅を
示し、また、ｂの横軸は周波数ｆ、縦軸はそれぞ
れの周波数における、正規化された振幅を示して
いる。第６図はMXが100％の場合で、これは通
常の余弦波を表し高調波成分は有さない。第７図
でMXが75％の場合は１、２、３、５、６、７、
９、10次などの高調波成分を含み、第８図でMX
が50％の場合は１、２、３、５、７、９、11次な
どの高調波成分を、第９図でMXが50％の場合は
１、２、３、４、５、６、７、９、10、11次の高
調波成分を、さらに第１０図でMXが6.25％の場
合は非常に多くの（１、２、３、４、５、６、
７、８、９、10、11、………次の）高調波成分を
含んでいる。

以上の本発明の実施例においては、割算回路を
用いているが、これは掛算回路でも可能である。
さらに本発明の実施例の波形発生回路を複数用い
て、特有な波形を合成することにより、様々な波
形を得ることが可能となる。このときの合成では
基本波の位相を変えることによつても様々な波形
を得ることができる。

さらに本発明の実施例においては、リードオン
リメモリROMに格納された波形は余弦波である
が、これは正弦波でも可能である。

以上述べたように本発明によれば、簡単なデジ
タル回路によつてスペクトラムの包絡がなめらか
に変化する波形を発生することが可能となるばか
りでなく、インパルス波の高次の高調波を除去し
た波形を得ることが可能となる。さらに、その高
調波の含まれ方、換言するならばそれらの波形の
形状を簡単に変えることができ、またその波形形
状を時間的に変化させることが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例の構成図、第２図は第
１図における波形合成回路の構成図、第３図は第
２図における割算回路並びにメモリの回路構成
図、第４図及び第５図は第３図の回路によつて発
生する波形図、第６図乃至第１０図は同実施例に
おける波形とそのスペクトラム図である。４……高調波制御信号発生回路、６……加算回
路、８……波形合成回路、９……割算回路、１０
……波形メモリ、ROM……リードオンリメモ
リ、DIV……割算器、EORA……排他的論理オア
群。

Claims

【特許請求の範囲】１正弦波もしくは余弦波の少なくとも一部の波
形を表現する波形情報を記憶する記憶手段と、この記憶手段に記憶された前記波形情報を読み
出すために、生成すべき楽音波形の周波数に対応
し、波形一周期にわたり均一レートで変化するア
ドレス信号を発生するようにしたアドレス信号生
成手段と、前記記憶手段に記憶された前記波形情報を歪ん
だ波形を表現する波形情報として読み出す際の位
相の変調度合を決定する変調信号を発生する変調
信号生成手段と、前記アドレス信号生成手段から発生される前記
アドレス信号と、前記変調信号生成手段から発生
される前記変調信号とを入力し、前記アドレス信
号を前記変調信号にて除算することにより、前記
アドレス信号が前記波形の一周期の最初の位相か
ら前記変調信号にて指定される位相までを指定す
る第１の期間において、前記記憶手段から少なく
とも一周期の前記波形を表現する波形情報を読み
出すための修正アドレス信号を生成し、且つ前記
アドレス信号が前記変調信号にて指定される位相
から前記波形の一周期の最終の位相までを指定す
る残余の第２の期間において、前記記憶手段から
少なくとも一周期の前記波形を表現する波形情報
を読み出す前記第１の期間における最終アドレス
を指定するアドレス信号を前記修正アドレス信号
として出力する修正手段と、この修正手段から出力される前記修正アドレス
信号を前記記憶手段に供給して前記波形情報をア
クセスするアクセス手段と、を具備したことを特徴とする電子楽器の楽音発生
装置。２前記変調信号生成手段は、時間経過と共に変
化する前記変調信号を生成するようにしたことを
特徴とする特許請求の範囲第１項記載の電子楽器
の楽音発生装置。３前記アドレス信号生成手段は、波形の位相角
を指定する位相角情報を前記アドレス信号とし
て、生成すべき波形の周波数に対応する均一レー
トで出力するようにしたことを特徴とする特許請
求の範囲第１項または第２項に記載の電子楽器の
楽音発生装置。