KR900005903Y1 - 동기신호의 프로그램어블 듀티 변환회로 - Google Patents

Abstract

내용 없음.

Description

동기신호의 프로그램어블 듀티 변환회로

제1도는 CRT모티터용 비디오 신호를 평면표시장치에 디스플레이할시의 상태도.

제2도는 본 고안의 블럭도.

제3도는 제1도의 일실시예의 구체회로도.

제4도는 제3도중 듀티 변환 펄스발생회로의 구체회로도.

제5도는 제3도의 각 부분에 대한 동작 파형도.

제6도는 제2도의 또다른 실시예의 구체회로도.

* 도면의 주요부분에 대한 부호의 설명

A1 : 카운터 A2 : 듀티변환 조정신호발생부

A3 : 듀티변환부 C1-C4 : 듀티변환 조정신호 발생회로

F1 : 부논리곱소자 F2 : 반전소자

F3 : 래치회로 E : 배타적 논리합소자

SW : 스위치

본 고안은 콤퓨터의 출력장치중 평면표시장치에 관한 것으로, 특히 음극선관(Cathode-Ray Tube : 이 CRT라 함)모니터용 비디오 신호를 평면 표시 장치에 디스플레이(Display)할시 CRT모니터용 비디오신호중에 포함된 수평 및 수직 귀선기간동안 블랭킹되는 것을 바어지하기 위해 동기신호의 듀티를 변환하는 동기신호의 프로그램어블 듀티변환 회로에 관한 것이다.

통상적으로 콤퓨터는 처리한 데이타를 출력할때 데이터를 비디오 신호로 변화하여 CRT모니터에 디스플레이 함으로서 출력하였는데 최근에는 액정 디스플레이 (Liguide Crystal Display)와 일렉트로루우미에슨스 디스플레이(Electroluminescence Display), 플라즈마(Plasma) 디스플레이등으로 구성된 평면표시장치에 디스플레이 함으로서 데이터를 출력하는 경향이 늘고 있다.

기존의 점프주사 방식과 순차주사 방식을 이용하여 영상정보를 디스플레이하는 CRT모니터는 수평동기 신호가 가해질 때마다 1수평라인의 각 돗트를 주사하여 525개의 수평라인의 각 돗트를 실행하며 525개의 수평라인의 각 돗트를 실행함에 있어 점프주사시는 2개의 수직동기신호를 순차주사시는 1개의 수직동기 신호를 상기량과 합성하므로 제1펄스열과 같거나 반전된 제1듀티변환 펄스를 발생하는 제1듀티변환 펄스발생회로(C1)과, 상기 제2펄스열을 입력하여 프로그램된 듀티변환량과 합성하므로 제2펄스열과 같거나 반전된 제2듀티변환 펄스열을 발생하는 제2듀티변환 펄스발생회로(C2)와, 상기 제3펄스열을 입력하여 프로그램된 듀티변환량과 합성하므로 제3펄스열과 같거나 반전된 제3듀티변환 펄스열을 발생하는 제3듀티변환 펄스발생회로(C3)와, 상기 제4펄스열을 입력하여 프로그램된 듀티변환량을 합성하므로 제4펄스열과 같거나 반전된 제4듀티변환 펄스열을 발생하는 제4듀티 변환펄스발생회로(C4)와, 상기 제1듀티변환 펄스열을 제1입력단자로 상기 제2듀티 제4입력단자로 입력하여 논리화함으로 듀티변환조정신호를 발생하는 부논리곱소자(F1)로 구성된 부분이 제2도의 듀티변환 조정 신호발생부(A1)에 대응하며, 상기 동기신호를 입력하여 반전된 동기신호를 출력하는 반전소자(F2)와, 입력단자(D)와 프리세트단자(PRE)를 제1전원(VCC)에 접속하고 상기 튜티변화 조정신호를 클럭단자(CLK2)로 입력함과 동시에 상기 반전된 동기신호를 클리어단자(CLR2)로 입력하여 상기 반전된 동기신호의 펄스폭을 듀티변환 조정신호로 결정하므로 듀티가 변환된 동기신호를 라인(12)를 통해 도시하지 않은 LCDC부호 출력하는 래치회로(F3)로 구성되는 부분이 제2도의 듀티변환부(A3)에 대응한다.

제4도는 제3도중 듀티변환펄스 발생회로(C1∼C4)의 상세회로도로서 저항(R)에 기준전압을 공급하는 제1 전원(VCC)와, 저항(R)과 제2전원에 접속되어 프로그램된 온(ON) 또는 오프(OFF) 상태에 의해 저항(R)과의 접속점을 하이(High) 또는 로우(Low)로 유지시키는 스위치(SW)와, 상기 저항(R)과 스위치(SW)와의 접속점에서 제1입력단자로 상기 논리상태를 입력함과 동시에 제2입력단자로 카운터(A1)의 다수의 펄스열 중 임의이 펄스열을 입력하여 논리화하므로 합성 제1펄스열과 같거나 반전된 듀티변환 펄스열을 발생 출력하는 배타적 논리합 소자(E)로 구성된다.

상기 구성에 의거 듀티변환 펄스 발생회로(C1∼C4)를 설명하면 제1전원(VCC)은 저항(R)에 기준전압을 공급한다.

이때 스위치(SW)는 온(ON) 상태로 프로그램되었을 경우에는 저항(R)에 공급된 기준전압을 제2전압원(GND) 도통시킴으로 로우(Low)상태 신호를 라인(14)에 발생시킨다.

그러면 배타적 논리합 소자(E)는 상기 라인(3)상의 카운터(A1)의 다수의 펄스열중 한 펄스열을 제2입력단자로 입력함과 동시에 상기 라인(14)상의 로우(Low)상태를 입력하여 두 입력이 모두 같으면 로우(Low)상태를 발생시키고 두 입력이 서로 다르면 하이(High) 상태를 발생시키므로서 동기신호의 듀티를 입력된 펄스열의 펄스폭만큼 변환할 수 있는 입력된 펄스열과 같은 듀티변환 펄스를 라인(7)으로 출력한다.

한편 위와 반대로 스위치(SW)가 오프(OFF) 상태로 프로그램 되었다면 저항(R)에 공급된 기준전압을 제2전원(GND)와 단락하므로 하이(High)상태 신호를 라인(14)상에 발생한다.

제5도는 제3도의 각 부분에 대한 동작 파형도로서 제5도중 SYN은 라인(1)의 동기신호이고, RSYN은 라인(13)의 반전된 동기신호이며, CLP는 라인(2)의 클럭 펄스열이고, PT는 라인(2)의 클럭 펄스열이고, TP는 라인(3)의 제1펄스열이며, FP는 라인(4)의 제2펄스열이고, EP는 라인(5)의 제3펄스열이며, SP는 라인(6)의 제4펄스열이고, DTP와 RDTP는 라인(7)의 제1듀티변환 펄스열이며, DFP와 RDFP는 라인(8)의 제2듀티변환 펄스열이고, RDEP와 DEP는 라인(9)의 제3듀티변환 펄스열이며, RDSP와 DSP는 라인(10)의 제4듀티변환 펄스열이고, ZPS, FDS, NDS, SDS는 라인(11)의 듀티변환 조정신호이며, ZSYN, FSYN, NSYN, SSYN은 라인(12)의 듀티가 변환된 동기신호이다.

따라서 제2도의 일실시예를 제3도와 제4도 및 제5도를 참조하여 상세히 설명한다.

본 고안에서는 제4도와 같이 구성된 제3도의 듀티변환펄스 발생회로(C1∼C4)들의 각 스위치(SW)들을 딥(DIP) 스위치로 구성하며 듀티변환펄스 발생회로(C1)의 스위치(SW)는 SW1으로 듀티변환 펄스발생회로(C2)의 스위치(SW)는 SW2로 듀티변환 펄스발생회로(C3)의 스위치(SW)는 SW3으로 그리고 듀티변환펄스 발생회로(C4)의 스위치(SW)는 SW4로 명명하는 것을 가정한다.

그러면 카운터(A1)은 라인(1)을 통해 콤퓨터의 RGBTTL회로의 비디오신호중 제5도 SYN의 동기신호를 클리어단자(CLR1)으로 입력함과 동시에 라인(2)을 통해 클럭펄스 발생기의 제 5 도 CLP의 크럭펄스열을 클럭 단자(CLR1)을 통해 클럭펄스 발생기의 제5도 TP의 제1펄스열을 발생 라인(3)으로 출력하고 클럭펄스열을 4분주한 제3도 FP의 제2펄스열을 발생 라인(4)으로 출력하여 클럭펄스열을 8분주한 제5도 EP의 제3펄스열을 발생 라인(5)으로 출력하고 클럭펄스열을 16분주한 제5도 SP의 제4펄스열을 발생 라인(6)으로 출력한다.

제1듀티변환 펄스 발생회로(C1)는 상기 라인(3)상의 제1펄스열을 입력하여 상기 제4도와 같이 동작하므로 내부의 스위치(SW1)가 온(ON)상태로 프로그램되었을시는 제1펄스열의 펄스폭만큼 동기신호의 폭을 확장할 수 있는 변환량이 실린 제1펄스열과 같은 제5도 DTP의 제1듀티변환펄스열을 발생 라인(7)으로 출력하여 내부의 스위치(SW1)가 오프(OFF)상태로 프로그램 되었을 때에는 변환량이 실려있지 않은 제1펄스열을 반전시킨 제5도 RDTP의 제1듀티변환 펄스열을 발생 라인(7)으로 출력한다.

그리고 제2듀티변환 펄스 발생회로(C2)는 상기 라인(4)상의 제2펄스열을 입력하여 상기 제4도와 같이 동작하므로 내부의 스위치(SW2)가 온(ON)상태로 프로그램되었을경우에는 동기신호의 폭을 제2펄스열을 펄스폭만큼 확장할 수 있는 듀티 변환량이 실린 제2펄스열과 같은 제5도 DFP의 제2듀티 변환펄스열을 발생 라인(8)으로 출력하고 내부의 스위치(SW2)가 오프(OFF)상태로 프로그램 되었을시는 듀티 변환량 실려있지 않은 제2펄스열을 반전시킨 제5도 RDEP의 제2듀티변환 펄스열을 발생 라인(8)으로 출력한다.

또한 제3듀티변환 펄스 발생회로(C3)는 상기 라인(5)상의 제3펄스열을 입력하여 상기 제4도와 같이 동작하므로 내부의 스위치(SW3)가 온(ON)상태로 프로그램되었을시는 제3펄스열의 펄스폭만큼 확장할 수 있는 듀티 변환량이 실린 제3펄스열과 같은 제5도 DEP의 제3듀티변환 펄스열을 발생 라인(9)으로 출력하고 내부의 스위치(SW3)가 오프(OFF)상태로 프로그램 되었을 경웨는 듀티 변환량이 실려있지 않은 제3펄스열을 반전시킨 제5도 RDEP의 제3듀티변환 펄스열을 발생 라인(9)으로 출력한다.

마지막으로 제4듀티변환 펄스 발생회로(C4)는 상기 라인(6)상의 제4펄스열을 입력하여 상기 제4도와 같이 동작하므로 내부의 스위치(SW4)가 온(ON)상태로 프로그램되었을 경우에는 수평동기의 폭을 제4펄스열의 펄스폭만큼 확장할 수 있는 듀티 변화량이 실린 제5도 DSP의 제4듀티변환 펄스열을 발생 라인(10)으로 출력하고 내부의 스위치(SW4)가 오프(OFF)상태로 프로그램 되었을시는 듀티 변환량이 실려있지 않은 제4펄스열을 반전시킨 제5도 RDSP의 제4듀티변환 펄스열을 발생 라인(10)으로 출력한다.

상기 라인(7)상의 제1듀티변환 펄스열을 제1입력단자로 상기 라인(8)상의 제2듀티변환 펄스열을 제2입력단자로 상기 라인(9)상의 제3듀티변환 펄스열을 제3입력 단자로 상기 라인(10)상의 제4듀티변환 펄스열을 제4입력단자로 각각 입력하여 상기 제1,2,3,4 듀티변환 펄스열을 펄스가 모두 하이(High) 상태일때에만 로우(Low) 상태를 발생하여 상기 제1,2,3,4 듀티 변환 펄스열들의 펄스중 하나라도 로우(Low) 상태이면 하이(High) 상태를 발생하므로 제1,2,3,4 듀티 변환 펄스열들에 실린 듀티변환량을 합성 제1듀티변환 펄스열의 펄스폭을 갖는 반전된 듀티변환 조정신호를 라인(11)으로 출력한다.

이때 듀티변환 펄스발생회로(C1-C4)들이 내장한 스위치(SW1-SW4) 모두 오프(OFF)상태로 프로그램 되었을 경우에는 제5도 RDTP와 RDEP의 제1,2,3,4 듀티 변환 펄스열을 합성하여 2진수 "0"의 변환량을 가진 제5도 ZDS의 듀티변환 조정신호를 합성 출력하게 되고, 스위치(SW1,2,4)들은 오프(OFF)상태로 그리고 스위치(SW3)은 온(ON) 상태로 프로그램 되었을 경우에는 제5도의 RDTP와 REFP와 DEP 그리고 RDSP의 제1,2,3,4 듀티 변환 펄스열들을 입력하여 2진수 "100"의 듀티 변화량을 갖는 제5도 FDS의 듀티 변환 조정신호를 합성 출력하며, 스위치(SW1,4)들을 온(ON) 상태로 그리고 스위치(SW2,3)은 오프(OFF) 상태로 프로그램되었을 경우에는 제5도 DTP와 RDEP와 DSP의 제1,2,3,4 듀티 변환 펄스열들을 입력하여 2진수 "1001"의 튜티변환량을 갖는 제5도 NDS의 듀티변환 조정 신호를 합성 출력하고, 스위치(SW1-SW4)들 모두가 온(ON) 상태로 프로그램되었을 경우에는 제5도 DTP와 DFP와 DEP 그리고 DSP의 제1,2,3,4 듀티 변환 펄스열들을 입력하여 2진수 "1111"의 듀티변환량을 갖는 제5도 SDS의 듀티변환 조정신호를 합성 출력한다.

한편 상기 라인(1)상의 동기신호를 입력하는 반전소자(F2)는 제5도 RSYN의 반전된 동기신호를 라인(13)으로 출력한다.

그러면 프리세트 단자(PRE)와 입력단자(D)를 제1전원(VCC)에 접속한 플립플로(F3)은 상기 라인(13)의 발전된 동기신호를 클리어단자(CLR2)로 입력함과 동시에 상기 라인(11)사의 듀티변환 조정신호를 클럭단자(CLK2)로 입력하여 로우(Low)상태의 반전된 등기신호로 반전출력단자를 하이(High) 상태를 출력하게 하고 반전된 동기신호가 하이상태인 주사기간중 귀선기간 만큼의 듀티변환량을 갖는 듀티변환조정신호의 로우(Low) 상태에서 하이(High) 상태로 천이할때 입력단자(D)의 하이(High) 상태를 래치하므로서 반전출력단자의 하이(High) 상태를 로우(Low) 상태로 천이시켜 동기신호의 듀티를 변환 라인(12)을 통해 LCDC부로 출력하게 된다.

이때 제5도 ZDS의 듀티변환 조정신호를 입력하면 클럭펄스열의 주기 T의 "0"배만큼 폭이 확장된 제5도 ZSYN의 동기신호로 제5도 SYN의 동기신호와 같은 폭의 동기신호를 출력하고, 제5도 FDS의 듀티변환 조정신호를 입력한 경우에는 클럭펄스열의 주기 T의 "100"배만큼 폭이 확장된 제5도 FSYN의 변환된 동기신호를 출력하며, 제5도 NDS의 듀티변환 조정신호를 입력한 경우에는 클럭펄스열의 주기 T의 "1001"배 만큼의 폭을 확장시킨 제5도 NSYN의 변환된 동기신호를 출력하고 제5도 SDS의 듀티변환 조정신호를 입력한 경우에는 클럭펄스의 주기 T의 "1111"배 만큼의 폭을 확장시킨 제5도 SSYN의 변환된 동기신호를 출력한다.

제6도는 제2도의 또다른 실시예로서 제3도중 듀티변환 조정신호발생부(A2)를 상기 다수의 제1,2,…, N-1, N펄스열중 한 펄스열을 각각 입력하여 프로그램된 듀티변화량과 합성하므로 각각 입력된 펄스열과 같거나 반전된 다수의 제1,2,…N-1,N듀티변환 펄스열을 출력하는 다수의 제1,2,…N-1, N듀티변환 펄스열들을 다수의 제1,2,…N-1, N입력단자들로 입력하여 논리화하므로 입력된 제1,2,…N-1,N듀티변환 펄스열들에 실린 듀티변환량을 합성한 듀티변환 조성신호를 발생 출력하는 부논리곱소자(F1)로 구성된다.

상기 구성에 의해 제2도의 또다른 실시예를 설명하면 제2도의 카운터(A1)가 주사기간도안 카운팅하여 각각의 소정분주비로 분주한 제1,2,…N-1, N 펄스열들을 각 라인(3,4,…,N+1,N+2)들을 통해 각각 입력하는 다수의 제1,2,…N-1, N 듀티변환 펄스발생회로(C1,C2,…CN-1,CN)은 각각 제4도와 같이 동작하여 프로그램된 스위치(SW1-SWN)의 온(ON)-오프(OFF) 상태에 따라 각각 입력한 제1,2,…N-1,N 펄스열들과 같거나 반전된 제1,2,…N-1,N듀티변환 펄스열들을 각각 발생 각 라인(N+3, N+4,…2N+2)들을 통해 출력한다.

부논리곱소자(F1)은 상기 각 라인(N+3,N+4,…2N+1,2N+2)들상의 제1,2,…N-1,N듀티변환 펄스열들을 제1,2,…N-1,N 입력단자들을 입력하여 상기 입력신호들 모두가 하이(High)일때는 로우(Low)를 발생하고 상기 입력신호중 한 입력이라도 로우(Low)일때는 하이(High)를 발생하므로 제N+1,N+2,…,2N-1,2N펄스열들에 실린 변화량을 합성한 듀티변환 조정신호를 라인(2N+3)을 통해 출력한다.

그러면 라인(2N+3)을 통해 듀티변환 조정신호를 입력하는 듀티변환부(A3)는 상기 제3도에서 설명한 바와 같이 동작하여 동기신호의 폭을 클럭펄스열의 클럭펄스주기의 0-2ⁿ-1배 만큼 확장시키므로 주사기간중 영상 신호가 없는 귀선기간을 제거한 동기신호를 출력하게 된다.

따라서 상술한 바와같이 본 고안은 CRT모니터용 비디오 신호를 동기신호의 폭을 주사기간중 영상신호가 없는 귀선기간만큼 듀티를 변환하므로 CRT모니터용 비디오 신호를 평면표시장치의 신호원으로 새로이 구성하지 않고 그대로 평면표시장치에 디스플레이 할 수 있는 이점이 있으며 또한 CRT모니터용 비디오신호를 그대로 사용함으로서 CRT모니터와 호환성을 유지할 수 있는 이점이 있다.

Claims (3)

1. 콤퓨터의 출력장치중 CRT모니터용 비디오신호를 디스플레이하는 평면표시장치에 있어서, 콤퓨터의 RGBTTL회로의 CRT모니터용 비디오신호와 펄스발생기의 클럭펄스열을 입력하여 수평 또는 수직동기 신호사이의 영상정보 주사기간동안 출력하는 상기 클럭펄스열을 다수의 소정분주비로 분주한 다수의 펄스열을 발생하는 카운터(A1)와, 상기 다수의 펄스열을 입력하여 프로그램된 듀티변환량과 합성함으로서 듀티변환조정신호를 발생하는 듀티변환조정신호발생부(A2)와, 상기 듀티변환조정신호와 CRT모니터용 비디오신호를 입력하여 듀티변환조정신호에 의해 CRT모니터용 비동신호중의 동기신호의 폭을 조정확장하는 듀티변환부(A3)를 구비하여 동기신호 사이의 주사기간중 영상신호가 없는 귀선기간을 제거함을 특징으로 하는 동기신호의 프로그램어를 듀티변환회로.
2. 상기 제1항에 있어서, 듀티변환 조정신호 발생부(A2)가 다수의 펄스열중 한 펄스열을 입력하여 각각 프로그램된 듀티변환량과 합성하므로서 듀티변환량이 실린 입력한 상기 펄스열과 같거나 듀티변환량이 실려있지 않는 입력펄스열과 반전된 듀티변환펄스열을 발생 출력하는 다수의 듀티변환펄스발생회로(C1,C2,…CN-1,CN)와, 상기 다수의 듀티변환 펄스열을 다수의 입력단자로 입력하여 논리화함으로서 듀티변환펄스열에 실린 듀티변환량을 합성 출력하는 부논리곱소자(F1)로 구성됨을 특징으로 하는 동기신호의 프로그램어블 듀티변환회로.
3. 제2항에 있어서, 다수의 듀티변환펄스발생회로 (C1,C2,…CN-1,CN)가 저항(R)에 기준전압을 공급하는 제1전원과, 저항(R)과 제2전원에 접속되어 프로그램된 온(ON) 또는 오프(OFF) 상태에 의해 스위칭 동작을 함으로서 저항(R)과 접속점을 하이(High)또는 로우(Low)로 유지시키는 스위치(SW)와, 상기 스위치(SW)와 저항(R)과의 접속점에서 제1입력단자로 상기 논리상태일 입력하며 상기 카운터(A1)의 다수의 펄스열중 한 펄스열을 제2입력단자로 입력하여 논리화함으로서 듀티변환량이 실려있는 입력펄스열과 같거나 듀티변환량이 실려있지 않은 듀티변환 펄스열을 합성출력하는 배타적 논리합소자(E)로 구성됨을 특징으로 하는 듀티변환 조정신호발생부.