KR200301014Y1 - 고글신호 제어장치 - Google Patents

고글신호 제어장치 Download PDF

Info

Publication number
KR200301014Y1
KR200301014Y1 KR20-2002-0031292U KR20020031292U KR200301014Y1 KR 200301014 Y1 KR200301014 Y1 KR 200301014Y1 KR 20020031292 U KR20020031292 U KR 20020031292U KR 200301014 Y1 KR200301014 Y1 KR 200301014Y1
Authority
KR
South Korea
Prior art keywords
signal
goggle
delayed
inverter
goggles
Prior art date
Application number
KR20-2002-0031292U
Other languages
English (en)
Inventor
권병헌
서범석
Original Assignee
(주)플렛디스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)플렛디스 filed Critical (주)플렛디스
Priority to KR20-2002-0031292U priority Critical patent/KR200301014Y1/ko
Application granted granted Critical
Publication of KR200301014Y1 publication Critical patent/KR200301014Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/344—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] with head-mounted left-right displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 고안은 디지털 디스플레이 모니터에 적합하도록 한 고글신호 제어장치에 관한 것이다.
본 고안의 고글신호 제어장치는 고글로 공급되는 고글신호를 생성하기 위한 고글신호 발생기와, 고글신호를 입력받아 고글신호를 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나의 디지털 처리과정에서 지연되는 동기신호의 지연시간만큼 지연시키기 위한 지연기를 구비한다.

Description

고글신호 제어장치{Apparatus for Controlling Goggle Signal}
본 고안은 고글신호 제어장치에 관한 것으로 특히, 디지털 디스플레이 모니터에 적합하도록 한 고글신호 제어장치에 관한 것이다.
일반적으로 2차원으로 모니터에 디스플레이되는 영상을 3차원으로 인식하기 위하여 고글이 이용되고 있다. 이와 같은 고글은 모니터에 디스플레이되는 영상을관찰자가 3차원으로 인식할 수 있도록 한다.
도 1은 2차원으로 디스플레이되는 영상을 3차원으로 인식하기 위한 장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 3차원 인식장치는 모니터신호 처리부(20)와 고글신호 처리부(22)를 구비한다.
모니터신호 처리부(20)는 외부로부터 공급되는 데이터(R,G,B)를 음극선관(4)(Cathode Ray Tube : CRT)의 해상도에 맞게 변화시키기 위한 데이터 처리부(2) 및 데이터 처리부(2)로부터 공급되는 데이터 및 외부로부터 공급되는 수평동기신호(H) 및 수직동기신호(V)를 이용하여 소정의 화상을 표시하기 위한 음극선관(4)을 구비한다. 음극선관(4)은 도시되지 않은 다양한 구동부들을 포함한다. 예를 들어, 음극선관(4)은 전자총 구동부, 전원 구동부, 데이터 및 스캔 구동부등 다양한 구동부들을 포함하고, 이 구동부들의 제어에 의하여 소정의 화상을 표시하게 된다.
고글신호 처리부(22)는 외부로부터 입력되는 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호를 생성하는 제어부(6)와, 제어부(6)의 제어에 의하여 좌/우 고글신호를 생성하는 고글신호 발생기(8)와, 좌/우 고글신호의 전압을 변환하기 위한 전압 변환기(10)와, 전압 변환기(10)로부터 공급되는 좌/우 고글신호를 입력받는 고글(12)을 구비한다.
제어부(6)는 수평동기신호(H) 및 수직동기신호(V)를 주파수 분주하고, 분주된 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호를 생성한다. 고글신호 발생기(8)는 제어부(6)의 제어신호에 대응하여 좌 고글신호 및 우 고글신호를 생성하여 전압 변환기(10)로 공급한다. 전압 변환기(10)는 고글(12)에서 이용되는 전압으로 좌 고글신호 및 우 고글신호의 전압을 변환하여 고글(12)로 공급한다. 고글(12)은 좌 고글신호 및 우 고글신호를 공급받아 음극선관(4)에서 디스플레이되는 2차원 영상을 3차원영상으로 표현한다. 실제로, 고글(12)에는 도 2에 도시돤 바와 같이 수직동기신호(V)에 동기되는 좌 고글신호 및 우 고글신호가 공급되게 된다.
한편, 요즘에는 음극선관(4)에 비하여 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능한 디지털 디스플레이 모니터가 각광받고 있다. 이와 같은 디지털 디스플레이 모니터에는 액정표시장치(Liquid Crystal Display : LCD) 및 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)등이 있다.
이와 같은 디지털 디스플레이 모니터는 영상신호를 아날로그로 처리하는 음극선관(4)과 달리 영상신호를 디지털로 처리하고 있다. 따라서, 디지털 디스플레이 모니터 영상신호를 처리하는데 소정 시간이 지연된다. 이와 같이 영상신호의 처리에 소정시간이 지연되면 종래의 고글(12)로 3차원 영상을 표시할 수 없게 된다. 다시 말하여, 도 3과 같이 디지털 디스플레이 모니터에 입력된 수직동기신호(V)는 디지털 처리과정에서 소정시간(T1) 지연되게 되고, 이에 따라 좌/우 고글신호와 수직동기신호(V)의 동기가 어긋나 3차원 영상의 재생이 불가능하게 된다. 따라서, 현재 디지털 디스플레이 모니터용 고글신호 제어장치가 요구되고 있다.
따라서, 본 고안의 목적은 디지털 디스플레이 모니터에 적합하도록 한 고글신호 제어장치를 제공하는 것이다.
도 1은 종래의 고글신호 제어장치를 나타내는 블록도.
도 2는 도 1에 도시된 고글신호 처리부에서 생성되는 고글신호를 나타내는 파형도.
도 3은 디지털 모니터의 동기신호와 고글신호의 동기를 나타내는 파형도.
도 4는 본 고안의 실시예에 의한 고글신호 제어장치를 나타내는 블록도
도 5는 도 4에 도시된 지연기를 상세히 나타내는 회로도.
도 6은 도 5에 도시된 지연기의 동작과정을 나타내는 파형도.
도 7은 도 4에 도시된 지연기의 다른 실시예를 나타내는 회로도.
도 8은 본 고안의 다른 실시예에 의한 고글신호 제어장치를 나타내는 도면.
도 9는 도 8에 도시된 고글신호 제어장치의 동작과정을 나타내는 파형도.
도 10은 본 고안의 또 다른 실시예에 의한 고글신호 제어장치를 나타내는 도면.
도 11은 도 10에 도시된 주파수 분주기의 동작과정을 나타내는 파형도.
도 12는 도 10에 도시된 지연고글신호 생성부의 동작과정을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,32 : 데이터 처리부 4 : 음극선관
6,36 : 제어부 8,38 : 고글신호 발생기
10,42 : 전압 변환기 12,44 : 고글
20,46 : 모니터신호 처리부 22,48 : 고글신호 처리부
34 : 디지털 모니터 40 : 지연기
50,54 : 인버터 52,56 : 적분기
58,60,62 : 버퍼 64 : 롬
70,80 : 분주기 72,74,76,78 : 카운터
82 : 지연고글신호 생성부 84 : 전압 변환기
86 : 고글
상기 목적을 달성하기 위하여 본 고안의 고글신호 제어장치는 고글로 공급되는 고글신호를 생성하기 위한 고글신호 발생기와, 고글신호를 입력받아 고글신호를 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나의 디지털 처리과정에서 지연되는 동기신호의 지연시간만큼 지연시키기 위한 지연기를 구비한다.
상기 지연기는 고글신호를 인버팅시키기 위한 제 1인버터와, 인버팅된 고글신호를 적분하기 위한 적분기와, 적분된 고글신호를 입력받아 자신의 임계값 이하의 신호를 인버팅하여 지연된 고글신호를 생성하기 위한 제 2인버터를 구비한다.
상기 적분기는 제 1인버터와 제 2인버터 사이에 설치되는 저항과, 일측이 저항과 제 2인버터 사이에 접속됨과 다른측이 기저전위에 접속되는 콘덴서를 구비한다.
상기 적분기는 제 1인버터와 제 2인버터 사이에 병렬로 다수 설치되는 저항들과, 병렬로 다수 설치되는 저항들 중 첫번째 저항을 제외한 나머지 저항들과 직렬로 설치되는 버퍼와, 일측이 저항들과 제 2인버터 사이에 접속됨과 다른측이 기저전위에 접속되는 콘덴서를 구비한다.
상기 버퍼들의 턴-온 밑 턴-오프를 제어하는 롬과, 고글신호가 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에서 지연되는 동기신호와 동일 시간이 지연될 수 있도록 상기 롬을 제어하는 제어부를 구비한다.
본 고안의 고글신호 제어장치는 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나의 디지털 처리과정에서 지연되는 동기신호의 지연시간만큼 지연되는 고글신호를 생성하여 고글로 공급하기 위한 고글신호 처리부를 구비한다.
상기 고글신호 처리부는 수직동기신호를 1/n(n은 정수) 분주하기 위한 분주기와, 분주기와 직렬로 접속되어 분주된 수직동기신호를 카운팅하기 위한 다수의 카운터를 구비한다.
상기 다수의 카운터의 출력 중 어느 하나의 출력이 지연된 고글신호로 이용한다.
상기 고글신호 처리부는 수직동기신호 및 수평동기신호를 n(n은 정수)분주하고, 분주된 수직동기신호 및 수평동기신호를 이용하여 고글생성신호를 생성하기 위한 주파수 분주기와, 고글생성신호의 한 주기를 제 1기간 및 제 2기간으로 나누고, 제 1기간 마다 파형을 천이시켜 지연된 고글신호를 생성한다.
상기 주파수 분주기는 수직동기신호 및 수평동기신호를 2분주 하고, 2분주된 수평동기신호의 상승에지에 2분주된 수직동기신호를 동기시켜 고글생성신호를 생성한다.
상기 제 1기간은 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에서 지연되는 동기신호의 지연시간과 동일하게 설정된다.
상기 목적 외에 본 고안의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 12를 참조하여 본 고안의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 고안의 실시예에 의한 3차원 인식장치를 나타내는 블록도이다.
도 4를 참조하면, 본 고안의 실시예에 의한 3차원 인식장치는 모니터신호 처리부(46)와 고글신호 처리부(48)를 구비한다.
모니터신호 처리부(46)는 외부로부터 공급되는 데이터(R,G,B)를 디지털 모니터(34)의 해상도에 맞게 변화시키기 위한 데이터 처리부(32) 및 데이터 처리부(32)에서 공급되는 데이터 및 외부로부터 공급되는 수평동기신호(H) 및 수직동기신호(V)를 이용하여 소정의 화상을 표시하기 위한 디지털 모니터(34)를 구비한다.
디지털 모니터(34)는 도시되지 않은 다양한 구동부들을 포함한다. 예를 들어, 디지털 모니터(34)는 데이터 구동부, 스캔 구동부, 타이밍 제어부 및 전원 구동부들을 포함하고, 이 구동부들의 제어에 의하여 소정의 화상을 표시하게 된다. 여기서, 디지털 모니터(34)에 포함된 구동부들은 영상신호를 디지털로 처리하여 디지털 모니터(34)에 디지털 영상을 표시한다.
고글신호 처리부(48)는 외부로부터 입력되는 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호를 생성하는 제어부(36)와, 제어부(36)의 제어에 의하여 좌/우 고글신호를 생성하는 고글신호 발생기(38)와, 좌/우 고글신호를 소정시간동안 지연하기 위한 지연기(40)와, 좌/우 고글신호 전압을 변환하기 위한 전압 변환기(42)와, 전압 변환기(42)로부터 공급되는 좌/우 고글신호를 입력받는 고글(44)을 구비한다.
제어부(36)는 수평동기신호(H) 및 수직동기신호(V)를 주파수분주하고, 분주된 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호를 생성한다. 고글신호 발생기(38)는 제어부(36)의 제어신호에 대응하여 좌 고글신호 및 우 고글신호를 생성하고, 생성된 좌/우 고글신호를 지연기(40)로 공급한다. 지연기(40)는 디지털 모니터(34)에서 수직동기신호(V)가 지연되는 시간만큼 좌/우 고글신호를 지연시켜 전압변환기(42)로 공급한다. 전압 변환기(42)는 고글(44)에서 이용되는 전압으로 좌/우 고글신호의 전압을 변환하여 고글(44)로 공급한다. 고글(44)은 좌/우 고글신호를 공급받아 디지털 모니터(34)에 디스플레이되는 2차원 영상을 3차원 영상으로 표현한다. 이와 같은 본 고안의 실시예에서는 지연기(40)에서 수직동기신호(V)와 좌/우 고글신호의 동기를 맞춰주기 때문에 고글(44)에서 왜곡없어 안정적으로 3차원 영상을 표현할 수 있게 된다.
한편, 도 4에 도시된 지연기(40)는 다양한 방법으로 구현될 수 있다. 도 5는 본 고안의 제 1실시예에 의한 지연기를 나타내는 도면이다.
도 5를 참조하면, 본 고안의 제 1실시예에 의한 지연기(40)는 고글신호 발생기(38)로부터 지연되지 않은 제 1우 고글신호를 입력받아 전압 변환기(42)로 소정시간 지연된 제 2우 고글신호를 공급한다.
이와 같은 지연기(40)는 제 1인버터(50), 적분기(52) 및 제 2인버터(54)를 구비한다. 제 1인버터(50)는 제 1우 고글신호를 인버팅시킨다. 적분기(52)는 인버팅된 제 1우 고글신호를 적분한다. 제 2인버터(54)는 임계값(Vt) 이하의 신호를 인버팅시킨다.
이와 같은 지연기(40)의 동작과정을 도 6을 참조하여 상세히 설명하기로 한다. 먼저 제 1우 고글신호를 입력받은 제 1인버터(50)는 제 1우 고글신호를 인버팅시킨다. 제 1인버터(50)에서 인버팅된 제 1우 고글신호는 적분기(52)에서 적분된다. 이를 위해, 적분기(52)는 저항(R) 및 콘덴서(C)를 구비한다.(즉, RC적분회로) 적분기(52)에서 적분된 적분파형은 제 2인버터(50)로 입력된다. 제 2인버터(50)는 자신의 임계값(Vt) 전압 이하의 파형을 인버팅하여 제 2우 고글신호를 생성한다. 여기서, 제 2우 고글신호는 도 6에 도시된 바와 같이 제 1우 고글신호에 비하여 소정시간(T1) 지연되게 된다. 따라서, 제 2우 고글신호는 디지털 모니터(34)에서 소정시간(T1) 지연된 수직동기신호(V)와 동기되게 된다. 즉, 본 고안의 제 1실시예에 의한 지연기(40)에서는 수직동기신호(V)와 동기되도록 우 고글신호를 지연시키고, 이에 따라 고글(44)에서 정확하게 3차원 영상이 표현될 수 있다.
한편, 도 5에 도시된 지연기(40)는 설명의 편의성을 위해 우 고글신호 만을 도시하였다. 여기서, 좌 고글신호도 도 5에 도시된 장치로 동일한 과정을 거쳐며 지연될 수 있다. 또한, 지연된 좌 고글신호는 제 2우 고글신호를 인버팅하여 생성될 수 있다.
한편, 디지털 모니터(34)는 제조업체 등에 따라서 수직동기신호(V)의 지연시간이 상이해지게 된다. 이와 같이 제조업체에 따라서 상이해지는 지연시간에 대응하기 위하여 도 7과 같은 본 고안의 제 2실시예에 의한 지연기가 제안된다.
도 7을 참조하면, 본 고안의 제 2실시예에 의한 지연기(40)는 제 1인버터(50), 적분기(56), 제 2인버터(54) 및 롬(64)을 구비한다.
제 1인버터(50)는 제 1우 고글신호를 인버팅시킨다. 적분기(52)는 제 1우 고글신호를 적분한다. 이를 위해, 적분기(52)는 서로 병렬로 설치된 다수의 저항들(R1,R2,R3,…,R4)과, 제 1저항(R1)을 제외한 나머지 저항들에 직렬로 설치된 다수의 버퍼들(58,60,…,62) 및 저항들(R1,R2,R3,…,R4)과 기저전압원(GND) 사이에 설치된 콘덴서(C)를 구비한다.
제 2인버터(54)는 임계값(Vt) 이하의 신호를 인버팅하여 제 2우 고글신호를 생성한다. 롬(64)은 제어부(36)로부터 입력되는 제어신호에 대응되어 버퍼들(58,60,…,62)의 턴-온 및 턴-오프를 제어한다.
이와 같은 지연기(40)의 동작과정을 도 6을 참조하여 상세히 설명하면, 먼저 제 1우 고글신호를 입력받은 제 1인버터(50)는 제 1우 고글신호를 인버팅시킨다. 제 1인버터(50)에서 인버팅된 제 1우 고글신호는 적분기(56)에서 적분된다. 이때, 적분기(56)는 디지털 모니터(34)의 종류에 따라서 적분되는 값을 상이하게 설정한다.
이를 상세히 설명하면, 사용자는 디지털 모니터(34)의 종류를 선택한다. 사용자가 디지털 모니터(34)의 종류를 선택하면 제어부(36)는 이에 대응되는 제어신호를 롬(64)으로 공급한다. 롬(64)은 제어신호에 대응되어 버퍼들(58,60,…,62)의 턴-온 및 턴-오프를 제어한다. 예를 들어, 롬(64)은 모든 버퍼들(58,60,…,62)을 턴-오프시킬 수 있다. 모든 버퍼들(58,60,…,62)이 턴-오프되면 제 1저항(R1) 및 콘덴서(C)의 시정수에 의하여 제 1우 고글신호가 적분된다. 또한, 롬(64)은 제 1 및 제 2버퍼(58,60)를 턴-온시킬 수 있다. 제 1 및 제 2버퍼(58,60)가 턴-온되면 제 1저항 내지 제 3저항(R1,R2,R3)들의 병렬 저항값 및 콘덴서(C)의 시정수에 의하여 제 1우 고글신호가 적분된다. 즉, 본 고안의 제 2실시예에 의한 적분기(56)에서는 RC시정수 값을 조절하여 원하는 시간만큼 지연된 제 2우 고글신호를 생성할 수 있다.
한편, 제 2인버터(50)는 자신의 임계값(Vt) 전압 이하의 파형을 인버팅하여 제 2우 고글신호를 생성한다. 따라서, 제 2우 고글신호는 소정시간, 즉 디지털 모니터(34)에서 지연된 수직동기신호(V)의 지연시간만큼 지연된 제 2우 고글신호가 전압 변환기(42)로 공급되게 된다. 한편, 도 7에 도시된 지연기(40)는 설명의 편의성을 위해 우 고글신호 만을 도시하였다. 여기서, 좌 고글신호도 도 7에 도시된 장치로 동일한 과정을 거쳐며 지연되게 된다. 또한, 지연된 좌 고글신호는 제 2우 고글신호를 인버팅하여 생성될 수 있다.
도 8은 본 고안의 다른 실시예에 의한 고글신호 처리부를 나타내는 도면이다.
도 8을 참조하면, 본 고안의 다른 실시예에 의한 고글신호 처리부는 수직동기신호(V)를 입력받는 분주기(70)와, 분주된 수직동기신호(V)를 카운팅하는 카운터들(72,74,76,78)을 구비한다.
분주기(70)는 입력되는 수직동기신호(V)를 1/n(n은 자연수) 분주한다. 예를 들어, 분주기(70)는 도 9와 같이 수직동기신호(V)를 1/8분주 할 수 있다. 분주기(70)에서 분주된 수직동기신호(V)는 카운터(72,74,76,78)들을 거치면서 카운팅된다. 이때, 제 2카운터(74)의 출력(B,B')이 좌/우 고글신호로 이용되게 된다. 즉, 본 고안의 다른 실시예에서는 수직동기신호(V)를 분주하고, 분주된 신호를 카운팅하여 지연된(T1) 좌/우 고글신호를 생성할 수 있다.
한편, 도 8에 도시된 본 고안의 다른 실시예에서는 분주기(70)의 분주횟수를 조정함으로써 다양한 지연시간을 가지는 좌/우 고글신호를 생성할 수 있다. 다시 말하여, 디지털 모니터(34)의 지연시간에 맞도록 분주횟수를 조정함으로써 수직동기신호(V)와 동기되는 좌/우 고글신호를 생성할 수 있다.
도 10은 본 고안의 또 다른 실시예에 의한 고글신호 처리부를 나타내는 도면이다.
도 10을 참조하면, 본 고안의 또 다른 실시예에 의한 고글신호 처리부는 주파수 분주기(80), 지연고글신호 생성부(82), 전압 변환기(84) 및 고글(86)을 구비한다.
주파수 분주기(80)는 수직동기신호(V) 및 수평동기신호(H)를 1/n분주하여 고글생성신호를 생성한다. 지연고글신호 생성부(82)는 고글생성신호를 이용하여 지연된 고글신호를 생성한다. 이를 위해, 지연고글신호 생성부(82)에는 고글생성신호를 제 1기간 및 제 2기간으로 나누기 위한 도시되지 않은 다수의 스위치들을 구비한다.
전압 변환기(84)는 고글(86)에서 이용되는 전압으로 고글신호의 전압을 변환하여 고글(86)로 공급한다. 고글(86)은 좌/우 고글신호를 공급받아 디지털 모니터에 디스플레이되는 2차원 영상을 3차원 영상으로 표현한다.
이와 같은 주파수 분주기(80)의 동작을 도 11을 참조하여 상세히 설명하면, 먼저 주파수 분주기(80)는 외부로부터 수직동기신호(V) 및 수평동기신호(H)를 입력받는다. 수평동기신호(H)를 입력받은 주파수 분주기(80)는 수평동기신호(H)를 2분주 하여 2분주 수평동기신호(H_2)를 생성한다. 또한, 수직동기신호(V)를 입력받은 주파수 분주기(80)는 수직동기신호(V)를 2분주 하여 2분주 수직동기신호(V_2)를 생성한다. 이후, 주파수 분주기(80)는 2분주 수평동기신호(H_2)의 상승에지에 2분주 수직동기신호(V_2)를 동기시켜 고글생성신호를 생성한다.
주파수 분주기(80)에서 생성된 고글생성신호는 지연고글신호 생성부(82)로 공급된다. 한편, 사용자는 스위치를 조작하여 현재 사용되고 있는 디지털 모니터에서 지연되는 수직동기신호(V)의 지연시간만큼 제 1기간을 설정한다. 이를 도 12를 참조하여 상세히 설명하면, 디지털 모니터는 제조업체 등에 따라서 상이한 지연시간을 갖게 된다. 사용자는 스위치를 조작하여 현재 사용되고 있는 디지털 모니터의 지연시간만큼 제 1기간을 설정하고, 그 외의 기간을 제 2기간으로 설정하게 된다. 다시 말하여, 고글생성신호의 한 주기는 제 1기간 및 제 2기간으로 나뉘어지게 된다.
이후, 지연고글신호 생성부(82)는 제 1기간마다 천이되는 파형을 생성한다. 즉, 지연고글신호 생성부(82)는 제 1기간마다 파형을 천이시켜 지연된 고글신호를 생성하게 된다.
상술한 바와 같이, 본 고안에 따른 고글신호 제어장치에 의하면 디지털 모니터의 지연시간에 맞게 고글신호를 지연 또는 생성하여 고글에서 안정적으로 3차원 영상을 재생할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 고안의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 고안의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 실용신안 등록청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에 표시되는 2차원 영상을 3차원으로 재생하기 위한 고글을 구비하는 고글신호 제어장치에 있어서,
    상기 고글로 공급되는 고글신호를 생성하기 위한 고글신호 발생기와,
    상기 고글신호를 입력받아 상기 고글신호를 상기 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나의 디지털 처리과정에서 지연되는 동기신호의 지연시간만큼 지연시키기 위한 지연기를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  2. 제 1항에 있어서,
    상기 지연기는
    상기 고글신호를 인버팅시키기 위한 제 1인버터와,
    상기 인버팅된 고글신호를 적분하기 위한 적분기와,
    상기 적분된 고글신호를 입력받아 자신의 임계값 이하의 신호를 인버팅하여 지연된 고글신호를 생성하기 위한 제 2인버터를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  3. 제 2항에 있어서,
    상기 적분기는 상기 제 1인버터와 상기 제 2인버터 사이에 설치되는 저항과,
    일측이 상기 저항과 상기 제 2인버터 사이에 접속됨과 다른측이 기저전위에 접속되는 콘덴서를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  4. 제 2항에 있어서,
    상기 적분기는 상기 제 1인버터와 상기 제 2인버터 사이에 병렬로 다수 설치되는 저항들과,
    상기 병렬로 다수 설치되는 저항들 중 첫번째 저항을 제외한 나머지 저항들과 직렬로 설치되는 버퍼와,
    일측이 상기 저항들과 상기 제 2인버터 사이에 접속됨과 다른측이 기저전위에 접속되는 콘덴서를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  5. 제 4항에 있어서,
    상기 버퍼들의 턴-온 밑 턴-오프를 제어하는 롬과,
    상기 고글신호가 상기 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에서 지연되는 동기신호와 동일 시간이 지연될 수 있도록 상기 롬을 제어하는 제어부를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  6. 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에 표시되는 2차원 영상을 3차원으로 재생하기 위한 고글을 구비하는 고글신호제어장치에 있어서,
    상기 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나의 디지털 처리과정에서 지연되는 동기신호의 지연시간만큼 지연되는 고글신호를 생성하여 상기 고글로 공급하기 위한 고글신호 처리부를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  7. 제 6항에 있어서,
    상기 고글신호 처리부는 수직동기신호를 1/n(n은 정수) 분주하기 위한 분주기와,
    상기 분주기와 직렬로 접속되어 상기 분주된 수직동기신호를 카운팅하기 위한 다수의 카운터를 구비하는 것을 특징으로 하는 고글신호 제어장치.
  8. 제 7항에 있어서,
    상기 다수의 카운터의 출력 중 어느 하나의 출력이 지연된 고글신호로 이용되는 것을 특징으로 하는 고글신호 제어장치.
  9. 제 6항에 있어서,
    상기 고글신호 처리부는 수직동기신호 및 수평동기신호를 n(n은 정수)분주하고, 분주된 수직동기신호 및 수평동기신호를 이용하여 고글생성신호를 생성하기 위한 주파수 분주기와,
    상기 고글생성신호의 한 주기를 제 1기간 및 제 2기간으로 나누고, 상기 제 1기간 마다 파형을 천이시켜 지연된 고글신호를 생성하는 것을 특징으로 하는 고글신호 제어장치.
  10. 제 9항에 있어서,
    상기 주파수 분주기는 상기 수직동기신호 및 수평동기신호를 2분주 하고, 상기 2분주된 수평동기신호의 상승에지에 2분주된 수직동기신호를 동기시켜 상기 고글생성신호를 생성하는 것을 특징으로 하는 고글신호 제어장치.
  11. 제 9항에 있어서,
    상기 제 1기간은 상기 액정표시장치, 플라즈마 디스플레이 패널 및 일렉트로 루미네센스 중 어느 하나에서 지연되는 동기신호의 지연시간과 동일하게 설정되는 것을 특징으로 하는 고글신호 제어장치.
KR20-2002-0031292U 2002-10-21 2002-10-21 고글신호 제어장치 KR200301014Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2002-0031292U KR200301014Y1 (ko) 2002-10-21 2002-10-21 고글신호 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2002-0031292U KR200301014Y1 (ko) 2002-10-21 2002-10-21 고글신호 제어장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0064062A Division KR100476436B1 (ko) 2002-10-19 2002-10-19 고글신호 제어장치 및 방법

Publications (1)

Publication Number Publication Date
KR200301014Y1 true KR200301014Y1 (ko) 2003-01-17

Family

ID=49398810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0031292U KR200301014Y1 (ko) 2002-10-21 2002-10-21 고글신호 제어장치

Country Status (1)

Country Link
KR (1) KR200301014Y1 (ko)

Similar Documents

Publication Publication Date Title
US6771281B2 (en) Modulation circuit and image display using the same
JP5336117B2 (ja) 液晶表示装置
EP0805430B1 (en) Video adapter and digital image display apparatus
US9147375B2 (en) Display timing control circuit with adjustable clock divisor and method thereof
CN112562597B (zh) 具有动态背光调整机制的显示器控制装置及方法
KR200204617Y1 (ko) Lcd모니터의 수직화면 제어장치
EP1742193A2 (en) Display panel driver and display panel driving method
JP5167373B2 (ja) 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
KR100476436B1 (ko) 고글신호 제어장치 및 방법
JP2000338923A (ja) 画像表示装置
KR200301014Y1 (ko) 고글신호 제어장치
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
JP2978856B2 (ja) 水平走査パルス信号制御回路
KR19980071420A (ko) 동기처리회로
US5526042A (en) Apparatus and method for displaying different time-scale waveforms of a signal
KR100341705B1 (ko) 전원 동기화를 위한 방법, 장치, 제어 회로
KR890004992B1 (ko) 비디오신호를 입력신호로 하는 전자발광 모니터 구동회로
US5940147A (en) Power supply synchronization
US6195071B1 (en) Timing control circuit of AC type plasma display panel system
JPH07160222A (ja) 液晶表示装置
KR100314962B1 (ko) 표시장치용 동기신호 절환회로 및 방법
KR100314071B1 (ko) 화면 크기 자동 조정 방법
JP2001060077A (ja) ビデオ信号変換装置およびｌｃｄ装置
KR900005903Y1 (ko) 동기신호의 프로그램어블 듀티 변환회로
KR0178183B1 (ko) 클램프 신호 생성 동작 제어방법

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20031230

Year of fee payment: 3

EXTG Extinguishment