JP2014021356A - 光源制御装置およびバックライト装置 - Google Patents
光源制御装置およびバックライト装置 Download PDFInfo
- Publication number
- JP2014021356A JP2014021356A JP2012161271A JP2012161271A JP2014021356A JP 2014021356 A JP2014021356 A JP 2014021356A JP 2012161271 A JP2012161271 A JP 2012161271A JP 2012161271 A JP2012161271 A JP 2012161271A JP 2014021356 A JP2014021356 A JP 2014021356A
- Authority
- JP
- Japan
- Prior art keywords
- light source
- counter
- period
- vsync
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Planar Illumination Modules (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】PLL回路を用いることなく、簡単な回路構成で、光源の輝度を安定させることができる光源制御装置およびバックライト装置を提供する。
【解決手段】光源制御装置10は、基準クロック信号をカウントしてVsync(同期信号)によってリセットされる第1カウンタ11と、このカウンタ11からの出力を光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによってパルス信号を出力する第2比較器12とからなる第1パルス生成回路13と、この第1パルス生成回路と同じ構成を有する第2パルス生成回路16を備えている。そして、第1、または第2パルス生成回路13,16へのVsyncの入力を、Vsyncの周期が短くなった際にスイッチ17によって切り換えたり、あるいは、同期信号毎の入力ごとにスイッチ17で交互に切り換えている。
【選択図】図2
【解決手段】光源制御装置10は、基準クロック信号をカウントしてVsync(同期信号)によってリセットされる第1カウンタ11と、このカウンタ11からの出力を光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによってパルス信号を出力する第2比較器12とからなる第1パルス生成回路13と、この第1パルス生成回路と同じ構成を有する第2パルス生成回路16を備えている。そして、第1、または第2パルス生成回路13,16へのVsyncの入力を、Vsyncの周期が短くなった際にスイッチ17によって切り換えたり、あるいは、同期信号毎の入力ごとにスイッチ17で交互に切り換えている。
【選択図】図2
Description
本発明は、光源制御装置およびバックライト装置に関し、詳しくは、垂直同期信号の変動の影響を軽減した光源制御装置およびバックライト装置に関する。
液晶表示装置は、表示部となる液晶を背面から照射するバックライトを有している。このバックライトは、常にバックライトの出力の100%の明るさで表示部を照射しているのではなく、例えば、映像信号をバックライト光源の配置に応じて水平方向にm分割、垂直方向にn分割し、さらにその分割された各映像信号の平均輝度(APL(Average Picture Level))の高低に応じて、各バックライト光源のインバータのデューティ比を制御して明るさ調整するといったエリアアクティブ輝度制御などが行われている。
そして、バックライト光源のインバータのデューティ比を制御するために、従来は、PWMのオン/オフ期間をカウントする回路が、バックライトの輝度を制御する単位である各チャンネルに対して1つしか設けられていなかった。図8は、従来の光源制御装置における回路構成を示す図である。
図8において、光源制御装置は、カウンタ111、比較器112を備えている。カウンタ111は、基準クロック信号(以下、「クロック」という。)をカウント(計数)するものであり、Vsync(垂直同期信号)の入力によってカウント値がゼロにリセットされるとともに、新たなカウントを始める。カウンタ111のカウント値は比較器112に出力される。比較器112には、所定のデューティ比の値(デューティ値)が入力され、カウンタ111からの出力が所定のデューティ値に相当するカウント値になった際に、出力が“1”になり、カウンタ111から入力されるカウント値がゼロになった際に、出力が“0”となるように構成されている。
図9は図8の光源制御装置の動作を説明するための図である。図9では後寄せ点灯の場合を示している。クロック(A)がカウンタ111に入力され、カウンタ111のカウント値(C)は、例えばt1の時点でVsync(B)の入力(ここでは、入力パルスの立下り)によりリセットされ、カウント値がゼロになるとともに新たなカウントを始める。ここで、Vsync(B)は、通常、クロック(A)と同期しており、所定クロック数ごとに出力されるようになっている。以下の説明では、例えば、1000クロックごとにVsyncが出力されるものとする。
比較器112には所定のデューティ値が入力される。例えば、オン期間が10%のデューティ値が比較器112に入力された場合、比較器112の出力(D)は、カウンタ111からのカウント値が、オフ期間となる90%に相当するカウント値、すなわち900(=1000×0.9)のカウント値になった時点t2で、出力が“1”となり、カウンタ111がVsync(B)の入力によってリセットされ、カウント値がゼロになった時点t3で出力が“0”となるように構成されている。
したがって、Vsync(B)は、通常、クロック(A)の所定クロック数ごとに出力されている場合、あるいは、Vsyncの周期ごとに一定数のクロックが出力されている場合は、比較器112の出力(D)は、設定されたデューティ値に応じたパルス信号を出力することになる。
しかしながら、例えば、VTRやDVD出力のような非標準映像の場合や、映像ボケを低減するためにフレームレートを倍速変換あるいは4倍速変換するような場合には、Vsyncの周期が変動することがある。図9(E)で示すように、Vsync(E)が遅れてカウンタ111に入力された場合、比較器112の出力(G)は、カウント値(F)が900になった時点t2で“1”となり、カウンタ111がVsync(E)によりリセットされた時点t4で出力が“0”となる。したがって、比較器112の出力(G)の出力は、時点t2から時点t4までのパルス信号となり、Vsyncが遅れた場合には、オン期間でのパルス信号は設定されたデューティ値よりも大きなものなってしまう。
さらに、図9(H)で示すように、Vsync(H)が早まって、カウンタのカウント値(I)が900になるまでに、カウンタ111にVsyncが入力された場合には、カウンタ111がリセットされるため、比較器112の出力(J)は“1”となることがなく、パルス信号を出力されないといった問題が生じる。この場合、光源のデューティ値が設定されているにもかかわらず、バックライト光源は全く点灯されないことになる。
このように、従来の光源制御装置では、クロック数を元にしてPWMのオン期間とオフ期間を制御しているが、非標準入力映像や倍速変換処理あるいは4倍速変換処理などの影響でVsyncの周期を一定に保つことができず、Vsyncの周期内のクロック数が変動した場合には、PWMによるパルス幅が変動してしまうという問題があった。特に、バックライトが低輝度で駆動される際、すなわち、オン期間のデューティ値が小さくなる際に、パルス幅の変動によって、画面のちらつきが大きく不安定になるという問題があった。
このため、従来の光源制御装置では、例えば、特許文献1あるいは特許文献2に開示されているように、PLL(Phase-locked loop)回路を用いて、Vsync周期の変動を抑えたり、または、Vsync周期内のクロックパルス周期をVsyncに追従させたりすることによって、Vsync周期内のクロックパルス数を一定に近づけていた。
PLL回路を用いることにより、Vsyncの変動があった場合でも、Vsync周期内のクロックパルス数は一定値になるため、所定のデューティ値に応じたPWMパルスを得ることができるが、回路規模が大きくなってしまうという問題が生じる。
本発明は、これらの実情に鑑みてなされたものであり、PLL回路を用いることなく、簡単な回路構成で、光源の輝度を安定させることができる光源制御装置およびバックライト装置を提供することをその目的とする。
上記課題を解決するために、本発明の第1の技術手段は、同期信号に応じて映像を表示する表示部に対して、該表示部を照明する光源をパルス信号でオン/オフすることによって、前記光源の輝度を調整する光源制御装置であって、2組のパルス生成回路とスイッチング回路とを備え、それぞれのパルス生成回路は、基準クロック信号をカウントし前記同期信号によりリセットされるカウンタと、該カウンタからの出力を前記光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによって前記パルス信号を出力する比較器とからなり、前記スイッチング回路は、前記同期信号をいずれか一方の前記パルス生成回路に入力することを特徴としたものである。
第2の技術手段は、第1の技術手段において、前記スイッチング回路は、前記2組のパルス生成回路への前記同期信号の入力を、該同期信号の周期が短くなった際に、他方のパルス生成回路に切り換えることを特徴としたものである。
第3の技術手段は、第1の技術手段において、前記スイッチング回路は、前記2組のパルス生成回路への同期信号の入力を、前記同期信号の入力毎に交互に切り換えることを特徴としたものである。
第4の技術手段は、第1の技術手段において、前記2組のパルス生成回路の一方のパルス生成回路は、前記光源のオン期間が所定の期間よりも長く設定された場合に、前記カウンタからの出力を前記光源のオフ期間に基づいて設定されたカウント値のみと比較することによって前記パルス信号を出力するモードを有することを特徴としたものである。
第5の技術手段は、第1から4のいずれか1の技術手段である光源制御装置を備えたことを特徴としたものである。
本発明によれば、カウンタと比較器とからなるパルス生成回路を2組設け、カウンタからの出力を光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによってパルス信号を出力しているため、Vsyncの周期の変動があった場合でも、設定されたデューティ値に近いパルス信号を出力できる。このため、光源の輝度を安定させることができ、画面のちらつきを防止することができる。
以下、図面を参照しながら、本発明の光源制御装置およびバックライト装置に係る好適な実施の形態について説明する。図1は、本発明に係るバックライト装置を備えた表示装置を示す図である。
表示装置100は、映像信号処理部101、液晶制御部102、液晶パネル103、バックライト制御部104、バックライト105などを備えている。表示装置100は、例えばテレビジョン受像機やパソコンに用いられるディスプレイ装置などである。液晶パネル103は、本発明の表示部に相当し、液晶層とこの液晶層に走査信号及びデータ信号を印加するための走査電極及びデータ電極とによって形成され、印加電圧により透過率が変化する複数の液晶素子を有する周知のアクティブマトリクス型の液晶パネルである。
映像信号処理部101は、図示しないアンテナによって受信されるテレビジョン放送や図示しない外部入力端子から入力される映像コンテンツなどに含まれた映像信号を受信し、該映像信号に基づいてVsync(垂直同期信号)やHsync(水平同期信号)などを生成する。そして、映像信号、VsyncおよびHsyncは、映像信号処理部101から液晶制御部102に入力される。また、映像信号処理部101は、Vsync、Hsync、および、後述するデューティ値をバックライト制御部104に入力する。
ここで、映像信号処理部101は、例えば、テレビジョン放送の映像信号の周波数である60Hzの倍速の120Hzの駆動周波数のVsyncを生成する。そして、映像信号処理部101は、表示装置100における動きボケを改善するために、フレームレート変換(FRC)を行う場合は、複数フレームの映像信号から検出される動きベクトルに基づいて補間画像を生成し、その2フレームの間に挿入した映像信号を液晶制御部102に出力する。なお、1フレームの画像を液晶制御部102に2回ずつ出力してもよい。
液晶制御部102は、映像信号処理部101から入力される映像信号とVsyncおよびHsyncとに基づいて、液晶パネル103の液晶素子を構成する走査電極(ゲート電極)およびデータ電極(ソース電極)を駆動させる。具体的には、液晶制御部102は、Vsyncの受信後、1ライン目に対応するHsyncに応じて走査電極にゲート信号を出力するとともに、1ライン目に対応する映像信号をデータ電極に順次出力する。これにより、1ライン目の液晶素子に対して水平方向に順に映像信号が書き込まれる。その後、液晶制御部102は、2ライン目に対応するHsyncが入力されると、2ライン目の走査電極にゲート信号を出力し、2ライン目に対応する映像信号をデータ電極に順次出力する。その後も同様の処理が繰り返されることにより、液晶パネル103の全画面に映像が表示される。
このとき、液晶制御部102は、映像信号処理部101から入力される像信号に基づいて液晶パネル103の各画素に対応する液晶素子各々への印加電圧を制御することにより、液晶素子各々のバックライト105からの照明の透過率を変化させ、液晶素子各々に対応する画素の表示階調を制御する。
バックライト105は、液晶パネル103の背面に配置され、液晶パネル103を背後から照明するものであり、例えば、液晶パネル103の水平方向に並設された複数のLED(発光ダイオード)106からなる複数のLED光源L1〜L6を含んでいる。ここで、LED光源L1〜L6のそれぞれは、同期して輝度を制御しうる単位となるものであり、チャンネルと呼ばれる。そして、バックライト全体を単純に点滅させる場合は、液晶パネル103への映像全体の書き込みに同期させて、すべてのLED光源L1〜L6がVsyncに同期して点滅するようにすればよいが、バックライトを単純に点滅させるだけでは、液晶の遷移状態が強調され、これが画像内の移動体のゴーストとして視認されるようになる。
特に線分を移動したような場合には、線分が2重、3重に見える尾引き現象として視認され、著しく表示品質を低下させる原因になっている。そこで、このようなゴースト対策として、バックライトを複数分割して映像信号の書き込みに同期させて各分割領域の光源を点滅させるスキャンバックライト方式が用いられている。そして、スキャンバックライトを行う場合は、バックライト制御部104は、Vsyncの入力から所定数のHsyncが入力されるごとに、LED光源L1〜L6の点灯及び消灯を切り替えている。なお、図1では、バックライト光源の配置を水平方向に分割しているが、さらに垂直方向に分割するようにしてもよい。また、光源としてはLEDに限らず、冷陰極線管を用いたものでも構わない。
本発明に係る光源制御装置は、同期信号に応じて映像を表示する表示部に対して、この表示部を照明する光源をPWMパルス信号によってオン/オフするものであるが、このPWMパルス信号は、VsyncとHsyncに同期している必要がある。以下の例では、同期信号としてVsyncを例に説明するが、同期信号はHsyncであってもよい。
図2は、本発明に係る光源制御装置の一構成例を示す図である。光源制御装置10はバックライト制御部104に設けられており、バックライト105の各チャンネルを構成するLED光源L1〜L6を、Vsynにほぼ同期させてPWM制御を行うためのものであり、第1カウンタ11、第1比較器12からなる第1パルス生成回路13と、第2カウンタ14、第2比較器15からなる第2パルス生成回路16と、スイッチ17、および、加算器18を備えている。また、光源制御装置10へは、映像信号処理部101から、クロック、Vsync、Hsync、および、デューティ値が入力される。
第1パルス生成回路の第1カウンタ11は、入力されたクロックをカウントするものであり、スイッチ15を介して入力されるVsyncによってリセットされることにより、カウント値ゼロからのカウントを開始する。第1比較器12には、LED光源をPWM制御する際のデューティ値が入力され、第1比較器12は、第1カウンタ11からのカウント出力値を所定の値と2回比較することにより、デューティ値に見合ったパルス信号を出力するようになっている。具体的には、例えば、通常、1000クロックごとにVsyncが出力されている際に、オン期間が10%のデューティ値が入力された場合、第1比較器12は、第1カウンタ11からのカウント値が、オフ期間となる90%に相当するカウント値、すなわちカウント値900(=1000×0.9)と比較し、900のカウント値になった時点で“1”を出力する。
さらに、第1比較器12は、第1カウンタ11の出力がオン期間とオフ期間を合計した期間に相当するカウント値、すなわち、Vsyncの1周期である1000クロックになったかどうかを比較し、第1カウンタ11からのカウント値が1000となった時点で“0”を出力する。
ここで、第1比較器12は、第1カウン11からの出力がオフ期間に相当する900クロックとなって、“1”を出力した後、第1カウンタ11をリセットし、さらに第1カウンタ11からのカウント値が100(=1000−900)クッロックとなった時点で、“0”を出力するように構成してもよい。すなわち、第1カウンタの出力が、LED電源のオフ期間とオン期間に基づいて設定されたカウント値と2回比較することによりパルス信号を出力している。第2パルス生成回路16の構成と機能については、第1パルス生成回路13と同じであるため、その説明を省略する。なお、クロックは第1カウンタ11および第2カウンタ12の両者に常に入力され、デューティ値は第1比較器111と第2比較器115の両者に常に入力される。
スイッチ17は、Vsync(垂直同期信号)を、第1カウンタ11あるいは第2カウンタ14のいずれか一方に入力するために、入力先を切り替えるためのものであって、詳細については後述する。また、加算器18は、第1パルス生成回路13および第2パルス生成回路16から出力されたパルス信号を加算(OR出力)している。加算されたパルス信号は、光源制御装置10の出力としてバックライト105を駆動するトランジスタ等に出力される。
次に、図2の光源制御装置の動作の一例について説明する。図3は、図2の光源制御装置の動作の一例を説明するための図である。図3では後寄せ点灯の場合を示している。クロック(A)が第1カウンタ11および第2カウンタ14に入力されており、カウンタ11は、例えば、時点t1でVsync(B)が入力されるとリセットされ、カウント値がゼロからカウントされる。ここで、Vsync(B)は、通常、クロック(A)の1000クロックごとに出力され、設定されたデューティ値は10%であるとする。
そして、第1比較器12は第1カウンタのカウント値(C)がオフ期間に相当する900になった時点t2で“1”を出力し、さらに、第1カウンタのカウント値(C)が1000になった時点t2で“0”を出力する。これにより、第1比較器12は、デューティ値10%に相当するt2からt3までのパルス信号を発生する。一方、第1カウンタ11はVsync(B)がt3の時点で入力されることにより、リセットされ、t3の時点からカウントを開始し、以降、この動作を繰り返す。したがって、Vsync(B)の周期内のクロックが一定値1000である場合は、第1パルス生成回路13または第2パルス生成回路16のいずれか一方が動作を行うことになる。
次に、図3(E)で示すように、Vsync(E)の周期が長くなって遅れた場合、第1比較器11の出力(G)は、カウント値(F)が900になった時点t2で、“1”を出力し、さらに、カウント値(F)が1000になった時点t3で、“0”を出力する。その後、第1カウンタ11はカウントを続けるが、時点t4でVsync(E)入力されるとリセットされる。その後、第1比較器12は、カウント値(F)が、900になった時点で“1”を出力し、さらに、カウント値(G)が1000になった時点で、“0”を出力する。以降、この動作を繰り返す。したがって、Vsyncが遅れた場合でも、第1パルス生成回路13からは、設定したデューティ値に相当するパルス信号を得ることができる。
次に、図3(H)で示すように、Vsync(H)がt1の時点で入力された後、周期が短くなり、第1カウンタのカウント値(I)が1000になるまでの時点t5で早く入力された場合、スイッチ17を切り替えて、Vsyncが第2カウンタ14に入力されるようにしている。これにより、第1カウンタ11にはt5の時点でVsync(H)が入力されないため、カウントと続けることになる。そして、カウント値(H)が、900になった時点t2で“1”を出力し、さらに、カウント値(I)が1000になった時点t3で“0”を出力する。これにより、Vsyncが早まって入力された場合でも、光源制御装置10は、設定されたデューティ値のパルス信号を出力することができる。
ここで、Vsync(H)が第1カウンタ11のカウント値(I)が1000になるまでの時点で入力されたかどうかの判断は、例えば、Vsync(H)の信号の立ち上がりを検出し、その時点での第1のカウンタ値(I)が1000未満かどうかで判断すればよい。
また、t5の時点でVsync(H)によってリセットされた第2カウンタ14は、t5の時点からカウントを開始する。そして、図3(L)で示すように、第2比較器15は、第2カウンタ14のカウント値(K)が、900になった時点で“1”を出力し、さらに、カウント値(K)が1000になった時点で、“0”を出力する。以降のVsyncは第2カウンタ14に入力され、第2パルス生成回路16からパルス信号が出力される。
ここで、第1カウンタ11は、第1比較器12の出力が“0”となった時点で、第2カウンタ14がカウント動作を行っている場合は、必要に応じて、カウント動作を停止し、待機モードに入る。そして、再度、Vsync(H)が早まって入力された場合に、スイッチ17を切り替えて、Vsyncを第1カウンタ11に入力することで、リセットしカウントを再開する。なお、待機モードに入ることは必須の要件ではない。
このように、本発明に係る電源制御装置の一動作例では、同期信号の周期が短くなり、同期信号が通常よりも早く入力された際に、第1パルス生成回路と第2パルス生成回路への同期信号の入力を切り換えるようにしている。これにより、デューティ値が小さくオン期間が短い場合に同期信号の周期が変動しても、デューティ値に見合ったオン期間のパルス信号を得ることができる。
次に、図3で示した動作をフローチャートによって説明する。図4Aは、図2の光源制御装置の動作の一例を示すフローチャートであり、図4Bは、図4Aの続きを示すフローチャートである。まず、Vsyncをトリガとして第1カウンタ11がカウントを開始する(ステップS1)、次に、第1比較器12は、第1カウンタ11の出力がオフ期間に相当するカウント値になったかどうか判別する(ステップS2)。そして、第1カウンタ11の出力がオフ期間に相当するカウント値になった場合(ステップS2でYESの場合)、第1比較器12は “1”を出力し(ステップS3)、さらに、ステップS4へ移る。
また、ステップS2で第1カウンタ11の出力がオフ期間に相当するカウント値になっていない場合は、ステップS8へ進み、Vsyncが光源制御装置10に入力されたかどうかを判別する。ステップS8でVsyncが入力されていない場合は、ステップS2へ戻り、以降の処理を繰り返す。
ステップS4では、第1カウンタ11の出力がオフ期間とオン期間の合計期間に相当するカウント値になったかどうか判別する。ここで、オフ期間とオン期間の合計期間は、Vsyncの通常の周期に等しくなる。そして、第1カウンタ11の出力がオフ期間とオン期間の合計期間に相当するカウント値になった場合(ステップS4でYESの場合)、第1比較器12は “0”を出力し(ステップS5)、さらに、ステップS6へ移る。なお、加算器18は、第1比較器12および第2比較器15からの出力“1”を後段に伝える。
また、ステップS4で第1カウンタ11の出力がオフ期間とオン期間の合計期間に相当するカウント値になっていない場合は、ステップS9へ進み、Vsyncが光源制御装置10に入力されたかどうかを判別する。ステップS9でVsyncが入力されていない場合は、ステップS4へ戻り、以降の処理を繰り返す。
ステップS6では、第2カウンタ15がカウントを行っているかどうかが判別され、第2カウンタ15がカウントを行っている場合は、第1カウンタ11はカウント動作を停止して待機モード(ステップS7)に入る。また、第2カウンタ15がカウントを行っていない場合は、ステップS1に戻り、以降の処理を繰り返す。これにより、第1カウンタ11は、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、光源制御装置10にVsyncが入力されない限り、設定されたデューティ値のパルス信号を出し続けることになる。
ステップS8あるいはステップS9において、Vsyncが光源制御装置10に入力された場合、ステップS10に移り、Vsyncをトリガとして第2カウンタ14がカウントを開始する、次に、第2比較器14は、第2カウンタ14の出力がオフ期間に相当するカウント値になったかどうか判別する(ステップS11)。そして、第2カウンタ14の出力がオフ期間に相当するカウント値になった場合(ステップS11でYESの場合)、第2比較器15は “1”を出力し(ステップS12)、さらに、ステップS13へ移る。
また、ステップS11で第2カウンタ14の出力がオフ期間に相当するカウント値になっていない場合は、ステップS17へ進み、Vsyncが光源制御装置10に入力されたかどうかを判別する。ステップS17でVsyncが入力されていない場合は、ステップS11へ戻り、以降の処理を繰り返す。
ステップS13では、第2カウンタ15の出力がオフ期間とオン期間の合計期間に相当するカウント値になったかどうか判別する。そして、第1カウンタ13の出力がオフ期間とオン期間の合計期間に相当するカウント値になった場合(ステップS13でYESの場合)、第2比較器15は “0”を出力し(ステップS14)、さらに、ステップS15へ移る。なお、加算器18は、第1比較器12および第2比較器15からの出力“1”を後段に伝える。
また、ステップS13で第2カウンタ14の出力がオフ期間とオン期間の合計期間に相当するカウント値になっていない場合は、ステップS18へ進み、Vsyncが光源制御装置10に入力されたかどうかを判別する。ステップS18でVsyncが入力されていない場合は、ステップS13へ戻り、以降の処理を繰り返す。
ステップS15では、第1カウンタ11がカウントを行っているかどうかが判別され、第1カウンタ11がカウントを行っている場合は、第2カウンタ14はカウント動作を停止して待機モードに入る(ステップS16)。また、第1カウンタ11がカウントを行っていない場合は、ステップS10に戻り、以降の処理を繰り返す。これにより、第2カウンタ14が一旦カウントを始めると、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、光源制御装置10にVsyncが入力されない限り、設定されたデューティ値のパルス信号を出し続けることになる。また、ステップS17あるいはステップS18において、Vsyncが光源制御装置10に入力された場合は、ステップS1に移り、以降の処理を繰り返す。
このように、第1パルス生成回路13が動作中に、第1カウンタ11が、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、Vsyncが入力された場合、すなわちVsyncの周期が短くなった場合は、Vsyncを第2カウンタ14に入力して、第2パルス生成回路16を動作させ、同様に、第2パルス生成回路16が動作中に、Vsyncの周期が短くなった場合は、Vsyncを第1カウンタ11に入力して、第1パルス生成回路11を動作させている。
次に、図2の光源制御装置の動作の他の例について説明する。図5は、図2の光源制御装置の動作の他の例を説明するための図である。図5では後寄せ点灯の場合を示している。図3で示した光源制御装置の動作例では、第1パルス生成回路13および第2パルス生成回路16へのVsyncの入力は、Vsyncの周期が短くなった際に切り換わるようにしていたが、図5で示す光源制御装置の動作例では、第1パルス生成回路13および第2パルス生成回路16へのVsyncの入力は、Vsyncの入力毎に交互に切り換わるようにしている。
図5に戻り、Vsync(A)は交互に第1カウンタ11と第2カウンタ14に入力される。このため、第1カウンタ11はt1、t5の時点でリセットされ、第2カウンタ14はt3の時点でリセットされる。ここで、Vsync(A)は、通常、クロック(図示せず)の1000クロックごとに出力され、設定されたデューティ値は10%であるとする。
そして、第1比較器12は、図5(C)で示すように、第1カウンタ11のカウント値(B)がオフ期間に相当する900になった時点t2で“1”を出力し、さらに、第1カウンタ11のカウント値(B)が1000になった時点t2で“0”を出力する。これにより、第1比較器12の出力(C)は、デューティ値10%に相当する時点t2から時点t3までのパルス信号となる。
また、第2比較器15は、第2カウンタ14のカウント値(D)がオフ期間に相当する900になった時点t0で“1”を出力するとともに、第2カウンタ14のカウント値(D)が1000になった時点t1で“0”を出力する。さらに、第2比較器15は、第2カウンタ14のカウント値(D)がオフ期間に相当する900になった時点t4で“1”を出力するとともに、第2カウンタ14のカウント値(D)が1000になった時点t5で“0”を出力する.これにより、第2比較器15の出力(E)は、デューティ値10%に相当する時点t0から時点t1までのパルス信号と時点t4から時点t5までのパルス信号となる。
このように、通常時は、Vsync(A)は交互に第1カウンタ11と第2カウンタ14に入力され、第1の比較器12および第2の比較器15から交互にデューティ値に相当するパルス信号が出力され、加算器18で加算されたパルス信号列として出力される。
次に、図5(F)で示すように、Vsyncの周期が変動し、図5(A)で示したt3の時点でのVsyncがt6の時点に早まり、また、t5の時点のVsyncがt7の時点に遅れた場合、第1カウンタ11はt1、t7の時点でリセットされ、第2カウンタ14はt6の時点でリセットされる。この場合、第1比較器12の出力(H)は、第1カウンタ11がリセットされた時点t1からのカウント値が900となる時点(t2)で“1”となり、第1カウンタ11のカウント値(G)が1000になった時点(t3)で“0”となる。このため、図5(C)の場合と同じ時点でのパルス信号が得られる。
一方、第2比較器15の出力(J)は、時点t0から時点t1までは、第2比較器15の出力(E)と同じであるが、さらに、第2カウンタ14がリセットされた時点t6からのカウント値が900となる時点t8で“1”となり、第2カウンタ14のカウント値(I)が1000になった時点t9で“0”となる。このように、t6の時点から見た場合は、第2パルス生成回路16の出力は、設定されたデューティ値のパルス信号が出力される。したがって、Vsyncの周期が早まった場合でも、パルス信号が出力されないという事態にはならない。
次に、本発明に係る光源制御装置における一動作モードについて説明する。図6は、図2に示した光源制御装置の一動作モード時における構成を示す図である。この動作モードでは、光源をPWM制御する際のデューティ値が所定値より大きい場合、すなわち、光源のオン期間が所定の期間よりも長い値に設定される場合に、第1、第2の2組のパルス生成回路の一方のパルス生成回路が、カウンタからの出力を光源のオフ期間に相当するカウント値のみと比較することによってパルス信号を出力している。
図6において、例えば一方のパルス生成回路を第1パルス生成回路13とした場合に、第1比較器12が第1のカウンタ11からの出力をオフ期間に相当するカウント値のみと比較することによりパルス信号を出力するモードで動作させている。そして、このモードでは、Vsyncの周期が変動し、Vsyncの周期が短くなった場合でも、他方のパルス生成回路である第2パルス生成回路16に、Vsyncを切換えて入力することは行わない。したがって、このモードでは、一方のパルス生成回路である第1パルス生成回路13のみが動作する。そして、光源のオン期間が所定の期間よりも短く設定された場合には、先述した図3あるいは図5で示した動作に切り換得ている。
図7は、図6の光源制御装置の動作を説明するための図である。ここで、Vsync(A)は、通常、1000クロックごとに出力され、設定されたデューティ値は80%であるとする。この場合、第1のカウンタ11は、Vsync(A)が入力される毎にリセットされ、出力となるカウント値をゼロに戻した後、カウントを繰り返す。第1比較器12には、デューティ値80%が入力され、この場合のオフ期間に相当するカウント値は、200(=1000×(1−0.8))となる。
第1カウンタ11のカウンタ値(B)は、第1カウンタ11にVsync(A)が入力された時点t1、t3でゼロとなる、そして、第1比較器12は、第1カウンタ11のカウント値(B)が200になった時点t2で、出力が“1”となり、第1カウンタ11にVsync(B)が入力されて、第1カウンタ11のカウント値(B)がゼロになった時点t3で出力が“0”となるように構成されている。したがって、第1比較器12からはデューティ値80%に相当するパルス信号が出力されることになる。
そして、図7(D)で示すように、Vsync(D)が遅れてt5の時点で第1カウンタ11に入力された場合、第1比較器12の出力(F)は、第1カウンタ11のカウント値(E)が200になった時点t2で、“1”を出力し、第1カウンタ11がVsync(D)によりリセットされてカウント値がゼロとなった時点t5で、出力が“0”となる。したがって、Vsyncが遅れた場合には、オン期間でのパルス信号は設定されたデューティ値よりも大きなものなる。しかしながら、設定されたデューティ値が所定値よりも大きいため、デューティ値の変動は相対的に小さなものとなり、表示装置への影響は大きくない。
また、図7(G)で示すように、Vsync(G)の周期が短くなり、t7の時点でVsyncが第1カウンタ11に入力された場合、第1比較器12の出力(I)は、第1カウンタ11のカウント値(H)が200になった時点t2で、“1”を出力し、第1カウンタ11がVsync(G)によりリセットされてカウント値がゼロとなった時点t7で、出力が“0”となる。したがって、Vsyncの周期が短くなり早く入力された場合には、オン期間でのパルス信号は設定されたデューティ値よりも小さなものなる。しかしながら、設定されたデューティ値が所定値よりも大きいため、デューティ値の変動は相対的に小さなものとなり、表示装置への影響は大きくない。
10…光源制御装置、11…第1カウンタ、12…第1比較器、13…第1パルス生成回路、14…第2カウンタ、15…第2比較器、16…第2パルス生成回路、17…スイッチ、18…加算器、100…表示装置、101…映像信号処理部、102…液晶制御部、103…液晶パネル、104…バックライト制御部、105…バックライト、106…LED、111…カウンタ、112…比較器。
Claims (5)
- 同期信号に応じて映像を表示する表示部に対して、該表示部を照明する光源をパルス信号でオン/オフすることによって、前記光源の輝度を調整する光源制御装置であって、
2組のパルス生成回路とスイッチング回路とを備え、それぞれのパルス生成回路は、基準クロック信号をカウントし前記同期信号によりリセットされるカウンタと、該カウンタからの出力を前記光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによって前記パルス信号を出力する比較器とからなり、前記スイッチング回路は、前記同期信号をいずれか一方の前記パルス生成回路に入力することを特徴とする光源制御装置。 - 前記スイッチング回路は、前記2組のパルス生成回路への前記同期信号の入力を、該同期信号の周期が短くなった際に、他方のパルス生成回路に切り換えることを特徴とする請求項1に記載の光源制御装置。
- 前記スイッチング回路は、前記2組のパルス生成回路への同期信号の入力を、前記同期信号の入力毎に交互に切り換えることを特徴とする請求項1に記載の光源制御装置。
- 前記2組のパルス生成回路の一方のパルス生成回路は、前記光源のオン期間が所定の期間よりも長く設定された場合に、前記カウンタからの出力を前記光源のオフ期間に基づいて設定されたカウント値のみと比較することによって前記パルス信号を出力するモードを有することを特徴とする請求項1に記載の光源制御装置。
- 請求項1から4のいずれか1に記載の光源制御装置を備えたことを特徴とするバックライト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012161271A JP2014021356A (ja) | 2012-07-20 | 2012-07-20 | 光源制御装置およびバックライト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012161271A JP2014021356A (ja) | 2012-07-20 | 2012-07-20 | 光源制御装置およびバックライト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014021356A true JP2014021356A (ja) | 2014-02-03 |
Family
ID=50196264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012161271A Pending JP2014021356A (ja) | 2012-07-20 | 2012-07-20 | 光源制御装置およびバックライト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014021356A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5732157B1 (ja) * | 2014-03-07 | 2015-06-10 | 株式会社環境フォトニクス | 光照射装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004061779A (ja) * | 2002-07-26 | 2004-02-26 | Yoshio Monjo | プロジェクタ |
-
2012
- 2012-07-20 JP JP2012161271A patent/JP2014021356A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004061779A (ja) * | 2002-07-26 | 2004-02-26 | Yoshio Monjo | プロジェクタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5732157B1 (ja) * | 2014-03-07 | 2015-06-10 | 株式会社環境フォトニクス | 光照射装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4912597B2 (ja) | 液晶表示装置 | |
US10621934B2 (en) | Display and display method | |
US7667415B2 (en) | Backlight control device and display apparatus | |
WO2010044301A1 (ja) | 点灯制御方法、クロック生成方法、クロック生成回路、光源制御回路および表示装置 | |
US11043171B2 (en) | Anti-flicker and motion-blur improvement method and display device thereof | |
US7911462B2 (en) | Soft-start high driving method and source driver device | |
JPH07325286A (ja) | バックライト制御機能付き液晶表示装置 | |
US20140191936A1 (en) | Driving Module and Driving Method | |
US9704443B2 (en) | Liquid crystal display apparatus and display method | |
JP5058924B2 (ja) | バックライトユニット、液晶表示装置およびインバータの調光周波数制御方法 | |
US20140362292A1 (en) | Display device and driving method thereof | |
US10102817B2 (en) | Display device and driving method thereof | |
JP6128741B2 (ja) | バックライト装置、バックライト装置の制御方法、及び、表示装置 | |
US11651746B2 (en) | Backlight driving device and operating method thereof | |
CN112735313B (zh) | 显示面板及电子设备 | |
JP2011059312A (ja) | 画像表示装置およびその制御方法 | |
JPWO2010073447A1 (ja) | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット | |
JP2008096521A (ja) | 映像表示装置 | |
JP2014021356A (ja) | 光源制御装置およびバックライト装置 | |
JP2011197168A (ja) | 表示装置及び表示方法 | |
KR102568911B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP4910356B2 (ja) | 液晶表示装置 | |
US20130162697A1 (en) | Liquid crystal display device | |
WO2010146987A1 (ja) | 画像表示装置、画像表示方法、及びプログラム | |
JP2011033994A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161108 |