JP6128741B2 - バックライト装置、バックライト装置の制御方法、及び、表示装置 - Google Patents

Description

本発明は、バックライト装置、バックライト装置の制御方法、及び、表示装置に関する。

近年では、画像表示装置として、液晶パネルを用いた液晶表示装置が主流になってきている。液晶パネルは自発光デバイスではないため、液晶表示装置では、ＬＥＤ等の光源を用いたバックライトが必要になる。また、液晶表示装置において、画像の輝度を変更する方法には、次の２つの方法がある。１つは、液晶パネルの制御（液晶パネルが有する液晶素子の透過率（バックライトからの光が液晶素子を透過する割合）の制御）により画像の輝度を変更する方法である。もう１つは、バックライトの発光輝度を変更することにより画像の輝度を変更する方法である。画面内のコントラスト比を高めるためには、画面上の輝度が所望の輝度となるように、バックライトの発光輝度を変更する方法を用いるのがよい。

バックライトの発光輝度の変更方法（変更方式）として、ＰＷＭ（パルス幅変調）方式が多く用いられている。この方式は、バックライトを一定周期で点灯させ、点灯期間の長さと消灯期間の長さの比（以下ＤＵＴＹ比）を変更することでバックライトの発光輝度を変更するものである。点灯期間の間隔（即ち消灯期間）が長いとバックライトの点滅が人の目に視認されるため、視聴者がちらつき（フリッカ）を感じることがある。そのため、ＰＷＭ方式を用いたバックライトの制御では、２００Ｈｚ以上の高い周波数でバックライトを点灯させるのが一般的である。

ところで、液晶表示装置では、液晶素子の透過率を制御してバックライトからの光（バックライト光）を遮光することで黒を表現することができる。しかし、液晶素子によるバックライト光の遮光は完全ではなく、黒を表現しようとしても、バックライト光がわずかに漏れてしまい（バックライト光がわずかに液晶素子を透過してしまい）、完全な黒を表現することができず、いわゆる「黒浮き」が生じてしまう。そのため、バックライトの発光輝度が画面全体で均一になるようにバックライトを制御すると、黒浮きにより画面内のコントラスト比は制限されてしまう。それを解消するために、ローカルディミングと呼ばれる技術が提案されている。これは、画像の明暗に合わせて、画面内の領域ごとにバックライトの発光輝度を変更する制御を行うことで、黒浮きを防止して、画面内のコントラスト比を高めることを可能にする技術であり、特許文献１等に開示されている。

また、液晶パネルは、ブラウン管ディスプレイやプラズマディスプレイ等の自発光デバイスに比べると応答性で劣るため、動画を表示する際に動画ボケが目立つなどの欠点があった。そのため今日ではこの欠点を解消するための様々な技術が提案されており、その中の一つにバックライトスキャンと呼ばれる技術がある。バックライトスキャンは、液晶パネルの走査（スキャン）、即ち液晶素子の駆動に合わせてバックライトの点灯及び消灯を制御することで、液晶素子の透過率の切り替わりの瞬間を見えなくし、動画ボケの低減を図る技術である。バックライトスキャンについては特許文献２等に開示されている。

ローカルディミングやバックライトスキャンを行う際には、バックライトの点灯開始のタイミングやバックライトの発光輝度の変更のタイミングを画像信号と合わせる（同期させる）必要がある。一般的には、画像信号の垂直同期信号（以下ＶＳＹＮＣ）に同期して、バックライトが制御される。

次に、一般的なＬＥＤドライバを用いた場合の、バックライトのＰＷＭ制御について説明する。ＬＥＤドライバは、バックライトの点灯、消灯、発光輝度などを制御する制御回路である。ＬＥＤドライバには、点灯期間の基準となるクロック信号（以下ＰＷＭ−ＣＬＫ）が入力される。ＬＥＤドライバは、このＰＷＭ−ＣＬＫをカウントすることで、バックライトをＰＷＭ制御する。例えば、ＬＥＤドライバに対して「点灯開始：２、点灯期間：５」という設定値が設定されたとすると、ＬＥＤドライバは、図８に示すように、ＰＷＭカウント値（ＰＷＭ−ＣＬＫのカウント値）が２になった時点でバックライトを点灯させる。そして、ＬＥＤドライバは、バックライトを点灯してからＰＷＭ−ＣＬＫ５カウント分の時間後に（ＰＷＭカウント値が７になった時点で）バックライトを消灯させる。また、点灯期間の周期の基準の信号（以下ＰＷＭ−ＳＹＮＣ）が入力されると、ＰＷＭカウント値は、次のＰＷＭ−ＣＬＫのタイミングで０になるようにリセットされる。ＬＥＤドライバに対して一定周波数のＰＷＭ−ＣＬＫと、一定周波数のＰＷＭ−ＳＹＮＣを入力し続けることで、一定周期の点灯期間を設定することが可能になる。

ＬＥＤドライバには様々な仕様のものがあり、ＰＷＭカウント値が０のときにバックライトの点灯が開始されるものや、ＰＷＭカウント値に従って消灯期間を設定するものなどがある。上記消灯期間を設定するＬＥＤドライバは、例えば、「消灯開始：２、消灯期間：５」という設定値が設定された場合に、ＰＷＭカウント値が２になった時点でバックライトを消灯させ、ＰＷＭカウント値が７になった時点でバックライトを点灯させる。他にはカウンタのリセットをまたいで点灯期間ないし消灯期間を設定出来るものもある。例えば「点灯開始：８、点灯期間：５」と設定したときにはカウンタの最大値が９ならばカウンタが８の時点で点灯を開始してカウンタ０へのリセットを経てカウンタが３になった時点で消灯する。また、ＰＷＭカウント値の最大値もＬＥＤドライバによって様々であり、一般的には、ＤＵＴＹ比を細かく調整するために、ＰＷＭカウント値の最大値がかなり大きいものが多い。本明細書においては、説明を簡略化するためにあえてＰＷＭカウント値の最大値が小さい場合の例について説明を行う。ＬＥＤドライバには、ＰＷＭカウント値が最大値を超えた場合に、ＰＷＭカウント値が自動的にリセットされるものや、ＰＷＭカウント値が最大値を超えた場合に、ＰＷＭ−ＳＹＮＣが入力されるまでバックライトの制御を中止するものもある。

次に、画像信号と、バックライトのＰＷＭ制御（ＰＷＭカウント値に応じたバックライトの点灯及び消灯の制御）との同期方法について説明する。図９に示すように、ＰＷＭ−ＳＹＮＣをＶＳＹＮＣと同期させれば、画像信号と、バックライトの点灯との同期を取ることが可能になる。図９には、ＶＳＹＮＣに同期して４回のＰＷＭ制御が行われる場合の例を示している。具体的には、図９には、ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数がＶＳＹＮＣの周波数の４倍の２４０Ｈｚである場合の例を示している。なお、１つのＶＳＹＮＣに対するＰＷＭ制御の回数は４回に限らない。ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数が３００Ｈｚである場合には、１つのＶＳＹＮＣに対してＰＷＭ制御が５回行われる。ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数が３６０Ｈｚである場合には、１つのＶＳＹＮＣに対してＰＷＭ制御が６回行われる。また、図９ではＶＳＹＮＣとＰＷＭ−ＳＹＮＣのタイミングを完全に一致させているが、最適な画質を得るためには図１０に示すように、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣのうちの一方を他方に対して遅らせた方が良い場合もある。図１０は、ＰＷＭ−ＳＹＮＣがＶＳＹＮＣよりも時間ＤＥＬＡＹだけ遅れている場合の例である。この場合においては、時間ＤＥＬＡＹを一定に保つことが、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣの同期を取ることになる。本明細書では、説明を簡略化するために、時間ＤＥＬＡＹがゼロの場合の例について説明を行う。
また、バックライトの領域毎に、点灯期間の開始タイミング（点灯開始のタイミング）を変えることにより、バックライトスキャンなどを行う際に、液晶パネルのスキャンに合わせたバックライトの点灯を行うことが可能になる。

特開２００１−１４２４０９号公報 特開平１１−２０２２８６号公報

しかしながら、画像信号のクロックと画像表示装置側のクロックの周波数のわずかな違い等により、ＶＳＹＮＣの周期（以下ＶＳＹＮＣ周期）が変化することがある。そのため、ＶＳＹＮＣ周期は必ずしも常に一定ではない。

例えば、図１１に示すように、ＶＳＹＮＣ周期が短くなり、ＶＳＹＮＣの周波数（以下ＶＳＹＮＣ周波数）が６０Ｈｚから６１．５Ｈｚに変化することがある。このとき、ＰＷＭ周期（ＰＷＭカウント値が０になったタイミングから次に０になるまでの期間）１〜３では、通常通りにＰＷＭ−ＳＹＮＣの周波数を２４０ＨｚとしてＰＷＭ制御を行うことができる。しかしながら、ＰＷＭ周期４の終了タイミングとＶＳＹＮＣとの同期を取ると、ＰＷＭ周期４はＰＷＭ周期１〜３よりも短くなり、ＰＷＭ周期４ではＰＷＭ−ＳＹＮＣ周波数が２６６Ｈｚに変化してしまう。ＰＷＭ周期４では、ＰＷＭ周期１〜３と同様に、バックライトは、ＰＷＭカウント値が２のタイミングから点灯され、ＰＷＭカウント値が７のタイミングで消灯される。そのため、ＰＷＭ周期４での点灯期間の長さは、ＰＷＭ−ＣＬＫ５カウント分であり、ＰＷＭ周期１〜３での点灯期間の長さと同じとなる。しかしながら、本来ならＰＷＭカウント値が９の時点で入力されるＰＷＭ−ＳＹＮＣが、ＰＷＭ周期４においてはＰＷＭカウント値が８の時点で入力される。そのため、ＰＷＭ周期４では、本来より１カウント分早くＰＷＭカウント値がリセットされ、結果的に消灯期間の長さがＰＷＭ周期１〜３での消灯期間の長さよりもＰＷＭカウント値１カウント分短くなってしまう。点灯期間の長さが変わらずに消灯期間の長さだけが短くなると、ＤＵＴＹ比が高くなるため、ＰＷＭ周期４ではＰＷＭ周期１〜３よりもバックライトの発光輝度が上昇し、ひいては画面上の輝度が上昇してしまう。

また、図１２に示すように、ＶＳＹＮＣ周期が長くなり、ＶＳＹＮＣ周波数が６０Ｈｚから５８．５Ｈｚに変化することがある。このとき、図１１の場合と同様にＰＷＭ周期１〜３では、通常通りにＰＷＭ−ＳＹＮＣの周波数を２４０ＨｚとしてＰＷＭ制御を行うことができる。しかしながら、ＰＷＭ周期４の終了タイミングとＶＳＹＮＣとの同期を取ると、ＰＷＭ周期４はＰＷＭ周期１〜３よりも長くなり、ＰＷＭ周期４ではＰＷＭ−ＳＹＮＣ周波数が２１８Ｈｚに変化してしまう。ＰＷＭ周期４では、ＰＷＭ周期１〜３と同様に、バックライトは、ＰＷＭカウント値が２のタイミングから点灯され、ＰＷＭカウント値が７のタイミングで消灯される。そのため、ＰＷＭ周期４での点灯期間の長さは、ＰＷＭ−ＣＬＫ５カウント分であり、ＰＷＭ周期１〜３での点灯期間の長さと同じとなる。しかしながら、本来ならＰＷＭカウント値が９の時点で入力されるＰＷＭ−ＳＹＮＣが、ＰＷＭ周期４においてはＰＷＭカウント値が１０の時点で入力される。そのため、ＰＷＭ周期４では、本来より１カウント分遅くＰＷＭカウント値がリセットされ、結果的に消灯期間の長さがＰＷＭ周期１〜３での消灯期間の長さよりもＰＷＭカウント値１カウント分長くなってしまう。点灯期間の長さが変わらずに消灯期間の長さだけが長くなると、ＤＵＴＹ比が低くなるため、ＰＷＭ周期４ではＰＷＭ周期１〜３よりもバックライトの発光輝度が低下し、ひいては画面上の輝度が低下してしまう。ＬＥＤドライバの仕様によってはＰＷＭカウント値が９を超えた時点で必ず０になるようにリセットされるものもあるが、その場合においてもＰＷＭ−ＳＹＮＣの入力時に再びＰＷＭカウント値がリセットされるため、同じように消灯期間の長さが長くなってしまう。

このように、従来の方法では、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣの同期を取りながらバックライトをＰＷＭ制御しているときに、ＶＳＹＮＣの周波数が変化すると、ＤＵＴＹ比の変化によりバックライトの発光輝度が変化し、ひいては画面上の輝度が変化してしまう。このような画面上の輝度の変化は、フリッカとして視聴者に視認されてしまう。

そこで本発明は、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することのできる技術を提供することを目的とする。

本発明のバックライト装置は、
画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトと、
周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成手段と、
前記生成手段から出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御手段と、
を有し、
前記生成手段は、
第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号を生成し、生成した前記所定数のクロック信号を所定の周波数で周期的に出力し、
前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも短い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて、前記所定の周波数よりも大きい周波数で、前記第２の表示同期信号に対応する前記所定数のクロック信号を出力する
ことを特徴とする。
また、本発明のバックライト装置は、
画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトと、
周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成手段と、
前記生成手段から出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御手段と、
を有し、
前記生成手段は、
第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号を生成し、生成した前記所定数のクロック信号を所定の周波数で周期的に出力し、
前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも長い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて前記第２の表示同期信号に対応する前記所定数のクロック信号を前記所定の周波数で出力し、前記第２の表示同期信号に対応する前記所定数のクロック信号の出力が終了したことに応じて、前記第２の表示同期信号の後に入力される第３の表示同期信号に対応する前記所定数のクロック信号を、前記所定の周波数よりも小さい周波数で、出力する
ことを特徴とする。

本発明のバックライト装置の制御方法は、
画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトを有するバックライト装置の制御方法であって、
周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成ステップと、
前記生成ステップから出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御ステップと、
を有し、
前記生成ステップでは、
第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号が生成され、生成された前記所定数のクロック信号が所定の周波数で周期的に出力され、
前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも短い場合に、前記第１の表示同期信号に応じて
生成された前記所定数のクロック信号の出力が終了したことに応じて、前記所定の周波数よりも大きい周波数で、前記第２の表示同期信号に対応する前記所定数のクロック信号が出力される
ことを特徴とする。
また、本発明のバックライト装置の制御方法は、
画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトを有するバックライト装置の制御方法であって、
周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成ステップと、
前記生成ステップから出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御ステップと、
を有し、
前記生成ステップでは、
第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号が生成され、生成された前記所定数のクロック信号を所定の周波数で周期的に出力され、
前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも長い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて前記第２の表示同期信号に対応する前記所定数のクロック信号が前記所定の周波数で出力され、前記第２の表示同期信号に対応する前記所定数のクロック信号の出力が終了したことに応じて、前記第２の表示同期信号の後に入力される第３の表示同期信号に対応する前記所定数のクロック信号が、前記所定の周波数よりも小さい周波数で、出力される
ことを特徴とする。

本発明の表示装置は、上記バックライト装置と、前記画像信号に基づいて、前記バックライト装置から照射された光を透過して、画像を画面に表示する前記表示手段を有することを特徴とする。

本発明によれば、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することができる。

実施例１に係る液晶表示装置の構成の一例を示す図 実施例１に係るバックライト装置の動作の一例を示す図 実施例１に係るバックライト装置の動作の一例を示す図 実施例１に係るバックライト装置の動作の一例を示す図 実施例１に係るバックライト制御部の処理の流れの一例を示すフロー図 実施例１に係るバックライト装置の動作の一例を示す図 実施例２に係るバックライト装置の動作の一例を示す図 従来技術におけるバックライトのＰＷＭ制御を説明する図 従来技術における画像信号とＰＷＭ制御の同期方法を説明する図 従来技術における画像信号とＰＷＭ制御の同期方法を説明する図 従来技術における課題を説明する図 従来技術における課題を説明する図

＜実施例１＞
以下、本発明の実施例１について説明する。
図１は、本実施例に係る液晶表示装置の大まかな構成の一例を示すブロック図である。
液晶表示装置１００は、入力部１０１、画像解析部１０２、ＬＣＤ制御部１０３、ＬＣＤパネル１０４、垂直同期信号生成部１０５、バックライト装置１１０、画像表示部１０９などを有する。バックライト装置１１０は、バックライト制御部１０６、ＬＥＤドライバ１０７、バックライト１０８などを有する。

入力部１０１は、外部から液晶表示装置１００内に画像信号（入力画像信号）を入力する。

画像解析部１０２は、入力画像信号から表示画像信号を生成し、表示画像信号をＬＣＤ制御部１０３に出力する。例えば、画像解析部１０２は、ぼかし処理やエッジ強調処理などの画像処理や、ＩＰ変換処理やフレームレート変換処理などのフォーマット変換処理を入力画像信号に施して表示画像信号を生成する。なお、画像解析部１０２は、入力画像信号をそのまま表示画像信号として出力してもよい。
また、画像解析部１０２は、表示画像信号に基づいてバックライトの発光輝度を決定し、決定した発光輝度を表す制御信号をバックライト制御部１０６に出力する。

ＬＣＤ制御部１０３は、表示画像信号に基づいて、複数の液晶素子を有する液晶パネルであるＬＣＤパネル１０４を制御する。具体的には、ＬＣＤ制御部１０３は、表示画像信号に基づいて、複数の液晶素子の透過率（バックライト１０８からの光が透過する割合）を制御する。それにより、各液晶素子は、表示画像信号に基づく画像が表示可能な状態に配向する。

垂直同期信号生成部１０５は、入力画像信号と共に入力された垂直同期信号（入力ＶＳＹＮＣ）から、表示画像信号のフレームレートに合わせた表示ＶＳＹＮＣ（表示画像信号の垂直同期信号）を生成し、バックライト制御部１０６に出力する。

バックライト制御部１０６は、バックライト１０８のＰＷＭ制御において必要となるクロック信号（ＰＷＭ−ＣＬＫ）とＰＷＭ基準信号（ＰＷＭ−ＳＹＮＣ）を、それぞれ、設定された周波数で生成し、ＬＥＤドライバ１０７に出力する。
また、バックライト制御部１０６は、バックライト１０８の発光輝度が画像解析部１０２で決定された発光輝度となるように、ＬＥＤドライバ１０７に対して、必要な駆動電流値やＤＵＴＹ比等を設定する。

ＬＥＤドライバ１０７は、バックライト制御部１０６から入力されたＰＷＭ−ＣＬＫの数をカウントする。そして、ＬＥＤドライバ１０７は、ＰＷＭ−ＣＬＫのカウント値（入力カウント値）に基づいて、バックライト１０８の点灯及び消灯を制御する。具体的には、ＬＥＤドライバ１０７は、設定されたＤＵＴＹ比に応じて、バックライト１０８を点灯させる数値範囲（入力カウント値の範囲）や、バックライト１０８を消灯させる数値範囲
（入力カウント値の範囲）を決定する。そして、ＬＥＤドライバ１０７は、入力カウント値がバックライト１０８を点灯させる数値範囲内の値であるときに、設定された駆動電流をバックライト１０８に出力する。本実施例では、ＬＥＤドライバ１０７は、バックライト１０８が有する複数のＬＥＤに接続された複数のチャンネルを有しており、ＰＷＭ−ＣＬＫの入力カウント値に基づいて、複数のＬＥＤの点灯及び消灯を制御する。また、ＬＥＤドライバ１０７は、ＰＷＭ−ＳＹＮＣの入力に応じて、入力カウント値を、次のＰＷＭ−ＣＬＫのタイミングで０になるようにリセットする。

バックライト１０８は、光源として複数のＬＥＤを有する。複数のＬＥＤから発せられた光がＬＣＤパネル１０４を透過することにより、画面（画像表示部１０９）に表示画像信号に基づく画像が表示される。なお、バックライト１０８の光源はＬＥＤに限らない。例えば、バックライト１０８の光源は冷陰極管などであってもよい。

本実施例では、バックライト制御部１０６は、表示ＶＳＹＮＣの周期が所定周期から変動する場合に、変動した周期に合わせてＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、１つの表示ＶＳＹＮＣに対して、所定数のＰＷＭ−ＣＬＫを生成する。そして、表示ＶＳＹＮＣを基準とするタイミング（基準タイミング）と、該表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとの間のずれが小さくなるように、ＰＷＭ−ＣＬＫの周波数を変更する。本実施例では、所定数のＰＷＭ−ＣＬＫ単位（所定数のクロック信号単位）でＰＷＭ−ＣＬＫの周波数が変更される。
そのような構成にすることにより、表示ＶＳＹＮＣとバックライト１０８の制御との同期を保ちながら、表示ＶＳＹＮＣの周期の変動によるバックライト１０８の発光輝度の変動を抑制することができる。

以下、具体例を挙げて本実施例に係るバックライト装置１１０の動作について詳しく説明する。
以下では、１つの表示ＶＳＹＮＣに対して４つのＰＷＭ−ＳＹＮＣが生成され、１つのＰＷＭ−ＳＹＮＣに対して１０のＰＷＭ−ＣＬＫが生成される、即ち上記所定数が４０であるものとする。また、入力カウント値の取りうる範囲が０〜９であり、入力カウント値が２になったタイミングから、入力カウント値が７になるタイミングまでの期間にバックライト１０８が点灯されるものとする。また、上記所定周期は１／６０ｓｅｃであるものとする。また、上記基準タイミングは、表示ＶＳＹＮＣのタイミングそのものであるものとする。
但し、これらの条件はあくまで一例であり、本発明を限定する趣旨のものではない。上記所定数は、２０，３０，５０，６０など、４０より多くても少なくてもよい。入力カウント値の取りうる範囲は、１〜１０、３〜１２などであってもよい。バックライト１０８の点灯期間は、入力カウント値が１〜８の期間、３〜５の期間、０〜７の期間など、入力カウント値が２〜７の期間より長い期間であっても短い期間であってもよい。また７〜２、８〜３などカウンタのリセットをまたいで点灯する設定であっても良い。上記所定周期は、１／３０ｓｅｃ，１／１２０ｓｅｃなど、１／６０ｓｅｃより長くても短くてもよい。上記基準タイミングは、表示ＶＳＹＮＣのタイミングより一定時間早いタイミングや一定時間遅いタイミングであってもよい。バックライト１０８が、画面を分割して得られる分割領域毎に発光輝度を制御可能な構成の場合には、分割領域毎に、基準タイミングが異なっていてもよい。具体的には、液晶パネルの走査（スキャン）に合わせてバックライト１０８を点灯及び消灯を制御するバックライトスキャンを行う構成の場合には、分割領域毎に、基準タイミングが異なっていてもよい。例えば、上側の分割領域から順にバックライト１０８が点灯されるように、ブロック毎に基準タイミングが設定されていてもよい。また基準タイミングは全ての領域で同じにした上で、点灯開始のカウント値をブロックごとに変更することで分割領域ごとの点灯タイミングを変えてもよい。

図２は、表示ＶＳＹＮＣの周波数が６０Ｈｚから６１．５Ｈｚに変化した場合の、バックライト装置１１０の動作の一例を示す図である。
表示ＶＳＹＮＣ１に対しては、６０Ｈｚの表示ＶＳＹＮＣと同期が取れるように設定された２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。そして、ＰＷＭ−ＳＹＮＣと同期が取れるように設定された２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。

図２の例では、表示ＶＳＹＮＣ２が、表示ＶＳＹＮＣ１から１／６１．５ｓｅｃ後に入力されている。このような場合、本実施例では、表示ＶＳＹＮＣ２との同期を取らずに、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫが生成される。具体的には、図２に示すように、表示ＶＳＹＮＣ１に対する４０のＰＷＭ−ＣＬＫ（ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫ）が生成されるまで、表示ＶＳＹＮＣ２に対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成は開始されない。それにより、ＰＷＭ周期（ＰＷＭ−ＳＹＮＣの周期；入力カウント値が０となってから０となるまでの時間）１〜４は均一（１／２４０ｓｅｃ）となり、ＰＷＭ周期１〜４それぞれのＤＵＴＹ比（点灯期間の長さと消灯期間の長さの比）も均一となる。その結果、ＰＷＭ周期１〜４それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。

本実施例では、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かを判定する。
図２の例では、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣ５（表示ＶＳＹＮＣ２に対する最初のＰＷＭ−ＳＹＮＣ）を生成したときに、表示ＶＳＹＮＣ２のタイミングとＰＷＭ−ＳＹＮＣ５のタイミングのずれ量を計測する。そして、バックライト制御部１０６は、計測したずれ量が０でない場合に、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（表示ＶＳＹＮＣ周期１）が所定周期（１／６０ｓｅｃ）でないと判定する。
なお、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かの判定方法はこれに限らない。例えば、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの時間を計測し、その計測値から、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かが判定されてもよい。

そして、本実施例では、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期と異なる場合に、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期に戻ると仮定する。そして、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期に合わせて、今回の表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの周波数を変更する。
図２の例では、バックライト制御部１０６は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期（ＶＳＹＮＣ周期２）が所定周期（１／６０ｓｅｃ）に戻ると仮定する。換言すれば、バックライト制御部１０６は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣの周波数が６０Ｈｚに戻ると仮定する。そして、バックライト制御部１０６は、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（１／６１．５ｓｅｃ）に合わせて、表示ＶＳＹＮＣ２に対する所定数（４０）のＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量から、表示ＶＳＹＮＣ周期１（＝ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮＣ３までの期間の長さ）、即ち表示ＶＳＹＮＣ２の周波数を算出する。そして、バックライト制御部１０６は、その算出結果から、ＰＷＭ−ＳＹＮＣ５〜８の周波数を算出する。表示ＶＳＹＮＣ周期１＝１／６１．５ｓｅｃ（表示ＶＳＹＮＣ２の周波数＝６１．５Ｈｚ）であるため、ＰＷＭ−ＳＹＮＣ５〜８の周波数は、６１．５Ｈｚ×４＝２４６Ｈｚと算出される。そして、バックライト制御部１０６は、算出したＰＷＭ−ＳＹＮＣ５〜８の周波数から、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数を算出する。ＰＷＭ−ＳＹＮ
Ｃ５〜８の周波数＝２４６Ｈｚであるため、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数は、２４６Ｈｚ×１０＝２４６０Ｈｚと算出される。
それにより、ＰＷＭ周期５〜８は均一（１／２４６ｓｅｃ）となり、ＰＷＭ周期５〜８それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期５〜８それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。更に、ＰＷＭ−ＳＹＮＣ９（表示ＶＳＹＮＣ３（次回の表示ＶＳＹＮＣ）に対応する最初のＰＷＭ−ＳＹＮＣ）と、表示ＶＳＹＮＣ３との同期が取れることが期待できる。即ち、表示ＶＳＹＮＣ３と、ＶＳＹＮＣ３に対応する４つのＰＷＭ−ＳＹＮＣ及び４０のＰＷＭ−ＣＬＫとの同期が取れることが期待できる。またここでは表示ＶＳＹＮＣ周期２において元の周期である６０Ｈｚに戻ると仮定して制御しているが、実際にＶＳＹＮＣ周期２においても元の周期に戻らない場合はＶＳＹＮＣ３とＰＷＭ−ＳＹＮＣ９とのずれ量を基に次の表示ＶＳＹＮＣ周期３(非図
示)においてＰＷＭ−ＣＬＫを変更する制御を行えばよい。

図３は、表示ＶＳＹＮＣの周波数が６０Ｈｚから５８．５Ｈｚに変化した場合の、バックライト装置１１０の動作の一例を示す図である。
表示ＶＳＹＮＣ１に対しては、６０Ｈｚの表示ＶＳＹＮＣと同期が取れるように設定された２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。そして、ＰＷＭ−ＳＹＮＣと同期が取れるように設定された２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。

図３の例では、表示ＶＳＹＮＣ２が、表示ＶＳＹＮＣ１から１／５８．５ｓｅｃ後に入力される。即ち、ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫが生成された時点で、表示ＶＳＹＮＣ２は入力されていない。このような場合、本実施例では、表示ＶＳＹＮＣ２との同期を取らずに、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫが生成される。具体的には、図３に示すように、ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫが生成された時点で、表示ＶＳＹＮＣ２に対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成が開始される。それにより、ＰＷＭ周期１〜４は均一（１／２４０ｓｅｃ）となり、ＰＷＭ周期１〜４それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期１〜４それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。

バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣ５のタイミングで、表示ＶＳＹＮＣ２のタイミングとＰＷＭ−ＳＹＮＣ５（表示ＶＳＹＮＣ２に対する最初のＰＷＭ−ＳＹＮＣ）のタイミングのずれ量を計測する。バックライト制御部１０６は、計測したずれ量が０でない場合に、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（表示ＶＳＹＮＣ周期１）が所定周期（１／６０ｓｅｃ）でないと判定する。

そして、バックライト制御部１０６は、バックライト制御部１０６は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期（ＶＳＹＮＣ周期２）が所定周期（１／６０ｓｅｃ）に戻ると仮定する。換言すれば、バックライト制御部１０６は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣの周波数が６０Ｈｚに戻ると仮定する。そして、バックライト制御部１０６は、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（１／５８．５ｓｅｃ）に合わせて、表示ＶＳＹＮＣ２に対する所定数（４０）のＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量から、表示ＶＳＹＮＣ周期１（＝ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮＣ３までの期間の長さ）、即ち表示ＶＳＹＮＣ２の周波数を算出する。そして、バックライト制御部１０６は、その算出結果から、ＰＷＭ−ＳＹＮＣ５〜８の周波数を算出する。表示ＶＳＹＮＣ周期１＝１／５８．５ｓｅｃ（表示ＶＳＹＮＣ２の周波数＝５８．５Ｈｚ）であるため、ＰＷＭ−ＳＹＮＣ５〜８の周波数は、５８．５Ｈｚ×４＝２３４Ｈｚと算出される。そして、バックライト制御部１０６は、算出したＰＷＭ−ＳＹＮＣ５〜８の周波数から、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数を算出する。ＰＷＭ−ＳＹＮ
Ｃ５〜８の周波数＝２３４Ｈｚであるため、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数は、２３４Ｈｚ×１０＝２３４０Ｈｚと算出される。
それにより、ＰＷＭ周期５〜８は均一（１／２３４ｓｅｃ）となり、ＰＷＭ周期５〜８それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期５〜８それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。更に、ＰＷＭ−ＳＹＮＣ９（表示ＶＳＹＮＣ３（次回の表示ＶＳＹＮＣ）に対応する最初のＰＷＭ−ＳＹＮＣ）と、表示ＶＳＹＮＣ３との同期が取れることが期待できる。即ち、表示ＶＳＹＮＣ３と、ＶＳＹＮＣ３に対応する４つのＰＷＭ−ＳＹＮＣ及び４０のＰＷＭ−ＣＬＫとの同期が取れることが期待できる。なお、ここでも仮定に反して表示ＶＳＹＮＣ周期２において元の周期に戻らない場合であっても、表示ＶＳＹＮＣ３とＰＷＭ−ＳＹＮＣ９のずれ量を基に次の表示ＶＳＹＮＣ周期３(非図示)においてＰＷＭ−ＣＬＫの周波数を変える処理を行えばよい。

なお、ここではＰＷＭ−ＳＹＮＣ５の生成時に表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量がわかっているという前提での動作を説明した。表示ＶＳＹＮＣ２が入力されるまでずれ量が計測できない場合には、表示ＶＳＹＮＣ２以降の表示ＶＳＹＮＣに対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を開始するときに、上記ずれ量に基づいてＰＷＭ−ＣＬＫとＰＷＭ−ＳＹＮＣの周波数を変更すればよい。

本実施例に係るバックライト制御部１０６の処理の流れについて、図５のフローチャートを用いて説明する。図５は、バックライト制御部１０６の処理の流れの一例を示すフローチャートである。
まず、バックライト制御部１０６は、ＰＷＭ−ＣＬＫを生成し、ＬＥＤドライバ１０７に出力するたびに、ＰＷＭ−ＣＬＫの出力回数を表すカウント値（ＣＬＫ出力カウント値）を１インクリメントする（Ｓ５０１）。
次に、バックライト制御部１０６は、ＣＬＫ出力カウント値が１０カウント分の値か否かを判定する（Ｓ５０２）。例えば、最初にＰＷＭ−ＣＬＫを出力したときにＣＬＫ出力カウント値を０とする構成の場合には、ＣＬＫ出力カウント値が９か否かが判定される。

ＣＬＫ出力カウント値が１０カウント分の値より小さい値である場合には（Ｓ５０２：ＮＯ）、Ｓ５０１へ処理が戻される。
ＣＬＫ出力カウント値が１０カウント分の値である場合には（Ｓ５０２：ＹＥＳ）、バックライト制御部１０６は、ＣＬＫ出力カウント値をリセットする（Ｓ５０３）。例えば、最初にＰＷＭ−ＣＬＫを出力したときにＣＬＫ出力カウント値を０とする構成の場合には、ＣＬＫ出力カウント値が、次のＰＷＭ−ＣＬＫを出力するときに０となるようにリセットされる。

Ｓ５０３の次に、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣを生成し、ＬＥＤドライバ１０７に出力する（Ｓ５０４）。
そして、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣの出力回数を表すカウント値（ＳＹＮＣ出力カウント値）を１インクリメントする（Ｓ５０５）。
次に、バックライト制御部１０６は、ＳＹＮＣ出力カウント値が４カウント分の値か否かを判定する（Ｓ５０６）。例えば、最初にＰＷＭ−ＳＹＮＣを出力したときにＳＹＮＣ出力カウント値を０とする構成の場合には、ＳＹＮＣ出力カウントが３か否かが判定される。

ＳＹＮＣ出力カウント値が４カウント分の値より小さい値である場合には（Ｓ５０６：ＮＯ）、Ｓ５０１へ処理が戻される。
ＳＹＮＣ出力カウント値が４カウント分の値である場合には（Ｓ５０６：ＹＥＳ）、バックライト制御部１０６は、ＳＹＮＣ出力カウント値をリセットする（Ｓ５０７）。例えば、最初にＰＷＭ−ＳＹＮＣを出力したときにＳＹＮＣ出力カウント値を０とする構成の
場合には、ＳＹＮＣ出力カウント値が、次のＰＷＭ−ＳＹＮＣを出力するときに０となるようにリセットされる。

Ｓ５０７の次に、バックライト制御部１０６は、表示ＶＳＹＮＣとＰＷＭ−ＳＹＮＣのずれ量を計測する（Ｓ５０８）。
そして、バックライト制御部１０６は、Ｓ５０８で計測されたずれ量が０か否かを判定する（Ｓ５０９）。
ずれ量が０でない場合には（Ｓ５０９：ＹＥＳ）、バックライト制御部１０６は、当該ずれ量に基づいてＰＷＭ−ＣＬＫ及びＰＷＭ−ＳＹＮＣの周波数を変更する（Ｓ５１０）。その後、Ｓ５０１へ処理が戻される。
ずれ量が０である場合には（Ｓ５０９：ＮＯ）、バックライト制御部１０６は、ＰＷＭ−ＣＬＫ及びＰＷＭ−ＳＹＮＣの周波数として、デフォルト値を設定する（Ｓ５１１）。その後、Ｓ５０１へ処理が戻される。デフォルト値は、所定周期の表示ＶＳＹＮＣと同期を取るための値である。例えば、表示ＶＳＹＮＣの所定周期が１／６０ｓｅｃ（所定周波数が６０Ｈｚ）である場合には、ＰＷＭ−ＳＹＮＣの周波数のデフォルト値は２４０Ｈｚ、ＰＷＭ−ＣＬＫの周波数のデフォルト値は２４００Ｈｚとなる。

以上の処理を繰り返すことで、ＰＷＭ周期のＤＵＴＹ比が変動することなく、表示ＶＳＹＮＣとＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの同期が保たれる。その結果、表示ＶＳＹＮＣの周波数が変動した場合においても、バックライトの発光輝度の変化を起こさずに表示画像信号とバックライトの制御との同期を取ることができる。

以上述べたように、本実施例によれば、画像信号の垂直同期信号の周期が所定周期から変動する場合に、変動した周期に合わせてクロック信号の周波数が変更される。それにより、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することができる。

なお、表示ＶＳＹＮＣの周期が所定周期からずれるタイミング及びずれた後の周期が予め分かっている場合には、バックライト制御部１０６は、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期と異なるか否かを判定してもよい。そして、バックライト制御部１０６は、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期と異なる場合に、当該周期に合わせて、今回の表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの周波数を変更してもよい。具体的には、図４に示すように、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期が所定周期と異なる場合に、表示ＶＳＹＮＣ１のタイミングでＰＷＭ−ＣＬＫとＰＷＭ−ＳＹＮＣの周波数を変更してもよい。それにより、表示ＶＳＹＮＣと、該表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫとの同期を常に保つことができる。

なお、本実施例では、表示ＶＳＹＮＣを基準とするタイミングと、表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとが少しでもずれた場合に、ＰＷＭ−ＣＬＫの周波数を変更する構成としたが、この構成に限らない。例えば、表示ＶＳＹＮＣを基準とするタイミングと、表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとの間のずれ量が所定の許容値以下となる場合に、ＰＷＭ−ＣＬＫを変更しない構成であってもよい。所定の許容値は、例えば、画質を考慮して設定された値である。

なお、本実施例では、ＰＷＭ−ＳＹＮＣの周波数からＰＷＭ−ＣＬＫの周波数を算出する構成としたが、この構成に限らない。
例えば、設定可能なＰＷＭ−ＣＬＫの周波数に基づいて、変更後のＰＷＭ−ＣＬＫの周波数が決定されてもよい。通常クロックは基となるクロックの逓倍や分周によって生成さ
れる。例えば、分周比を「１」変えた場合にＰＷＭ−ＣＬＫの周波数が２４００Ｈｚから２３４０Ｈｚに変更されるのであれば、ずれ量に基づいて分周比を変更することにより、ＰＷＭ−ＣＬＫの周波数が変更されてもよい。分周比は１ずつ変更されてもよいし、一度に２以上変更されてもよい。
また、バックライト制御部が「ＰＷＭ−ＣＬＫを１０回生成するごとにＰＷＭ−ＳＹＮＣを出力する」という構成の場合には、ＰＷＭ−ＣＬＫの周波数のみ変更すれば、ＰＷＭ−ＳＹＮＣの周波数は自ずと変更される。そのため、そのような場合には、ＰＷＭ−ＳＹＮＣの周波数を算出する必要はない。

なお、本実施例では、ＰＷＭ−ＳＹＮＣとＰＷＭ−ＣＬＫが生成される構成について説明したが、この構成に限らない。ＬＥＤドライバが「ＰＷＭ−ＣＬＫが１０回入力される毎に入力カウント値をリセットする」という構成の場合には、ＰＷＭ−ＳＹＮＣは生成されなくてもよい。

なお、本実施例では、ずれ量が０となるようにＰＷＭ−ＣＬＫの周波数が変更される構成について説明したが、この構成に限らない。例えば、ずれ量が徐々に小さくなるように、ＰＷＭ−ＣＬＫの周波数が複数回変更されてもよい。ずれ量が小さくなるようにＰＷＭ−ＣＬＫの周波数を変更すれば、上記効果に順じた効果を得ることができる。

なお、本実施例では、１つの表示ＶＳＹＮＣに対して４つのＰＷＭ−ＳＹＮＣが生成され、１つのＰＷＭ−ＳＹＮＣに対して１０のＰＷＭ−ＣＬＫが生成される構成について説明したが、この構成に限らない。１つの表示ＶＳＹＮＣに対するＰＷＭ−ＳＹＮＣの数は、４より多くても少なくてもよい。１つのＰＷＭ−ＳＹＮＣに対するＰＷＭ−ＣＬＫの数は、１０より多くても少なくてもよい。表示ＶＳＹＮＣの所定周波数が６０Ｈｚであり、１つの表示ＶＳＹＮＣに対してＮ個のＰＷＭ−ＳＹＮＣを生成する場合には、所定周期の表示ＶＳＹＮＣと同期を取るためのＰＷＭ−ＳＹＮＣのデフォルト値は、６０Ｈｚ×Ｎとなる。１つのＰＷＭ−ＳＹＮＣに対してＭ個のＰＷＭ−ＣＬＫを生成する場合には、ＰＷＭ−ＣＬＫのデフォルト値は、ＰＷＭ−ＳＹＮＣのデフォルト値×Ｍとなる。

なお、本実施例では、バックライト制御部１０６とＬＥＤドライバ１０７がそれぞれＰＷＭ−ＣＬＫをカウントする構成としたが、この構成に限らない。例えば、バックライト制御部１０６とＬＥＤドライバ１０７の一方がＰＷＭ−ＣＬＫをカウントし、カウント値を他方に出力する構成であってもよい。

＜実施例２＞
以下、本発明の実施例２について説明する。なお、実施例１と同様の機能や構成については説明を省略する。
本実施例では、表示ＶＳＹＮＣの周期が極端に小さくなった場合、即ち表示ＶＳＹＮＣに対してＰＷＭ−ＳＹＮＣが極端に大きく遅れた場合の制御方法について説明する。

バックライトの制御においては、ＰＷＭ−ＳＹＮＣとＰＷＭ−ＣＬＫを生成する以外にも様々な処理を行う必要がある。例えば、バックライト制御部は、ローカルディミングやバックライトスキャンを行うために、ＬＥＤドライバの設定値を計算する必要がある。また、バックライト制御部は、計算した設定値をＬＥＤドライバに設定するために、ＬＥＤドライバと通信を行う必要がある。これらの処理（以後、制御処理と記載する）は、例えば、ＰＷＭ周期毎に行われる。本実施例では、入力カウント値が７から９の期間に、上述した全ての制御処理を行うものとする。その場合、入力カウント値が７から９の期間（制御処理を行う期間）の長さは、ＰＷＭ−ＣＬＫの周波数により変化する。そのため、表示ＶＳＹＮＣとの同期を取るためにＰＷＭ−ＣＬＫの周波数を変更すると、制御処理を行う期間の長さは増減することになる。

図６は、表示ＶＳＹＮＣの周波数が６０Ｈｚから１２０Ｈｚに変化した場合の、実施例１に係るバックライト装置の動作の一例を示す図である。
この場合、表示ＶＳＹＮＣ１に対しては、２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。即ち、ＰＷＭ周期１〜４は１／２４０ｓｅｃとなる。また、表示ＶＳＹＮＣ１に対しては、２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。そして、次のＰＷＭ周期５から８まではＰＷＭ周波数４８０Ｈｚで駆動を行うことになる。表示ＶＳＹＮＣ２に対しては、１２０Ｈｚ×４＝４８０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ５〜８が生成される。即ち、ＰＷＭ周期５〜８は１／４８０ｓｅｃとなる。また、表示ＶＳＹＮＣ２に対しては、４８０Ｈｚ×１０＝４８００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。そのため、表示ＶＳＹＮＣ２に対する１つのＰＷＭ−ＣＬＫの期間の長さは、表示ＶＳＹＮＣ１に対する１つのＰＷＭ−ＣＬＫの期間の長さの４分の１となる。そして、ＰＷＭ周期５〜８における制御処理を行う期間（制御５〜８）の長さも、ＰＷＭ周期１〜４における制御処理を行う期間（制御１〜４）の長さの４分の１となる。制御処理を行う期間の長さが全て制御処理を実行するのに要する時間よりも短くなると、全ての制御処理を実行することができなくなってしまう。全ての制御処理が行われない場合、誤った設定値でバックライトが点灯されるなどの意図せぬ不具合が起きる虞がある。

上述したような制御の破綻を防ぐために、本実施例では、表示ＶＳＹＮＣの周期が所定の下限値よりも短くなる場合に、クロック信号の周波数を低くする。
以下、具体例を挙げて本実施例に係るバックライト装置の動作について詳しく説明する。
図７は、表示ＶＳＹＮＣの周波数が６０Ｈｚから１２０Ｈｚに変化した場合の、本実施例に係るバックライト装置の動作の一例を示す図である。
表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量を計測するまでの処理は実施例１と同じである。

本実施例では、バックライト制御部は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定の下限値より短い場合に、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を省略する。そして、バックライト制御部は、次回及び次々回の表示ＶＳＹＮＣの周波数が所定周波数となると仮定して、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を決定する。具体的には、バックライト制御部は、次々回の表示ＶＳＹＮＣと同期して次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を低くする。

図７の例では、ＰＷＭ−ＳＹＮＣ５のタイミングが表示ＶＳＹＮＣ２のタイミングよりも所定の閾値より大きく遅れている場合、即ち表示ＶＳＹＮＣ周期１が所定の下限値より短いと判断される。そして、表示ＶＳＹＮＣ３に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成が省略され、表示ＶＳＹＮＣ４と同期してＰＷＭ−ＳＹＮＣ９が生成されるように、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数が算出される。表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を算出する際、表示ＶＳＹＮＣ周期２と、表示ＶＳＹＮＣ周期３とが所定周期となるものと仮定される。表示ＶＳＹＮＣ周期２は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期であり、表示ＶＳＹＮＣ周期３は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣ４までの周期である。ここで、所定周期は１／６０ｓｅｃであるため、ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮ４までの期間の長さは、（１／６０）＋（１／１２０）＝１／４０ｓｅｃとなる。そのため、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣの周波数は４０×４＝１６０Ｈｚとなり、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＣＬＫの周波数は１２０×１０＝１６００Ｈｚとなる。その結果、表示ＶＳＹＮＣ２に対応するＰＷＭ周期５〜８における制御処
理を行う期間（制御５〜８）の長さは、表示ＶＳＹＮＣ１に対応するＰＷＭ周期１〜４における制御処理を行う期間（制御１〜４）の長さよりも長くなる。そのため、全ての制御処理を問題無く実行することができる。

なお、上記所定の下限値は、例えば、全ての制御処理を実行するために最低限必要な時間に基づいて決定された値であり、制御処理を行う期間の長さが上記最低限必要な時間となる表示ＶＳＹＮＣの周期である。但し、上記所定の下限値はこれに限らない。例えば、上記所定の下限値は、制御処理を行う期間の長さが上記最低限必要な時間以上となる表示ＶＳＹＮＣの周期であればどのような値であってもよい。
なお、図７は、ＰＷＭ−ＳＹＮＣ５のタイミングでずれ量がわかる場合の例であるが、表示ＶＳＹＮＣの周期が所定周期からずれるタイミング及びずれた後の周期が予め分かっている場合にも、同様に処理を行えばよい。即ち、そのような場合においても、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を省略すればよい。そして、次々回の表示ＶＳＹＮＣと同期して次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を低くすればよい。図７の例では、表示ＶＳＹＮＣ３と同期して表示ＶＳＹＮＣ３に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、表示ＶＳＹＮＣ１に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数が算出される。そして、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成は省略される。

以上述べたように、本実施例によれば、垂直同期信号の周期が所定の下限値よりも短くなる場合に、クロック信号の周波数が低くされる。それにより、バックライトの制御において必要な制御処理を確実に実行することが可能となり、予期せぬ不具合を防ぐことができる。

なお、本実施例では、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫの生成を省略し、次々回の表示ＶＳＹＮＣと、次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫとの同期を取るものとしたが、これに限らない。例えば、制御処理を行う期間の長さが全ての制御処理の実行に要する時間より長くなり、且つ、ずれ量が小さくなるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫの周波数が決定され、次回の表示ＶＳＹＮＣに対してもＰＷＭ−ＣＬＫが生成されてもよい。

１０６ バックライト制御部
１０７ ＬＥＤドライバ
１０８ バックライト
１１０ バックライト装置

Claims (12)

1. 画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトと、
   周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成手段と、
   前記生成手段から出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御手段と、
   を有し、
   前記生成手段は、
   第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号を生成し、生成した前記所定数のクロック信号を所定の周波数で周期的に出力し、
   前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも短い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて、前記所定の周波数よりも大きい周波数で、前記第２の表示同期信号に対応する前記所定数のクロック信号を出力する
   ことを特徴とするバックライト装置。
2. 前記制御手段は、前記クロック信号の数をカウントしたカウント値に基づいて、前記バックライトの点灯および消灯を制御する
   ことを特徴とする請求項１に記載のバックライト装置。
3. 前記生成手段は、前記第２の表示同期信号の後に入力される第３の表示同期信号のタイミングと、前記第３の表示同期信号に対応するクロック信号の出力の開始タイミングのずれが小さくなるように、前記第２の表示同期信号以降の表示同期信号に対応するクロック信号の周波数を変更する
   ことを特徴とする請求項１または請求項２に記載のバックライト装置。
4. 前記生成手段は、前記第１の表示同期信号から前記第２の表示同期信号までの期間が前記所定の周期である場合に、前記第２の表示同期信号に対応する前記所定数のクロック信
   号を、前記所定の周波数で周期的に出力する
   ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のバックライト装置。
5. 前記第１の表示同期信号から前記第２の表示同期信号までの期間が前記所定の周期よりも長い場合、前記生成手段は、前記第２の表示同期信号以降の表示同期信号のうち１つの表示同期信号に対応する前記クロック信号を前記所定の周波数よりも小さい周波数で出力する
   ことを特徴とする請求項１乃至請求項４のいずれか１項に記載のバックライト装置。
6. 前記生成手段は、前記第２の表示同期信号を基準とするタイミングと、前記第２の表示同期信号に対応する前記所定数のクロック信号の生成を開始するタイミングとの間のずれ量が所定の許容値以下となる場合に、前記第２の表示同期信号に対応する前記クロック信号の周波数を変更しない
   ことを特徴とする請求項１乃至請求項５のいずれか１項に記載のバックライト装置。
7. 前記生成手段は、入力された前記表示同期信号に応じて、複数のＰＷＭ同期信号を生成して、前記制御手段に出力し、
   前記制御手段は、前記ＰＷＭ同期信号と前記クロック信号とに基づいて前記バックライトの点灯及び消灯を制御する
   ことを特徴とする請求項１乃至請求項６のいずれか１項に記載のバックライト装置。
8. 前記ＰＷＭ同期信号の周波数は、前記表示同期信号の周波数の整数倍である
   ことを特徴とする請求項７に記載のバックライト装置。
9. 請求項１乃至請求項８のいずれか１項に記載のバックライト装置と、
   前記画像信号に基づいて、前記バックライト装置から照射された光を透過して、画像を画面に表示する前記表示手段と、
   を有することを特徴とする表示装置。
10. 画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトを有するバックライト装置の制御方法であって、
    周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成ステップと、
    前記生成ステップから出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御ステップと、
    を有し、
    前記生成ステップでは、
    第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号が生成され、生成された前記所定数のクロック信号が所定の周波数で周期的に出力され、
    前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも短い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて、前記所定の周波数よりも大きい周波数で、前記第２の表示同期信号に対応する前記所定数のクロック信号が出力される
    ことを特徴とするバックライト装置の制御方法。
11. 画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトと、
    周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生
    成して周期的に出力する生成手段と、
    前記生成手段から出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御手段と、
    を有し、
    前記生成手段は、
    第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号を生成し、生成した前記所定数のクロック信号を所定の周波数で周期的に出力し、
    前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも長い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて前記第２の表示同期信号に対応する前記所定数のクロック信号を前記所定の周波数で出力し、前記第２の表示同期信号に対応する前記所定数のクロック信号の出力が終了したことに応じて、前記第２の表示同期信号の後に入力される第３の表示同期信号に対応する前記所定数のクロック信号を、前記所定の周波数よりも小さい周波数で、出力する
    ことを特徴とするバックライト装置。
12. 画像信号に基づいて、画像を表示する表示手段に光を照射するバックライトを有するバックライト装置の制御方法であって、
    周期的に入力される前記画像信号の表示同期信号に対応する所定数のクロック信号を生成して周期的に出力する生成ステップと、
    前記生成ステップから出力されたクロック信号に基づいて前記バックライトの点灯及び消灯を制御する制御ステップと、
    を有し、
    前記生成ステップでは、
    第１の表示同期信号の前に入力された表示同期信号から前記第１の表示同期信号までの期間が所定の周期である場合に、前記第１の表示同期信号に応じて前記所定数のクロック信号が生成され、生成された前記所定数のクロック信号を所定の周波数で周期的に出力され、
    前記第１の表示同期信号から、前記第１の表示同期信号の後に入力された第２の表示同期信号までの期間が前記所定の周期よりも長い場合に、前記第１の表示同期信号に応じて生成された前記所定数のクロック信号の出力が終了したことに応じて前記第２の表示同期信号に対応する前記所定数のクロック信号が前記所定の周波数で出力され、前記第２の表示同期信号に対応する前記所定数のクロック信号の出力が終了したことに応じて、前記第２の表示同期信号の後に入力される第３の表示同期信号に対応する前記所定数のクロック信号が、前記所定の周波数よりも小さい周波数で、出力される
    ことを特徴とするバックライト装置の制御方法。

Images