JPS631835B2 - - Google Patents
Info
- Publication number
- JPS631835B2 JPS631835B2 JP55081778A JP8177880A JPS631835B2 JP S631835 B2 JPS631835 B2 JP S631835B2 JP 55081778 A JP55081778 A JP 55081778A JP 8177880 A JP8177880 A JP 8177880A JP S631835 B2 JPS631835 B2 JP S631835B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- voltage
- degrees
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
- H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、電圧形インバータの制御装置に係
り、特にその出力電圧の制御装置に関する。
り、特にその出力電圧の制御装置に関する。
電圧形インバータの出力電圧に含まれる高調波
成分を減少させる手法として、パルス幅変調（以
下PWMという）方式がある。その際、各相電圧
を第１図ａに示す波形のように制御することがあ
る。第２図に示す構成のトランジスタインバータ
を用いた例でいえば、第１図ａにおける○イの区間
はＶ相のトランジスタVNを電気角で60度間オン
させ、Ｕ相はこのＶ相電位に対してα・Ed・Sin
（θ＋30）なる電位差を生じさせるようPWMを
おこない、トランジスタUP，UNを交互にオン
させる。（但し、αは０≦α≦１の係数である。）
また、Ｗ相は、Ｖ相電位に対してα・Ed・cosθ
なる電位差を生じさせる様にPWMを行ない、ト
ランジスタWP，WNを交互にオンさせる。次の
○ロの区間ではトランジスタUPをオンさせておき、
Ｖ相、Ｗ相はこのＵ相電位に対し、α・Ed・cos
（θ＋180），α・Ed・sin（θ＋120）なる電位差
を生じさせる様にPWMをおこなう。更に次の○ハ
〜○ヘの区間も、相を変えて同様なことをおこな
う。
成分を減少させる手法として、パルス幅変調（以
下PWMという）方式がある。その際、各相電圧
を第１図ａに示す波形のように制御することがあ
る。第２図に示す構成のトランジスタインバータ
を用いた例でいえば、第１図ａにおける○イの区間
はＶ相のトランジスタVNを電気角で60度間オン
させ、Ｕ相はこのＶ相電位に対してα・Ed・Sin
（θ＋30）なる電位差を生じさせるようPWMを
おこない、トランジスタUP，UNを交互にオン
させる。（但し、αは０≦α≦１の係数である。）
また、Ｗ相は、Ｖ相電位に対してα・Ed・cosθ
なる電位差を生じさせる様にPWMを行ない、ト
ランジスタWP，WNを交互にオンさせる。次の
○ロの区間ではトランジスタUPをオンさせておき、
Ｖ相、Ｗ相はこのＵ相電位に対し、α・Ed・cos
（θ＋180），α・Ed・sin（θ＋120）なる電位差
を生じさせる様にPWMをおこなう。更に次の○ハ
〜○ヘの区間も、相を変えて同様なことをおこな
う。
これにより、各相電圧は第１図ａの波形となる
様に制御されるが線間電圧は常に正弦波となる。
この方式の長所は、α＝１の場合に第１図ｂに示
すように線間電圧波高値がEdとなること、すな
わちインバータ直流電圧Edを最大に利用できる
ことにある。この手法を回路にて実現する場合に
従来行なわれているのは、各素子の60度のオン期
間をつくるためのリングカウンタと、α・Ed・
sin（θ＋30），α・Ed・cosθの２つのPWM回路
とを用い、それらの出力を論理回路にて連続した
ドライブ信号とするものである。
様に制御されるが線間電圧は常に正弦波となる。
この方式の長所は、α＝１の場合に第１図ｂに示
すように線間電圧波高値がEdとなること、すな
わちインバータ直流電圧Edを最大に利用できる
ことにある。この手法を回路にて実現する場合に
従来行なわれているのは、各素子の60度のオン期
間をつくるためのリングカウンタと、α・Ed・
sin（θ＋30），α・Ed・cosθの２つのPWM回路
とを用い、それらの出力を論理回路にて連続した
ドライブ信号とするものである。
このPWM回路を第３図に示す。第３図におい
て、４は関数発生器で、電気角指令値θ（θは０
度〜60度）を入力とし、sin（θ＋30）を出力す
る。第４図ａにこの関数値を示す。カウンタ５の
内容と関数発生器４の出力とが比較器６にて比較
され、この比較器６は関数発生器４の出力の方が
大であれば“１”、他の場合“０”を出力する。
この比較器６の出力はラツチ回路７に与えられ、
ラツチ回路７は周波数cのクロツクパルス（第４
図ｂ）が来る毎に、比較器６の出力を読み込んで
保持する。このラツチ回路７の出力が“１”であ
ればアンドゲート９が開き、ノツト回路８を介し
て入力する周波数cのクロツクパルスをカウンタ
５が計数する。したがつてカウンタ５の内容は、
関数発生器４の出力に追従する。またラツチ回路
７の出力は、関数発生器４の出力に対して時間遅
れをもつて追従するカウンタ６の出力と関数発生
器４の出力との差であるから、関数発生器４の出
力を時間微分したものがPWM波形となる。そし
て、関数発生器４の出力がsin（θ＋30）であるか
ら、ラツチ回路７の出力はdθ／dt・cos（θ＋30）の PWM波形となる。出力周波数をoとすると、
2πo・cos（θ＋30）となつて、波高値は周波数
に比例することになり、Ｖ／Ｆ制御に適したパル
ス幅変調手法といえる。第３図の回路は第１図に
おけるＵ相の○ハの部分、○ヘの部分の波形形成回路
に相当する。以前の60度オンの部分をつづけて書
くと、ラツチ回路７の出力は第４図ｄの波形とな
る。第４図ｃはカウンタ５の内容を示す。ここ
で、出力周波数が高くなると、60度間のクロツク
パルスの数が少なくなり、第４図ｅの様になる。
カウンタ５は、クロツクパルス毎にしか計数しな
いから、この時にはカウンタ５の内容は第４図
の波形となる。またこの場合のラツチ回路７の出
力波形はｇとなる。ｄに比べｇは、オンパルスが
全体的に後ろにずれていることがわかる。
て、４は関数発生器で、電気角指令値θ（θは０
度〜60度）を入力とし、sin（θ＋30）を出力す
る。第４図ａにこの関数値を示す。カウンタ５の
内容と関数発生器４の出力とが比較器６にて比較
され、この比較器６は関数発生器４の出力の方が
大であれば“１”、他の場合“０”を出力する。
この比較器６の出力はラツチ回路７に与えられ、
ラツチ回路７は周波数cのクロツクパルス（第４
図ｂ）が来る毎に、比較器６の出力を読み込んで
保持する。このラツチ回路７の出力が“１”であ
ればアンドゲート９が開き、ノツト回路８を介し
て入力する周波数cのクロツクパルスをカウンタ
５が計数する。したがつてカウンタ５の内容は、
関数発生器４の出力に追従する。またラツチ回路
７の出力は、関数発生器４の出力に対して時間遅
れをもつて追従するカウンタ６の出力と関数発生
器４の出力との差であるから、関数発生器４の出
力を時間微分したものがPWM波形となる。そし
て、関数発生器４の出力がsin（θ＋30）であるか
ら、ラツチ回路７の出力はdθ／dt・cos（θ＋30）の PWM波形となる。出力周波数をoとすると、
2πo・cos（θ＋30）となつて、波高値は周波数
に比例することになり、Ｖ／Ｆ制御に適したパル
ス幅変調手法といえる。第３図の回路は第１図に
おけるＵ相の○ハの部分、○ヘの部分の波形形成回路
に相当する。以前の60度オンの部分をつづけて書
くと、ラツチ回路７の出力は第４図ｄの波形とな
る。第４図ｃはカウンタ５の内容を示す。ここ
で、出力周波数が高くなると、60度間のクロツク
パルスの数が少なくなり、第４図ｅの様になる。
カウンタ５は、クロツクパルス毎にしか計数しな
いから、この時にはカウンタ５の内容は第４図
の波形となる。またこの場合のラツチ回路７の出
力波形はｇとなる。ｄに比べｇは、オンパルスが
全体的に後ろにずれていることがわかる。
すなわち、関数発生器４に対し、カウンタ５は
平均的に一定の遅れ時間をもつて追従するから、
出力周波数が高くなると、位相に関してこの遅れ
時間が大きく作用するようになる。全体的に位相
遅れを生じるならかまわないが、リングカウンタ
によりつくられる60度毎のオン信号には位相遅れ
はない。このため、出力周波数が高くなると出力
電圧が第１図ａ，ｂの波形からずれてきて、線間
電圧を正弦波に保てなくなつてしまう。
平均的に一定の遅れ時間をもつて追従するから、
出力周波数が高くなると、位相に関してこの遅れ
時間が大きく作用するようになる。全体的に位相
遅れを生じるならかまわないが、リングカウンタ
によりつくられる60度毎のオン信号には位相遅れ
はない。このため、出力周波数が高くなると出力
電圧が第１図ａ，ｂの波形からずれてきて、線間
電圧を正弦波に保てなくなつてしまう。
本発明は以上のような点に鑑みたもので、線間
電圧がすべて正弦波に制御されるようにした電圧
形インバータ制御装置を提供せんとするものであ
る。
電圧がすべて正弦波に制御されるようにした電圧
形インバータ制御装置を提供せんとするものであ
る。
第５図に本発明の一実施例の回路構成図を示
す。この第５図に示す回路は、概略的には第３図
に示す回路を３ケ用いて360度の全区間PWMを
おこなうものである。これによりリングカウンタ
や、リングカウンタ出力をPWM信号に組み合わ
せるための論理回路は不用となる。第５図におい
て、１は出力周波数指令器、２はVF変換器で、
このVF変換器２は出力周波数指令器１の出力電
圧をインバータの出力周波数oのｍ（ｍは正の整
数）倍の周波数moのパルス列に変換する。３は
ｍ進カウンタでVF変換器２の出力をカウントし
て、ROM（リード・オンリ・メモリ）４ａ，４
ｂ，４ｃのアドレスを指示する。ｍカウント毎に
同じアドレスとなる。すなわち１カウントが電気
角で360／ｍ度に相当する。ROM４ａ，４ｂ，４ｃ には、ｍ／３づつアドレスをずらして同じデータが 書き込まれている。ROM４ａに書き込まれてい
る関数を第６図ａに示す。すなわちROM４ａに
は電気角θが０度〜60度間は“０”、60度〜180度
間は｛１−cos（θ−60）｝、180度〜300度間には
｛２−cos（θ−121）｝、300度〜360度間には“３”
なるデータが書き込まれている。５ａ，５ｂ，５
ｃはカウンタであり、６ａ，６ｂ，６ｃはそれぞ
れROM４ａとカウンタ５ａ、ROM４ｂとカウ
ンタ５ｂ、ROM４ｃとカウンタ５ｃの出力の大
小を比較して、ROMの出力の方が大きいとき
“１”、他の場合“０”なる信号を発生する比較器
であり、９ａ，９ｂ，９ｃはアンド回路であり、
１０は発振器である。ROM４ａ、カウンタ５
ａ、比較器６ａ、ラツチ７ａ、ノツト回路８、ア
ンド回路９ａは第３図と同じ回路を構成している
から、PWM原理は同じである。ただ、第３図に
おいては60度間のみであつたのに対し、本図では
360度全区間PWMをおこなう点が異なる。なお
PWM原理については説明を省略する。
す。この第５図に示す回路は、概略的には第３図
に示す回路を３ケ用いて360度の全区間PWMを
おこなうものである。これによりリングカウンタ
や、リングカウンタ出力をPWM信号に組み合わ
せるための論理回路は不用となる。第５図におい
て、１は出力周波数指令器、２はVF変換器で、
このVF変換器２は出力周波数指令器１の出力電
圧をインバータの出力周波数oのｍ（ｍは正の整
数）倍の周波数moのパルス列に変換する。３は
ｍ進カウンタでVF変換器２の出力をカウントし
て、ROM（リード・オンリ・メモリ）４ａ，４
ｂ，４ｃのアドレスを指示する。ｍカウント毎に
同じアドレスとなる。すなわち１カウントが電気
角で360／ｍ度に相当する。ROM４ａ，４ｂ，４ｃ には、ｍ／３づつアドレスをずらして同じデータが 書き込まれている。ROM４ａに書き込まれてい
る関数を第６図ａに示す。すなわちROM４ａに
は電気角θが０度〜60度間は“０”、60度〜180度
間は｛１−cos（θ−60）｝、180度〜300度間には
｛２−cos（θ−121）｝、300度〜360度間には“３”
なるデータが書き込まれている。５ａ，５ｂ，５
ｃはカウンタであり、６ａ，６ｂ，６ｃはそれぞ
れROM４ａとカウンタ５ａ、ROM４ｂとカウ
ンタ５ｂ、ROM４ｃとカウンタ５ｃの出力の大
小を比較して、ROMの出力の方が大きいとき
“１”、他の場合“０”なる信号を発生する比較器
であり、９ａ，９ｂ，９ｃはアンド回路であり、
１０は発振器である。ROM４ａ、カウンタ５
ａ、比較器６ａ、ラツチ７ａ、ノツト回路８、ア
ンド回路９ａは第３図と同じ回路を構成している
から、PWM原理は同じである。ただ、第３図に
おいては60度間のみであつたのに対し、本図では
360度全区間PWMをおこなう点が異なる。なお
PWM原理については説明を省略する。
ROM４ａには第６図ａの如き関数が書き込ま
れているから、ラツチ回路７ａのＱ出力は、θが
０度〜60度間はオフ、60度〜180度間はdθ／dt・sin （θ−60）のPWM信号、180度〜300度間はdθ／dt・ sin（θ−120）のPWM信号、300〜360度間はオフ
となる。またカウンタの積分量をクリアするた
め、θ＝０のアドレスには、“０”なるデータの
他に、余つたビツト、例えば８ビツトのROMで
あれば関数データとしては７ビツトを用いること
にして、余つた最上位ビツトにクリア信号を書き
込んでおく。
れているから、ラツチ回路７ａのＱ出力は、θが
０度〜60度間はオフ、60度〜180度間はdθ／dt・sin （θ−60）のPWM信号、180度〜300度間はdθ／dt・ sin（θ−120）のPWM信号、300〜360度間はオフ
となる。またカウンタの積分量をクリアするた
め、θ＝０のアドレスには、“０”なるデータの
他に、余つたビツト、例えば８ビツトのROMで
あれば関数データとしては７ビツトを用いること
にして、余つた最上位ビツトにクリア信号を書き
込んでおく。
ラツチ回路７ａの出力は上記したような波形と
なり、波高値は出力周波数に比例したものとな
る。今、最高周波数にてdθ／dt＝Edとなるように、 発振器１０のクロツク周波数cを設定し、ラツチ
回路７ａの出力Ｑ，をインバータの対応するト
ランジスタUP，UNに与えると、インバータの
Ｕ相電位は、最高周波数では第６図ｂに示す波形
（のPWM波形）となる。ROM４ｂ，４ｃには、
ROM４ａに対してそれぞれ120度、240度分遅れ
たアドレスに同じデータが書き込まれているか
ら、ラツチ回路７ｂ，７ｃの出力Ｑ，をもイン
バータの対応するトランジスタVP，VN，WP，
WNに与えると、第７図ａに示す様に各相電位が
制御される。すなわち、３相のうち１相は必ずイ
ンバータの負側電位となり、他の２相はインバー
タの負側電位に対し正弦波となるようにPWM変
調される。従つて、例えばＵ相が負側電位である
とき、Ｕ相−Ｖ相間電圧、Ｗ相−Ｕ相間電圧が正
弦波に制御されることはあきらかである。このと
きＶ相とＷ相は60度位相のずれた正弦波に制御さ
れているから、その差であるＶ相−Ｗ相間電圧も
正弦波となる。
なり、波高値は出力周波数に比例したものとな
る。今、最高周波数にてdθ／dt＝Edとなるように、 発振器１０のクロツク周波数cを設定し、ラツチ
回路７ａの出力Ｑ，をインバータの対応するト
ランジスタUP，UNに与えると、インバータの
Ｕ相電位は、最高周波数では第６図ｂに示す波形
（のPWM波形）となる。ROM４ｂ，４ｃには、
ROM４ａに対してそれぞれ120度、240度分遅れ
たアドレスに同じデータが書き込まれているか
ら、ラツチ回路７ｂ，７ｃの出力Ｑ，をもイン
バータの対応するトランジスタVP，VN，WP，
WNに与えると、第７図ａに示す様に各相電位が
制御される。すなわち、３相のうち１相は必ずイ
ンバータの負側電位となり、他の２相はインバー
タの負側電位に対し正弦波となるようにPWM変
調される。従つて、例えばＵ相が負側電位である
とき、Ｕ相−Ｖ相間電圧、Ｗ相−Ｕ相間電圧が正
弦波に制御されることはあきらかである。このと
きＶ相とＷ相は60度位相のずれた正弦波に制御さ
れているから、その差であるＶ相−Ｗ相間電圧も
正弦波となる。
これらをまとめると第７図ｂの様になり、線間
電圧はすべて正弦波に制御される。実際にインバ
ータから出力される電圧は、第８図のようにな
る。この第８図において、ａはＵ相電圧、ｂはＶ
相電圧、ｃはＵ相−Ｖ相間電圧である。出力周波
数が高くなるとパルス数は減少し、出力周波数が
低くなるとパルス数は増加する。しかし、ROM
に書き込まれている関数の最大値“３”をカウン
ト数で何カウントに設定するかによつてパルス数
の最大値はきまる。非常に出力周波数が低くなる
と、ROMの出力の変化は非常に遅くなり、出力
が１カウント分変化すると、カウンタも１だけ計
数し、そのあとROM出力が変化するまでの間は
ラツチ回路のＱ出力はオフ信号を出しつづける。
従つて低い周波数領域ではパルスの数は一定で、
そのパルスを出力する電気角をROMによつて指
示される。周波数が高くなつてくると、ROM出
力が１カウント分変化し、カウンタがこれに追従
するため、１だけ計数しても、次のラツチタイミ
ングにはROM出力がすでに１カウント分更に大
きくなる部分が、第６図ａの関数において傾斜の
急な部分において生じ、パルスが連続しはじめ、
パルス幅変調波形になつてくる。
電圧はすべて正弦波に制御される。実際にインバ
ータから出力される電圧は、第８図のようにな
る。この第８図において、ａはＵ相電圧、ｂはＶ
相電圧、ｃはＵ相−Ｖ相間電圧である。出力周波
数が高くなるとパルス数は減少し、出力周波数が
低くなるとパルス数は増加する。しかし、ROM
に書き込まれている関数の最大値“３”をカウン
ト数で何カウントに設定するかによつてパルス数
の最大値はきまる。非常に出力周波数が低くなる
と、ROMの出力の変化は非常に遅くなり、出力
が１カウント分変化すると、カウンタも１だけ計
数し、そのあとROM出力が変化するまでの間は
ラツチ回路のＱ出力はオフ信号を出しつづける。
従つて低い周波数領域ではパルスの数は一定で、
そのパルスを出力する電気角をROMによつて指
示される。周波数が高くなつてくると、ROM出
力が１カウント分変化し、カウンタがこれに追従
するため、１だけ計数しても、次のラツチタイミ
ングにはROM出力がすでに１カウント分更に大
きくなる部分が、第６図ａの関数において傾斜の
急な部分において生じ、パルスが連続しはじめ、
パルス幅変調波形になつてくる。
このとき、ROMの変化に対して、カウンタが
追従する時間遅れの、出力波形の位相への影響が
出力周波数とともに大きくなるのは、従来例と同
じであるが、本発明では、全範囲をこの方式によ
つておこなつているため、出力波形が全体的に遅
れるだけであり、３相とも同じ位相だけ遅れるか
ら、従来例のように線間電圧に悪影響を及ぼさな
い。また、１周期間に正側のトランジスタがオン
している期間の総和は、クロツクパルスの周期と
関数発生器が第６図ａの“３”に相当する値とし
て出力するカウント数との積で与えられ、出力周
波数にかかわらず一定である。これは出力電圧の
周波数に対する比例定数であり、発振器１０の発
振周波数を変えることによつて容易に変更できる
から、個々の装置に対するＶ／Ｆ比の調整を簡単
におこなうことができる。
追従する時間遅れの、出力波形の位相への影響が
出力周波数とともに大きくなるのは、従来例と同
じであるが、本発明では、全範囲をこの方式によ
つておこなつているため、出力波形が全体的に遅
れるだけであり、３相とも同じ位相だけ遅れるか
ら、従来例のように線間電圧に悪影響を及ぼさな
い。また、１周期間に正側のトランジスタがオン
している期間の総和は、クロツクパルスの周期と
関数発生器が第６図ａの“３”に相当する値とし
て出力するカウント数との積で与えられ、出力周
波数にかかわらず一定である。これは出力電圧の
周波数に対する比例定数であり、発振器１０の発
振周波数を変えることによつて容易に変更できる
から、個々の装置に対するＶ／Ｆ比の調整を簡単
におこなうことができる。
以上、述べてきたように、本発明によれば簡単
な構成でPWMをおこなうことができ、またイン
バータ直流電圧Edまで線間電圧波高値を出力す
ることができ、出力電圧が出力周波数に比例する
等の特徴を持ち、誘導電動機等のＶ／Ｆ制御を行
なうための好適な電圧形インバータを実現するこ
とができる。
な構成でPWMをおこなうことができ、またイン
バータ直流電圧Edまで線間電圧波高値を出力す
ることができ、出力電圧が出力周波数に比例する
等の特徴を持ち、誘導電動機等のＶ／Ｆ制御を行
なうための好適な電圧形インバータを実現するこ
とができる。
第１図ａは従来例の電圧形インバータの制御方
式によつて得られる各相平均電圧の波形図、ｂは
線間電圧の波形図、第２図は電圧形インバータの
一例の回路図、第３図は従来例のPWM手法の回
路図、第４図ａ〜ｇは従来例のPWM手法により
得られる波形図、第５図は本発明の一実施例の
PWM手法の回路図、第６図ａは本発明に用いら
れる関数発生器４ａにもたせる関数波形図、ｂは
ａを微分して得られる波形図、第７図ａは本発明
による各相電圧の波形図、ｂは線間電圧の波形
図、第８図ａ，ｂはインバータから出力される
PWMされた相電圧の波形図、ｃは線間電圧の波
形図である。
式によつて得られる各相平均電圧の波形図、ｂは
線間電圧の波形図、第２図は電圧形インバータの
一例の回路図、第３図は従来例のPWM手法の回
路図、第４図ａ〜ｇは従来例のPWM手法により
得られる波形図、第５図は本発明の一実施例の
PWM手法の回路図、第６図ａは本発明に用いら
れる関数発生器４ａにもたせる関数波形図、ｂは
ａを微分して得られる波形図、第７図ａは本発明
による各相電圧の波形図、ｂは線間電圧の波形
図、第８図ａ，ｂはインバータから出力される
PWMされた相電圧の波形図、ｃは線間電圧の波
形図である。
Claims (1)
- 【特許請求の範囲】 １ 直流電源から給電されて周波数oの３相交
流を形成する相電圧形インバータと、 ０〜60度間は０、60−180度間は１−cos（θ−
60）、180−300度間は２−cos（θ−120）、300−
360度間は３となる関数が記憶された３つの関数
発生器と、 指令に応じて前記oのｍ倍（ただしｍは正の
整数）のパルスを形成し前記関数発生器の各々に
角度アドレス信号として与える回路と、 クロツク信号発生器と、 この発生器からのクロツク信号をカウントして
カウント値を出力するカウンタと、 前記角度アドレス信号に応じて関数発生器から
読出された出力と前記カウンタの出力とを比較し
てその大小を出力する比較器と、 この比較器の出力および前記クロツク信号発生
器の出力に応じてラツチ動作し前記インバータの
各相スイツチング素子にオンオフ制御信号を与え
るラツチ回路とをそなえた電圧形インバータの制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8177880A JPS579267A (en) | 1980-06-17 | 1980-06-17 | Controlling system for voltage type inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8177880A JPS579267A (en) | 1980-06-17 | 1980-06-17 | Controlling system for voltage type inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS579267A JPS579267A (en) | 1982-01-18 |
| JPS631835B2 true JPS631835B2 (ja) | 1988-01-14 |
Family
ID=13755931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8177880A Granted JPS579267A (en) | 1980-06-17 | 1980-06-17 | Controlling system for voltage type inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS579267A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04169443A (ja) * | 1990-10-31 | 1992-06-17 | Fujitsu Ltd | 用紙送り機構 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634587B2 (ja) * | 1982-05-06 | 1994-05-02 | 株式会社東芝 | 電圧形インバータ装置 |
| JPS59106880A (ja) * | 1982-12-09 | 1984-06-20 | Mitsubishi Electric Corp | Ｐｗｍ正弦波近似出力電圧形インバ−タの制御方法 |
| JPS59139870A (ja) * | 1983-01-26 | 1984-08-10 | Sharp Corp | ブリツジ形多相インバ−タのパルス幅変調方式 |
| JPS59139871A (ja) * | 1983-01-26 | 1984-08-10 | Sharp Corp | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 |
| JPH0720373B2 (ja) * | 1984-03-26 | 1995-03-06 | サンケン電気株式会社 | ３相静止型電力変換器 |
| JPS6189756A (ja) * | 1984-10-08 | 1986-05-07 | Sony Corp | ビツトリダクシヨンシステム |
| US5600548A (en) * | 1994-08-11 | 1997-02-04 | Sundstrand Corporation | DC content control for an inverter |
-
1980
- 1980-06-17 JP JP8177880A patent/JPS579267A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04169443A (ja) * | 1990-10-31 | 1992-06-17 | Fujitsu Ltd | 用紙送り機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS579267A (en) | 1982-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Murai et al. | New PWM method for fully digitized inverters | |
| US7456600B1 (en) | Pulse code width modulation motor drive system | |
| JPH0681513B2 (ja) | Ｐｗｍ制御装置 | |
| JPS631835B2 (ja) | ||
| US4513362A (en) | Voltage inverter device | |
| JPS6332034B2 (ja) | ||
| JP3277456B2 (ja) | 電力変換器の制御装置およびその制御方法 | |
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| JP2730242B2 (ja) | Ｐｗｍインバータ装置 | |
| JPH0145275Y2 (ja) | ||
| JPS6260916B2 (ja) | ||
| JPS6120222B2 (ja) | ||
| JPH09163759A (ja) | デジタルｐｗｍ制御装置 | |
| JPH0284072A (ja) | Ｐｗｍ制御方法 | |
| JPH03118793A (ja) | インバータ制御装置 | |
| JPH03118792A (ja) | モータ制御装置 | |
| JPH0447553B2 (ja) | ||
| JPS5849109B2 (ja) | 方形電圧波形パルス列の切換方法 | |
| JPS6338953B2 (ja) | ||
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPH0559672B2 (ja) | ||
| JPH0561871B2 (ja) | ||
| JPH0442911B2 (ja) | ||
| JPS60229674A (ja) | 正弦波ｐｗｍ方式インバ−タ装置 | |
| JPH05184176A (ja) | インバータ |