JPS5849109B2 - 方形電圧波形パルス列の切換方法 - Google Patents
方形電圧波形パルス列の切換方法Info
- Publication number
- JPS5849109B2 JPS5849109B2 JP54007547A JP754779A JPS5849109B2 JP S5849109 B2 JPS5849109 B2 JP S5849109B2 JP 54007547 A JP54007547 A JP 54007547A JP 754779 A JP754779 A JP 754779A JP S5849109 B2 JPS5849109 B2 JP S5849109B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse train
- voltage waveform
- switching
- rectangular voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明はパルス巾変調方式インパータのゲート回路に送
出させる方形電圧波形パルス列の切換方法に関する。
出させる方形電圧波形パルス列の切換方法に関する。
一般にパルス巾変調方式インバークのデイジタル制御方
法においてはリードオンリメモリおよびデイジタル回路
が用いられ、このリードオンリメモリに記憶される複数
個のパルス列のうち所望の電圧に見合うパルス列が読み
出されて制御信号を発生し、ゲート回路へ送出させられ
る。
法においてはリードオンリメモリおよびデイジタル回路
が用いられ、このリードオンリメモリに記憶される複数
個のパルス列のうち所望の電圧に見合うパルス列が読み
出されて制御信号を発生し、ゲート回路へ送出させられ
る。
これらのパルス列としてサイン波、等間隔などのパルス
巾変調方式が知られているところでいずれにしても方形
電圧波形を得ている。
巾変調方式が知られているところでいずれにしても方形
電圧波形を得ている。
この方形電圧波形パルス列のパルス巾、パルス間隔、パ
ルス数ヲ調節スればインバータの運転特性が変化させら
れ、特に広い運転特性範囲を必要とする場合１サイクル
間のパルスが分割されて小きざみに作用させられるよう
に用いられている。
ルス数ヲ調節スればインバータの運転特性が変化させら
れ、特に広い運転特性範囲を必要とする場合１サイクル
間のパルスが分割されて小きざみに作用させられるよう
に用いられている。
第１図、第２図はデイジタル制御におけるパルス巾変調
の動作例を示す曲線図、波形図である。
の動作例を示す曲線図、波形図である。
第１図、第２図において、低速領域Ａを半サイクルに７
個の方形電圧波形によるパルス列とし、また中速領域Ｂ
および中速領域Ｃを５個およひ３個のパルス列としてこ
れらのパルス巾の変調状態が示されている。
個の方形電圧波形によるパルス列とし、また中速領域Ｂ
および中速領域Ｃを５個およひ３個のパルス列としてこ
れらのパルス巾の変調状態が示されている。
このように低速領域Ａ１中速領域Ｂおよび中速領域Ｃの
パルス列間ではパルス数が異なり、同一のパルス数の中
でもそれぞれのパル巾とパルス間隔が異なる。
パルス列間ではパルス数が異なり、同一のパルス数の中
でもそれぞれのパル巾とパルス間隔が異なる。
なお高速領域Ｄでは基本パルスのままでこれらのパルス
巾の変調が行われない。
巾の変調が行われない。
しかして前述のパルス列間は例示のように段階的に変化
させられるためにこれらのパルス列間に切り換えを生じ
る。
させられるためにこれらのパルス列間に切り換えを生じ
る。
第３図はパルス巾変調方式３相インバータにおける従来
の方形電圧波形パルス列の切換方法を示すもので、Ｕ相
、■相およびＷ相の各相を５パルス領域から３パルス領
域に切り換える際、任意の切換時期Ｘ−Ｘで３相同時に
切り換えが行われたものである。
の方形電圧波形パルス列の切換方法を示すもので、Ｕ相
、■相およびＷ相の各相を５パルス領域から３パルス領
域に切り換える際、任意の切換時期Ｘ−Ｘで３相同時に
切り換えが行われたものである。
しかしながらかかる従来の切換方法はパルス列の切り換
えによってサイリスクの転流時間よりも狭いパルスが発
生されることかあり、このために通常サイリスクの転流
失敗を防止するための保護回路を必要としていた。
えによってサイリスクの転流時間よりも狭いパルスが発
生されることかあり、このために通常サイリスクの転流
失敗を防止するための保護回路を必要としていた。
本発明は上述したような点に鑑みなされたもので、電圧
信号に対応される方形電圧波形パルス列のうちの広いパ
ルス巾の中間位置で切り換える如くにサイリスクの転流
時間が考慮された最適な切換方法を提供するものである
。
信号に対応される方形電圧波形パルス列のうちの広いパ
ルス巾の中間位置で切り換える如くにサイリスクの転流
時間が考慮された最適な切換方法を提供するものである
。
以下本発明を図面に基づいて説明する。
第４図は本発明の一実施例を示す波形図で、第３図と同
様な切り換えを行うときに適用される場合を示している
。
様な切り換えを行うときに適用される場合を示している
。
すなわちＵ相、Ｖ相およびＷ相の方形電圧波形パルス列
の５パルス領域から３パルス領域に切り換えるとき、こ
れらのＵ相、■相、Ｗ相のパルス列を半サイクルのうち
の９０°，３０°，１５００の時点でそれぞれ切り換え
ている。
の５パルス領域から３パルス領域に切り換えるとき、こ
れらのＵ相、■相、Ｗ相のパルス列を半サイクルのうち
の９０°，３０°，１５００の時点でそれぞれ切り換え
ている。
このようにして各相のパルス列を電圧値に比例される方
形電圧波形パルスのうちの最も広いパルス巾の中間位置
で切り換えを行うために、これらの切換時にサイリスク
の転流時間が確保されて転流失敗を発生しない。
形電圧波形パルスのうちの最も広いパルス巾の中間位置
で切り換えを行うために、これらの切換時にサイリスク
の転流時間が確保されて転流失敗を発生しない。
かかる切換方法を行うための具体的な基本回路例を第５
図に示す。
図に示す。
第５図において、１は周波数設定値１１に比例した周波
数のパルスを発生するクロックパルス発振器、２はクロ
ツクパルス発振器１のパルス出力１２を計数してリード
オンリメモリから読み出されるパルス列の番地を指定す
る番地指令１３をパルス列記憶回路３．４．５に出力す
る２進計数回路、６，７．８は電圧設定値１４を入力し
この電圧設定値１４に応じてリードオンリメモリから読
み出されるパルス列の番地を変更する切換指令１４．１
５．１６がそれぞれ出力される信号発生回路、９は３相
インバークのゲコト回路である。
数のパルスを発生するクロックパルス発振器、２はクロ
ツクパルス発振器１のパルス出力１２を計数してリード
オンリメモリから読み出されるパルス列の番地を指定す
る番地指令１３をパルス列記憶回路３．４．５に出力す
る２進計数回路、６，７．８は電圧設定値１４を入力し
この電圧設定値１４に応じてリードオンリメモリから読
み出されるパルス列の番地を変更する切換指令１４．１
５．１６がそれぞれ出力される信号発生回路、９は３相
インバークのゲコト回路である。
これら信号発生回路６，γ，８はＵ相、■相、Ｗ相に対
する方形電圧波形パルス列出力１ ７ ． １ ８．１
９をそれぞれ出力する３個のパルス列記憶回路３，４．
５に対応して配置され、例えば信号発生回路６がＵ相に
対してパルス列の切換時点を半サイクルのうちの９００
または２７００のいずれか近い方で変更させるように信
号発生する。
する方形電圧波形パルス列出力１ ７ ． １ ８．１
９をそれぞれ出力する３個のパルス列記憶回路３，４．
５に対応して配置され、例えば信号発生回路６がＵ相に
対してパルス列の切換時点を半サイクルのうちの９００
または２７００のいずれか近い方で変更させるように信
号発生する。
同様に信号発生回路γは３０°または２１００信号発生
回路８は１５０°または３３０°のいずれか一方の時点
で変更させるように作用する。
回路８は１５０°または３３０°のいずれか一方の時点
で変更させるように作用する。
したがってパルス列記憶回路３，４．５はリードオンリ
メモリから読み出す方形電圧波形パルス列出力１γ，１
８．１９がそれぞれ第４図に示す如くに最適に切り換え
られて送出される。
メモリから読み出す方形電圧波形パルス列出力１γ，１
８．１９がそれぞれ第４図に示す如くに最適に切り換え
られて送出される。
上述したように本発明によれば、サイリスクの転流時間
が確保されて転流失敗を防止し得る最適な方形電圧波形
パルス列の切換方法を提供できる。
が確保されて転流失敗を防止し得る最適な方形電圧波形
パルス列の切換方法を提供できる。
第１図、第２図はデイジタル制御におけるパルス巾変調
の動作例を示す曲線図、波形図、第３図はパルス巾変調
方式３相インバータにおける従来例を示す波形図、第４
図は本発明の一実施例を示す波形図、第５図は本発明の
基本回路例を示すブロック線図である。 １・・・・・・クロツクパルス発振器、２・・・・・・
２進計数回路、３，４，５・・・・・・パルス列記憶回
路、６，γ，８・・・・・・信号発生回路、９・・・・
・・ゲート回路、１１・・・・・・周波数設定値、１４
・・・・・・電圧設定値、１７．１８．１９・・・・・
・方形電圧波形パルス列出力。
の動作例を示す曲線図、波形図、第３図はパルス巾変調
方式３相インバータにおける従来例を示す波形図、第４
図は本発明の一実施例を示す波形図、第５図は本発明の
基本回路例を示すブロック線図である。 １・・・・・・クロツクパルス発振器、２・・・・・・
２進計数回路、３，４，５・・・・・・パルス列記憶回
路、６，γ，８・・・・・・信号発生回路、９・・・・
・・ゲート回路、１１・・・・・・周波数設定値、１４
・・・・・・電圧設定値、１７．１８．１９・・・・・
・方形電圧波形パルス列出力。
Claims (1)
- 【特許請求の範囲】 １ ゲート信号として印加される方形電圧波形のパルス
列の切り換えを行うパルス巾変調方式インバータにおい
て、それらの方形電圧波形のパルス列間を切り換えると
き、このパルス列のうちの広いパルス巾の中間位置で切
り換えるようにしたことを特徴とする方形電圧波形パル
ス列の切換方法。 ２ 前記方形電圧波形のパルス列の第１相、第２相、第
３相を半サイクルのうちの９０’，３０°，１５００ま
たは２７００．２１０°，３３００でそれぞれ切り換え
るようにした特許請求の範囲第１項記載の方形電圧波形
パルス列の切換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007547A JPS5849109B2 (ja) | 1979-01-24 | 1979-01-24 | 方形電圧波形パルス列の切換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007547A JPS5849109B2 (ja) | 1979-01-24 | 1979-01-24 | 方形電圧波形パルス列の切換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100076A JPS55100076A (en) | 1980-07-30 |
| JPS5849109B2 true JPS5849109B2 (ja) | 1983-11-01 |
Family
ID=11668810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54007547A Expired JPS5849109B2 (ja) | 1979-01-24 | 1979-01-24 | 方形電圧波形パルス列の切換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849109B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3313120A1 (de) * | 1983-04-12 | 1984-10-18 | Danfoss As | Digitale steuereinrichtung fuer einen wechselrichter |
| JPS6046777A (ja) * | 1983-08-20 | 1985-03-13 | Mitsubishi Electric Corp | パルス幅変調式インバ−タの切換装置 |
-
1979
- 1979-01-24 JP JP54007547A patent/JPS5849109B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55100076A (en) | 1980-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| US5091841A (en) | Procedure for the control of frequency converter and rectifier/inverter bridges, and a modulator unit designed for implementing the procedure | |
| JPS5849109B2 (ja) | 方形電圧波形パルス列の切換方法 | |
| GB1578829A (en) | Circuit arrangement for generating a pulse-width-modulated carrier wave | |
| JPS6041547B2 (ja) | インバ−タ装置 | |
| US3316503A (en) | Digital phase-modulated generator | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JPS631835B2 (ja) | ||
| JPS63224514A (ja) | デユ−テイ制御回路 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JP3445389B2 (ja) | Ｖｔｒのサーボ回路 | |
| JPS603679Y2 (ja) | ４相パルスモータの駆動制御回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| SU1312740A1 (ru) | Цифровое устройство управлени трехфазным мостовым инвертором | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPH09163759A (ja) | デジタルｐｗｍ制御装置 | |
| JPH0442911B2 (ja) | ||
| JP2797415B2 (ja) | パルス幅変調装置 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JP3382020B2 (ja) | 信号発生器用タイミング制御回路 | |
| JPH03178566A (ja) | Ｐｗｍ波形発生回路 | |
| JPS6277896A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 | |
| JP2634425B2 (ja) | 音程変調回路 | |
| SU1624616A1 (ru) | Вентильный электродвигатель |